JP2011040692A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011040692A JP2011040692A JP2009189515A JP2009189515A JP2011040692A JP 2011040692 A JP2011040692 A JP 2011040692A JP 2009189515 A JP2009189515 A JP 2009189515A JP 2009189515 A JP2009189515 A JP 2009189515A JP 2011040692 A JP2011040692 A JP 2011040692A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- adjacent
- inspection
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】針傷を防止し、有効チップ数の減少を抑える半導体装置を提供すること。
【解決手段】対象チップ2−1は、ウェハ1に設けられている。隣接チップ2−2は、ウェハ1に設けられ、対象チップ2−1に隣接する。ボンディングパッド3は、対象チップ2−1の表面に設けられている。スクライブ領域4は、ウェハ1の対象チップ2−1と隣接チップ2−2との間に設けられ、ウェハ1の検査後にダイシングされる。貫通ビア5は、対象チップ2−1又は隣接チップ2−2に設けられている。表面配線6は、ボンディングパッド3からスクライブ領域4を介して対象チップ2−1又は隣接チップ2−2の表面の貫通ビア5に接続されている。検査用パッド7は、対象チップ2−1又は隣接チップ2−2の裏面に設けられている。裏面配線8は、対象チップ2−1又は隣接チップ2−2の裏面の貫通ビア5から検査用パッド7に接続されている。
【選択図】図2C
【解決手段】対象チップ2−1は、ウェハ1に設けられている。隣接チップ2−2は、ウェハ1に設けられ、対象チップ2−1に隣接する。ボンディングパッド3は、対象チップ2−1の表面に設けられている。スクライブ領域4は、ウェハ1の対象チップ2−1と隣接チップ2−2との間に設けられ、ウェハ1の検査後にダイシングされる。貫通ビア5は、対象チップ2−1又は隣接チップ2−2に設けられている。表面配線6は、ボンディングパッド3からスクライブ領域4を介して対象チップ2−1又は隣接チップ2−2の表面の貫通ビア5に接続されている。検査用パッド7は、対象チップ2−1又は隣接チップ2−2の裏面に設けられている。裏面配線8は、対象チップ2−1又は隣接チップ2−2の裏面の貫通ビア5から検査用パッド7に接続されている。
【選択図】図2C
Description
本発明は、ウェハの検査を実施するためのボンディングパッドがチップに設けられた半導体装置に関する。
半導体装置は、複数のチップと、ボンディングパッドとを具備している。
複数のチップは、ウェハ上に設けられている。複数のチップの各々の内部には、トランジスタを含む回路素子が形成されている。複数のチップのうちの、対象とするチップを対象チップと称する。
ボンディングパッドは、対象チップの表面に設けられている。
ウェハの検査では、ウェハ測定用冶工具の針をボンディングパッドにコンタクト(プローピング)することにより、対象チップの検査が実施される。この場合に、ウェハ測定用冶工具の針によるボンディングパッドへの傷(以下、針傷と称する)が生じる。
ボンディングパッドは、ウェハの検査及びボンディングで共用される。針傷の面積が大きい場合、ボンディング時の接合強度を低下させてしまう。また、ウェハの検査においては、個々のウェハ測定用冶工具の性能や環境などによりコンタクト位置にぶれが生じる。これにより、ウェハ測定用冶工具の針をボンディングパッド内に確実にコンタクトするためには、ボンディングパッドの小型化が制限されたり、ウェハ測定用冶工具の性能を上げるために、ウェハ測定用冶工具を高価な構造や素材で構成したりする必要がある。
そこで、針傷を防止するための第1従来例の半導体装置が特開平2−144931号公報に記載されている。
第1従来例の半導体装置では、更に、スクライブ線(スクライブ領域)と、検査用パッドとを具備している。
ここで、複数のチップのうちの、対象チップに隣接するチップを隣接チップと称する。
スクライブ領域は、ウェハの対象チップと隣接チップとの間に設けられ、ウェハの検査後にダイシングされる。
検査用パッドは、スクライブ領域の表面に設けられている。
ウェハの検査では、ウェハ測定用冶工具の針をスクライブ領域の表面の検査用パッドにコンタクトすることにより、対象チップの検査が実施される。ウェハの検査後において、スクライブ領域がダイシングされることにより、スクライブ領域の表面の表面配線が切断されると共に、スクライブ領域の表面の検査用パッドが切り落とされる。これにより、ボンディング時には、針傷の無いボンディングパッドを用いることができる。
また、針傷を防止するための第2従来例の半導体装置が特開平6−244437号公報に記載されている。
第2従来例の半導体装置では、第1従来例に対して、更に、貫通ビアと、表面配線とを具備している。また、第2従来例の半導体装置では、第1従来例におけるスクライブ領域に代えて、検査領域を具備している。
貫通ビアは、検査領域に設けられている。
表面配線は、対象チップの表面のボンディングパッドから検査領域の表面の貫通ビアに接続されている。
検査用パッドは、検査領域の裏面に設けられている。
ウェハの検査では、ウェハ測定用冶工具の針を検査領域の裏面の検査用パッドにコンタクトすることにより、対象チップの検査が実施される。ウェハの検査後において、検査領域がダイシングされることにより、検査領域の表面の表面配線が切断されると共に、貫通ビアと、検査領域の裏面の検査用パッドとが切り落とされる。
第1従来例の半導体装置では、検査用パッドがスクライブ領域の表面に配置されている。このため、スクライブ領域の幅を固定した場合、検査用パッドの大きさはスクライブ領域の幅より小さくする必要がある。また、スクライブ領域の幅が小さい場合は検査用パッドも小さくなり、ウェハの検査時にウェハ測定用冶工具の針を検査用パッドにコンタクトすることが困難になる。逆に、検査用パッドを大きくした場合はそれに伴ってスクライブ領域の幅も拡げることになるため、ウェハ全体の有効面積が減り、ウェハ1枚あたりの有効チップ数が減ってしまう。その結果、チップ単価の上昇につながる。
第2従来例の半導体装置では、検査用パッドが検査領域の裏面に配置されている。このため、検査領域の大きさを固定した場合、検査用パッドの大きさは、検査領域の面積を検査用パッド数で割った面積に制限される。また、検査領域を小さくした場合は検査用パッドも小さくなり、ウェハの検査時にウェハ測定用冶工具の針を検査用パッドにコンタクトすることが困難になる。逆に、検査用パッドを大きくした場合はそれに伴って検査領域も拡げることになる。検査領域はダイシング時に切り捨てられてしまうことから、ウェハ全体の有効面積が減り、ウェハ1枚あたりの有効チップ数が減ってしまう。その結果、チップ単価の上昇につながる。
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置は、対象チップ(2;2−1)と、隣接チップ(2;2−2)と、ボンディングパッド(3)と、スクライブ領域(4)と、貫通ビア(5)と、表面配線(6)と、検査用パッド(7)と、裏面配線(8)とを具備している。対象チップ(2−1)は、ウェハ(1)に設けられている。隣接チップ(2−2)は、ウェハ(1)に設けられ、対象チップ(2−1)に隣接する。ボンディングパッド(3)は、対象チップ(2−1)の表面に設けられている。スクライブ領域(4)は、ウェハ(1)の対象チップ(2−1)と隣接チップ(2−2)との間に設けられ、ウェハ(1)の検査後にダイシングされる。貫通ビア(5)は、対象チップ(2−1)又は隣接チップ(2−2)に設けられている。表面配線(6)は、ボンディングパッド(3)からスクライブ領域(4)を介して対象チップ(2−1)又は隣接チップ(2−2)の表面の貫通ビア(5)に接続されている。検査用パッド(7)は、対象チップ(2−1)又は隣接チップ(2−2)の裏面に設けられている。裏面配線(8)は、対象チップ(2−1)又は隣接チップ(2−2)の裏面の貫通ビア(5)から検査用パッド(7)に接続されている。
以上により、本発明の半導体装置では、貫通ビア(5)、検査用パッド(7)が対象チップ(2−1)又は隣接チップ(2−2)に設けられ、対象チップ(2−1)の表面のボンディングパッド(3)は、表面配線(6)、貫通ビア(5)、裏面配線(8)を介して対象チップ(2−1)又は隣接チップ(2−2)の裏面の検査用パッド(7)に電気的に接続されている。このため、対象チップ(2−1)の検査が実施されるときにウェハ測定用冶工具の針によるボンディングパッド(3)への傷(針傷)を防止することができる。
また、本発明の半導体装置では、検査用パッド(7)が対象チップ(2−1)又は隣接チップ(2−2)の裏面に配置されているため、検査用パッド(7)をチップ(隣接チップ(2−2))の有効(能動)領域下に自由に配置することができる。その結果、検査用パッド(7)の大きさを自由に設定することができる。チップの有効領域はボンディングパッド(3)やスクライブ領域(4)が占める割合に比べて広い範囲を占めるため、有効領域下の範囲内であれば検査用パッド(7)をボンディングパッド(3)やスクライブ領域(4)より大きくしても、チップサイズの増大を抑えられる。即ち、ウェハ(1)全体の有効面積の減少を抑えることができ、ウェハ1枚あたりの有効チップ数の減少を抑えることができる。
本発明の半導体装置によれば、針傷を防止し、有効チップ数の減少を抑えることができる。
以下に添付図面を参照して、本発明の実施形態による半導体装置について詳細に説明する。
(第1実施形態)
図1は、本発明の第1実施形態による半導体装置として、ウェハ1の裏面を示している。図2A、2Bは、それぞれ、図1の半導体装置として、ダイシング前におけるウェハ1の表面、裏面を示している。図2Cは、図2A、2BのA−A’断面を示している。図3A、3Bは、それぞれ、図1の半導体装置として、ダイシング後におけるウェハ1の表面、裏面を示している。図3Cは、図3A、3BのA−A’断面を示している。
図1は、本発明の第1実施形態による半導体装置として、ウェハ1の裏面を示している。図2A、2Bは、それぞれ、図1の半導体装置として、ダイシング前におけるウェハ1の表面、裏面を示している。図2Cは、図2A、2BのA−A’断面を示している。図3A、3Bは、それぞれ、図1の半導体装置として、ダイシング後におけるウェハ1の表面、裏面を示している。図3Cは、図3A、3BのA−A’断面を示している。
本発明の第1実施形態による半導体装置は、複数のチップ2と、ボンディングパッド3と、スクライブ領域4と、貫通ビア5と、表面配線6と、検査用パッド7と、裏面配線8と、カバー9とを具備している。表面配線6、裏面配線8の材料として、例えば、アルミニウムが用いられる。
複数のチップ2は、ウェハ1上に設けられている。複数のチップ2の各々の内部には、トランジスタを含む回路素子が形成されている。複数のチップ2のうちの、対象とするチップを対象チップ2−1と称する。複数のチップ2のうちの、対象チップ2−1に隣接するチップを隣接チップ2−2と称する。
ボンディングパッド3は、対象チップ2−1の表面に設けられている。
スクライブ領域4は、ウェハ1の対象チップ2−1と隣接チップ2−2との間に設けられ、ウェハ1の検査後にダイシングされる。
貫通ビア5は、隣接チップ2−2に設けられている。
表面配線6は、対象チップ2−1の表面のボンディングパッド3からスクライブ領域4を介して隣接チップ2−2の表面の貫通ビア5に接続されている。貫通ビア5と表面配線6とが配置された後、対象チップ2−1の表面のボンディングパッド3の周辺には、カバー9が設けられる。
検査用パッド7は、隣接チップ2−2の裏面に設けられている。
裏面配線8は、隣接チップ2−2の裏面の貫通ビア5から検査用パッド7に接続されている。
ウェハ1の検査では、ウェハ測定用冶工具の針を隣接チップ2−2の裏面の検査用パッド7にコンタクトすることにより、対象チップ2−1の検査が実施される。ウェハ1の検査後において、スクライブ領域4がダイシングされることにより、スクライブ領域4上(スクライブ領域4の表面、裏面)の表面配線6が切断される。この場合、対象チップ2−1の表面のボンディングパッド3と、隣接チップ2−2の貫通ビア5との接続が解除され、結果的に、対象チップ2−1の表面のボンディングパッド3と、隣接チップ2−2の裏面の検査用パッド7との接続が解除される。
以上の説明により、本発明の第1実施形態による半導体装置では、貫通ビア5、検査用パッド7が隣接チップ2−2に設けられ、対象チップ2−1の表面のボンディングパッド3は、表面配線6、貫通ビア5、裏面配線8を介して隣接チップ2−2の裏面の検査用パッド7に電気的に接続されている。このため、対象チップ2−1の検査が実施されるときにウェハ測定用冶工具の針によるボンディングパッド3への傷(針傷)を防止することができる。
また、本発明の第1実施形態による半導体装置では、検査用パッド7が隣接チップ2−2の裏面に配置されているため、検査用パッド7をチップ(隣接チップ2−2)の有効(能動)領域下に自由に配置することができる。その結果、検査用パッド7の大きさを自由に設定することができる。チップの有効領域はボンディングパッド3やスクライブ領域4が占める割合に比べて広い範囲を占めるため、有効領域下の範囲内であれば検査用パッド7をボンディングパッド3やスクライブ領域4より大きくしても、チップサイズの増大を抑えられる。即ち、ウェハ1全体の有効面積の減少を抑えることができ、ウェハ1枚あたりの有効チップ数の減少を抑えることができる。
本発明の第1実施形態による半導体装置によれば、針傷を防止し、有効チップ数の減少を抑えることができる。
第1実施形態では、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2としているが、隣接チップ2−2、対象チップ2−1をそれぞれ対象チップ、隣接チップとした場合でも、上述の構成や配置と同じである。
(第2実施形態)
図4は、本発明の第2実施形態による半導体装置として、ウェハ1の裏面を示している。図5Aは、図4の半導体装置として、ダイシング前におけるウェハ1の表面を示している。図5Bは、図5AのB−B’断面を示している。ダイシング後における図面については省略する。
図4は、本発明の第2実施形態による半導体装置として、ウェハ1の裏面を示している。図5Aは、図4の半導体装置として、ダイシング前におけるウェハ1の表面を示している。図5Bは、図5AのB−B’断面を示している。ダイシング後における図面については省略する。
本発明の第2実施形態による半導体装置は、複数のチップ2と、ボンディングパッド3と、スクライブ領域4と、貫通ビア5と、表面配線6と、検査用パッド7と、裏面配線8と、カバー9とを具備している。表面配線6、裏面配線8の材料として、例えば、アルミニウムが用いられる。
第1実施形態と同様に、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2と称する。
ボンディングパッド3は、対象チップ2−1の表面に設けられている。
スクライブ領域4は、ウェハ1の対象チップ2−1と隣接チップ2−2との間に設けられ、ウェハ1の検査後にダイシングされる。
貫通ビア5は、隣接チップ2−2に設けられている。
表面配線6は、対象チップ2−1の表面のボンディングパッド3からスクライブ領域4を介して隣接チップ2−2の表面の貫通ビア5に接続されている。貫通ビア5と表面配線6とが配置された後、対象チップ2−1の表面のボンディングパッド3の周辺には、カバー9が設けられる。
検査用パッド7は、対象チップ2−1の裏面に設けられている。
裏面配線8は、隣接チップ2−2の裏面の貫通ビア5からスクライブ領域4を介して対象チップ2−1の裏面の検査用パッド7に接続されている。
ウェハ1の検査では、ウェハ測定用冶工具の針を対象チップ2−1の裏面の検査用パッド7にコンタクトすることにより、対象チップ2−1の検査が実施される。ウェハ1の検査後において、スクライブ領域4がダイシングされることにより、スクライブ領域4上(スクライブ領域4の表面、裏面)の表面配線6及び裏面配線8が切断される。この場合、対象チップ2−1の表面のボンディングパッド3と、隣接チップ2−2の貫通ビア5との接続が解除され、結果的に、対象チップ2−1の表面のボンディングパッド3と、対象チップ2−1の裏面の検査用パッド7との接続が解除される。
以上の説明により、本発明の第2実施形態による半導体装置では、貫通ビア5、検査用パッド7がそれぞれ隣接チップ2−2、対象チップ2−1に設けられ、対象チップ2−1の表面のボンディングパッド3は、表面配線6、貫通ビア5、裏面配線8を介して対象チップ2−1の裏面の検査用パッド7に電気的に接続されている。このため、対象チップ2−1の検査が実施されるときにウェハ測定用冶工具の針によるボンディングパッド3への傷(針傷)を防止することができる。
また、本発明の第2実施形態による半導体装置では、検査用パッド7が対象チップ2−1の裏面に配置されているため、検査用パッド7をチップ(対象チップ2−1)の有効(能動)領域下に自由に配置することができる。その結果、検査用パッド7の大きさを自由に設定することができる。チップの有効領域はボンディングパッド3やスクライブ領域4が占める割合に比べて広い範囲を占めるため、有効領域下の範囲内であれば検査用パッド7をボンディングパッド3やスクライブ領域4より大きくしても、チップサイズの増大を抑えられる。即ち、ウェハ1全体の有効面積の減少を抑えることができ、ウェハ1枚あたりの有効チップ数の減少を抑えることができる。
また、本発明の第2実施形態による半導体装置では、ボンディングパッド3に電気的に接続された検査用パッド7が対象チップ2−1の裏面に配置されているため、同じチップ(対象チップ2−1)内でボンディングパッド3に対応して検査用パッド7を配置することができる。例えば、図4に示されるように、ボンディングパッド3の配置に合わせて、検査用パッド7を1列あるいは2列などにまとめると、ウェハ測定用冶工具の針の方向や長さを統一することができる。その方向や長さが統一できると、複数のチップ2の測定を実施する場合に針立ての混雑が緩和でき、また針の高さや長さのばらつきも抑えることができるため、並列測定可能なウェハ測定用冶工具を作製することが容易になる。このように、同じチップ内でボンディングパッド3に対応して検査用パッド7を配置することにより、ボンディングパッド3ではウェハ1での並列測定が困難な製品においても並列測定が可能となり、測定効率を向上することができる。
本発明の第2実施形態による半導体装置によれば、針傷を防止し、有効チップ数の減少を抑え、測定効率を向上することができる。
第2実施形態では、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2としているが、隣接チップ2−2、対象チップ2−1をそれぞれ対象チップ、隣接チップとした場合でも、上述の構成や配置と同じである。
(第3実施形態)
図6は、本発明の第3実施形態による半導体装置として、ウェハ1の裏面を示している。図7Aは、図6の半導体装置として、ダイシング前におけるウェハ1の表面を示している。図7Bは、図7AのC−C’断面を示している。ダイシング後における図面については省略する。
図6は、本発明の第3実施形態による半導体装置として、ウェハ1の裏面を示している。図7Aは、図6の半導体装置として、ダイシング前におけるウェハ1の表面を示している。図7Bは、図7AのC−C’断面を示している。ダイシング後における図面については省略する。
本発明の第3実施形態による半導体装置は、複数のチップ2と、ボンディングパッド3と、スクライブ領域4と、貫通ビア5と、表面配線6と、検査用パッド7と、裏面配線8と、カバー9とを具備している。表面配線6、裏面配線8の材料として、例えば、アルミニウムが用いられる。
第1実施形態と同様に、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2と称する。隣接チップ2−2は、対象チップ2−1に隣接する第1隣接チップ2−2a、第2隣接チップ2−2bを含んでいる。第2隣接チップ2−2bは、第1隣接チップ2−2aとは異なる位置に配置されている。例えば、第1隣接チップ2−2aに対して対称的な位置に配置されている。
ボンディングパッド3は、対象チップ2−1の表面に設けられている。
スクライブ領域4は、第1スクライブ領域4aと第2スクライブ領域4bとを含んでいる。第1スクライブ領域4aは、ウェハ1の対象チップ2−1と第1隣接チップ2−2aとの間に設けられている。第2スクライブ領域4bは、ウェハ1の対象チップ2−1と第2隣接チップ2−2bとの間に設けられている。スクライブ領域4は、ウェハ1の検査後にダイシングされる。
貫通ビア5は、第1隣接チップ2−2aに設けられている。
表面配線6は、対象チップ2−1の表面のボンディングパッド3から第1スクライブ領域4aを介して第1隣接チップ2−2aの表面の貫通ビア5に接続されている。貫通ビア5と表面配線6とが配置された後、対象チップ2−1の表面のボンディングパッド3の周辺には、カバー9が設けられる。
検査用パッド7は、第2隣接チップ2−2bの裏面に設けられている。
裏面配線8は、第1隣接チップ2−2aの裏面の貫通ビア5から第1スクライブ領域4a、対象チップ2−1及び第2スクライブ領域4bを介して第2隣接チップ2−2bの裏面の検査用パッド7に接続されている。
ウェハ1の検査では、ウェハ測定用冶工具の針を第2隣接チップ2−2bの裏面の検査用パッド7にコンタクトすることにより、対象チップ2−1の検査が実施される。ウェハ1の検査後において、スクライブ領域4がダイシングされることにより、第1スクライブ領域4a(第1スクライブ領域4aの表面、裏面)上の表面配線6及び裏面配線8と、第2スクライブ領域4b(第2スクライブ領域4bの表面、裏面)上の表面配線6及び裏面配線8とが切断される。この場合、対象チップ2−1の表面のボンディングパッド3と、第1隣接チップ2−2aの貫通ビア5との接続が解除され、結果的に、対象チップ2−1の表面のボンディングパッド3と、第2隣接チップ2−2bの裏面の検査用パッド7との接続が解除される。
以上の説明により、本発明の第3実施形態による半導体装置では、貫通ビア5、検査用パッド7がそれぞれ第1隣接チップ2−2a、第2隣接チップ2−2bに設けられ、対象チップ2−1の表面のボンディングパッド3は、表面配線6、貫通ビア5、裏面配線8を介して第2隣接チップ2−2bの裏面の検査用パッド7に電気的に接続されている。このため、対象チップ2−1の検査が実施されるときにウェハ測定用冶工具の針によるボンディングパッド3への傷(針傷)を防止することができる。
また、本発明の第3実施形態による半導体装置では、検査用パッド7が第2隣接チップ2−2bの裏面に配置されているため、検査用パッド7をチップ(第2隣接チップ2−2b)の有効(能動)領域下に自由に配置することができる。その結果、検査用パッド7の大きさを自由に設定することができる。チップの有効領域はボンディングパッド3やスクライブ領域4が占める割合に比べて広い範囲を占めるため、有効領域下の範囲内であれば検査用パッド7をボンディングパッド3やスクライブ領域4より大きくしても、チップサイズの増大を抑えられる。即ち、ウェハ1全体の有効面積の減少を抑えることができ、ウェハ1枚あたりの有効チップ数の減少を抑えることができる。
また、本発明の第3実施形態による半導体装置では、ボンディングパッド3に電気的に接続された検査用パッド7が第2隣接チップ2−2bの裏面に配置されているため、特定のチップ(第2隣接チップ2−2b)内に検査用パッド7を集約することができる。例えば、図6に示されるように、検査用パッド7を特定のチップの有効領域下に集めることで、ウェハ測定用冶工具の針立ての範囲を減らすことができる。チップサイズが大きい製品において、ウェハ1の並列測定を行うためにウェハ測定用冶工具の針立ての範囲が足りない場合でも、針立て可能な範囲として特定チップに検査用パッド7を集約することにより、並列測定可能なウェハ測定用冶工具を作製することが容易になる。このように、特定のチップ内に検査用パッド7を集約することにより、針立て可能な範囲内で並列測定が可能となり、測定効率を向上することができる。
本発明の第3実施形態による半導体装置によれば、針傷を防止し、有効チップ数の減少を抑え、測定効率を向上することができる。
第3実施形態では、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2としているが、隣接チップ2−2、対象チップ2−1をそれぞれ対象チップ、隣接チップとした場合でも、上述の構成や配置と同じである。
(第4実施形態)
図8は、本発明の第4実施形態による半導体装置として、ウェハ1の裏面を示している。図9Aは、図8の半導体装置として、ダイシング前におけるウェハ1の表面を示している。図9B−1は、図9AのD−D’断面を示している。図9B−2は、図9AのE−E’断面を示している。図10は、図8の半導体装置として、ダイシング後におけるウェハ1の表面を示している。
図8は、本発明の第4実施形態による半導体装置として、ウェハ1の裏面を示している。図9Aは、図8の半導体装置として、ダイシング前におけるウェハ1の表面を示している。図9B−1は、図9AのD−D’断面を示している。図9B−2は、図9AのE−E’断面を示している。図10は、図8の半導体装置として、ダイシング後におけるウェハ1の表面を示している。
本発明の第4実施形態による半導体装置は、複数のチップ2と、ボンディングパッド3と、スクライブ領域4と、貫通ビア5と、表面配線6と、検査用パッド7と、裏面配線8と、カバー9とを具備している。表面配線6、裏面配線8の材料として、例えば、アルミニウムが用いられる。
第1実施形態と同様に、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2と称する。
ボンディングパッド3は、対象チップ2−1の表面に設けられている。
スクライブ領域4は、ウェハ1の対象チップ2−1と隣接チップ2−2との間に設けられ、ウェハ1の検査後にダイシングされる。
貫通ビア5は、対象チップ2−1に設けられている。
表面配線6は、第1表面配線部6aと第2表面配線部6bと第3表面配線部6cとを含んでいる。第1表面配線部6aは、対象チップ2−1の表面のボンディングパッド3からスクライブ領域4に延びる。第2表面配線部6bは、対象チップ2−1の表面の貫通ビア5からスクライブ領域4に延びる。第3表面配線部6cは、スクライブ領域4で第1表面配線部6aと第2表面配線部6bとに接続されている。即ち、表面配線6は、対象チップ2−1の表面のボンディングパッド3からスクライブ領域4に延び、スクライブ領域4で折り返されて、対象チップ2−1の表面の貫通ビア5に接続されている。貫通ビア5と表面配線6とが配置された後、対象チップ2−1の表面のボンディングパッド3の周辺には、カバー9が設けられる。
検査用パッド7は、対象チップ2−1の裏面に設けられている。
裏面配線8は、対象チップ2−1の裏面の貫通ビア5から検査用パッド7に接続されている。
ウェハ1の検査では、ウェハ測定用冶工具の針を対象チップ2−1の裏面の検査用パッド7にコンタクトすることにより、対象チップ2−1の検査が実施される。ウェハ1の検査後において、スクライブ領域4がダイシングされることにより、スクライブ領域4(スクライブ領域4の表面、裏面)上の表面配線6が切断される。この場合、対象チップ2−1の表面のボンディングパッド3と、隣接チップ2−2の貫通ビア5との接続が解除され、結果的に、対象チップ2−1の表面のボンディングパッド3と、対象チップ2−1の裏面の検査用パッド7との接続が解除される。
以上の説明により、本発明の第4実施形態による半導体装置では、貫通ビア5、検査用パッド7が対象チップ2−1に設けられ、表面配線6は、対象チップ2−1からスクライブ領域4に引き出され、スクライブ領域4から対象チップ2−1に引き戻される。これにより、対象チップ2−1の表面のボンディングパッド3は、表面配線6、貫通ビア5、裏面配線8を介して対象チップ2−1の裏面の検査用パッド7に電気的に接続されている。このため、対象チップ2−1の検査が実施されるときにウェハ測定用冶工具の針によるボンディングパッド3への傷(針傷)を防止することができる。
また、本発明の第4実施形態による半導体装置では、検査用パッド7が対象チップ2−1の裏面に配置されているため、検査用パッド7をチップ(対象チップ2−1)の有効(能動)領域下に自由に配置することができる。その結果、検査用パッド7の大きさを自由に設定することができる。チップの有効領域はボンディングパッド3やスクライブ領域4が占める割合に比べて広い範囲を占めるため、有効領域下の範囲内であれば検査用パッド7をボンディングパッド3やスクライブ領域4より大きくしても、チップサイズの増大を抑えられる。即ち、ウェハ1全体の有効面積の減少を抑えることができ、ウェハ1枚あたりの有効チップ数の減少を抑えることができる。
また、本発明の第4実施形態による半導体装置では、ボンディングパッド3に電気的に接続された検査用パッド7が対象チップ2−1の裏面に配置されているため、同じチップ(対象チップ2−1)内でボンディングパッド3に対応して検査用パッド7を配置することができる。例えば、図8に示されるように、ボンディングパッド3の配置に合わせて、検査用パッド7を1列あるいは2列などにまとめると、ウェハ測定用冶工具の針の方向や長さを統一することができる。その方向や長さが統一できると、複数のチップ2の測定を実施する場合に針立ての混雑が緩和でき、また針の高さや長さのばらつきも抑えることができるため、並列測定可能なウェハ測定用冶工具を作製することが容易になる。このように、同じチップ内でボンディングパッド3に対応して検査用パッド7を配置することにより、ボンディングパッド3ではウェハ1での並列測定が困難な製品においても並列測定が可能となり、測定効率を向上することができる。
また、本発明の第4実施形態による半導体装置では、貫通ビア5が必ずしも隣接チップ2−2に配置される必要はない。この場合、第2、3実施形態における裏面配線8に比べて、裏面配線8の配線長を短くすることができる。このため、検査用パッド7までの間隔に余裕ができ、裏面配線8や他の構成の配置が容易になり、裏面配線8の混雑を緩和することができる。
本発明の第4実施形態による半導体装置によれば、針傷を防止し、有効チップ数の減少を抑え、測定効率を向上し、配線の混雑を緩和することができる。
第4実施形態では、複数のチップ2のうちの、対象チップ、隣接チップをそれぞれ対象チップ2−1、隣接チップ2−2としているが、隣接チップ2−2、対象チップ2−1をそれぞれ対象チップ、隣接チップとした場合でも、上述の構成や配置と同じである。
1 ウェハ、
2 チップ、
2−1 対象チップ、
2−2 隣接チップ、
2−2a 第1隣接チップ、
2−2b 第2隣接チップ、
3 ボンディングパッド、
4 スクライブ領域、
4a 第1スクライブ領域、
4b 第2スクライブ領域、
5 貫通ビア、
6 表面配線、
6a 第1表面配線部、
6b 第2表面配線部、
6c 第3表面配線部、
7 検査用パッド、
8 裏面配線、
9 カバー
2 チップ、
2−1 対象チップ、
2−2 隣接チップ、
2−2a 第1隣接チップ、
2−2b 第2隣接チップ、
3 ボンディングパッド、
4 スクライブ領域、
4a 第1スクライブ領域、
4b 第2スクライブ領域、
5 貫通ビア、
6 表面配線、
6a 第1表面配線部、
6b 第2表面配線部、
6c 第3表面配線部、
7 検査用パッド、
8 裏面配線、
9 カバー
Claims (5)
- ウェハに設けられた対象チップと、
前記ウェハに設けられ、前記対象チップに隣接する隣接チップと、
前記対象チップの表面に設けられたボンディングパッドと、
前記ウェハの前記対象チップと前記隣接チップとの間に設けられ、前記ウェハの検査後にダイシングされるスクライブ領域と、
前記対象チップ又は前記隣接チップに設けられた貫通ビアと、
前記ボンディングパッドから前記スクライブ領域を介して前記対象チップ又は前記隣接チップの表面の前記貫通ビアに接続された表面配線と、
前記対象チップ又は前記隣接チップの裏面に設けられた検査用パッドと、
前記対象チップ又は前記隣接チップの裏面の前記貫通ビアから前記検査用パッドに接続された裏面配線と
を具備する半導体装置。 - 前記貫通ビアは、前記隣接チップに設けられ、
前記表面配線は、前記対象チップの表面の前記ボンディングパッドから前記スクライブ領域を介して前記隣接チップの表面の前記貫通ビアに接続され、
前記検査用パッドは、前記隣接チップの裏面に設けられ、
前記裏面配線は、前記隣接チップの裏面の前記貫通ビアから前記検査用パッドに接続され、
前記ウェハの検査後において、前記スクライブ領域がダイシングされることにより、前記スクライブ領域上の前記表面配線が切断される
請求項1に記載の半導体装置。 - 前記貫通ビアは、前記隣接チップに設けられ、
前記表面配線は、前記対象チップの表面の前記ボンディングパッドから前記スクライブ領域を介して前記隣接チップの表面の前記貫通ビアに接続され、
前記検査用パッドは、前記対象チップの裏面に設けられ、
前記裏面配線は、前記隣接チップの裏面の前記貫通ビアから前記スクライブ領域を介して前記対象チップの裏面の前記検査用パッドに接続され、
前記ウェハの検査後において、前記スクライブ領域がダイシングされることにより、前記スクライブ領域上の前記表面配線及び前記裏面配線が切断される
請求項1に記載の半導体装置。 - 前記隣接チップは、
前記対象チップに隣接する第1隣接チップと、
前記第1隣接チップとは異なる位置に配置され、前記対象チップに隣接する第2隣接チップと
を含み、
前記スクライブ領域は、
前記ウェハの前記対象チップと前記第1隣接チップとの間に設けられた第1スクライブ領域と、
前記ウェハの前記対象チップと前記第2隣接チップとの間に設けられた第2スクライブ領域と
を含み、
前記貫通ビアは、前記第1隣接チップに設けられ、
前記表面配線は、前記対象チップの表面の前記ボンディングパッドから前記第1スクライブ領域を介して前記第1隣接チップの表面の前記貫通ビアに接続され、
前記検査用パッドは、前記第2隣接チップの裏面に設けられ、
前記裏面配線は、前記第1隣接チップの裏面の前記貫通ビアから前記第1スクライブ領域、前記対象チップ及び前記第2スクライブ領域を介して前記第2隣接チップの裏面の前記検査用パッドに接続され、
前記ウェハの検査後において、前記スクライブ領域がダイシングされることにより、前記スクライブ領域上の前記表面配線及び前記裏面配線が切断される
請求項1に記載の半導体装置。 - 前記貫通ビアは、前記対象チップに設けられ、
前記表面配線は、
前記対象チップの表面の前記ボンディングパッドから前記スクライブ領域に延びる第1表面配線部と、
前記対象チップの表面の前記貫通ビアから前記スクライブ領域に延びる第2表面配線部と、
前記スクライブ領域で前記第1表面配線部と前記第2表面配線部とに接続された第3表面配線部と
を含み、
前記検査用パッドは、前記対象チップの裏面に設けられ、
前記裏面配線は、前記対象チップの裏面の前記貫通ビアから前記検査用パッドに接続され、
前記ウェハの検査後において、前記スクライブ領域がダイシングされることにより、前記スクライブ領域上の前記表面配線が切断される
請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189515A JP2011040692A (ja) | 2009-08-18 | 2009-08-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189515A JP2011040692A (ja) | 2009-08-18 | 2009-08-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011040692A true JP2011040692A (ja) | 2011-02-24 |
Family
ID=43768125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009189515A Withdrawn JP2011040692A (ja) | 2009-08-18 | 2009-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011040692A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016046342A (ja) * | 2014-08-21 | 2016-04-04 | 力晶科技股▲ふん▼有限公司 | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 |
US10510746B2 (en) | 2017-09-28 | 2019-12-17 | Samsung Electronics Co., Ltd. | Semiconductor device including electrostatic discharge protection patterns |
-
2009
- 2009-08-18 JP JP2009189515A patent/JP2011040692A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016046342A (ja) * | 2014-08-21 | 2016-04-04 | 力晶科技股▲ふん▼有限公司 | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 |
US10510746B2 (en) | 2017-09-28 | 2019-12-17 | Samsung Electronics Co., Ltd. | Semiconductor device including electrostatic discharge protection patterns |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI354346B (en) | Integrated circuit with test pad structure and met | |
JP5696624B2 (ja) | 半導体試験治具 | |
JP2011249366A (ja) | 半導体装置及びその製造方法 | |
JP4761880B2 (ja) | 半導体装置 | |
JP3189811U (ja) | プローブモジュール | |
US7573278B2 (en) | Semiconductor device | |
JP2011040692A (ja) | 半導体装置 | |
US20130009656A1 (en) | Test pad structure on wafer | |
CN105242192B (zh) | 晶圆测试方法 | |
JP2010067657A (ja) | 半導体集積回路装置とテスト端子配置方法 | |
JP2008066654A (ja) | 半導体装置 | |
JP4859174B2 (ja) | プローブカード | |
JP2008034783A (ja) | 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 | |
JP5152941B2 (ja) | プローブカード | |
JP2009182124A (ja) | プローブパッドおよびそれを用いた電子装置 | |
JP2008098534A (ja) | 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ | |
JP2007067008A (ja) | 半導体検査のプローブ方法 | |
US20230145744A1 (en) | Semiconductor wafer and testing module | |
CN206819991U (zh) | 半导体测试结构 | |
JP2007109872A (ja) | 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 | |
US7535240B2 (en) | Semiconductor device | |
US20230163015A1 (en) | Semiconductor wafer and method for manufacturing semiconductor wafer | |
JP2006145402A (ja) | 半導体集積回路の同時測定方法 | |
JP2005026544A (ja) | 半導体集積回路およびプローブカード | |
JP2007266078A (ja) | 半導体装置、チップ・オン・チップ構造の半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |