JP2011040115A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011040115A JP2011040115A JP2009183796A JP2009183796A JP2011040115A JP 2011040115 A JP2011040115 A JP 2011040115A JP 2009183796 A JP2009183796 A JP 2009183796A JP 2009183796 A JP2009183796 A JP 2009183796A JP 2011040115 A JP2011040115 A JP 2011040115A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- circuit
- read
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2236—Copy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】ワード線とビット線の交点に配列されたメモリセルから読み出された信号をセンスアンプ回路にて検知増幅する。書き込み回路は、複数のメモリセルのうちの第1のメモリセルに保持された第1データを読み出して第1のメモリセルとは別の第2のメモリセルに第1データに対応する第2データを書き込む。データラッチ回路は、第1のメモリセルから読み出されたデータを保持する。論理演算回路は、第2のメモリセルから読み出されたデータとデータラッチ回路に保持されたデータとを入力値とした論理演算を実行して第3データを演算値として出力する。書き戻し回路は、第3データを第1のメモリセルに対し書き戻す。
【選択図】図1
Description
しかし、このツインセル方式のDRAMでは、シングルセル方式とツインセル方式との間で切り替えを実行する場合に、データ圧縮及び解凍が必要であり、切り替えに時間がかかり動作時間が長くなるだけでなく、データ圧縮及び解凍のための専用回路が必要となり、回路面積が増大するという問題がある。
まず、図1を参照して、本発明の第1の実施の形態に係るDRAMを説明する。
このDRAMは、メモリセルアレイ11と、カラムゲート12を備えている。
ビット線BLは、ビット線BLt<k>とビット線BLc<k>とが相補ビット線対を構成しており、この相補ビット線対ごとにセンスアンプ回路SAが形成されている。この図1のDRAMはいわゆるフォールデッドビット線構造を採用しており、相補ビット線対を構成するビット線BLt<k>とビット線BLt<k>は同一のメモリセルアレイ11中に配設されている。また、ビット線BLt<k>とビット線BLt<k>は、所定の領域ごとに交差(ツイスト)するツイストビット線構造とされており、これにより、ビット線間のノイズの影響が軽減されている。
センスアンプ回路SAは、図1では図示を省略するが、一般的な差動増幅回路から構成され、相補ビット線対の間に生じた電位差を検知・増幅するように構成されている。なお、この図1のDRAMでは、一例として、奇数番目の相補ビット線対はメモリセルアレイ11の下側に引き出されてセンスアンプ回路SAと接続される一方、偶数番目の相補ビット線対はメモリセルアレイ11の上側に引き出されセンスアンプ回路SAと接続される。
そして、コピー先のメモリセルMCcのデータを読み出し、この読み出しデータと、書き込み用ラッチ20に保持されたデータ(コピー元のメモリセルMCoからの読み出しデータ)の論理演算をORゲート14又はANDゲート15にて行う。
ANDゲート22は、この信号WDと、イネーブル信号ORENBを入力とし、この2つの信号の論理積である信号RDEXを出力する。換言すれば、ANDゲート22は、信号WDを、イネーブル信号ORENBに従って出力するゲート回路として機能する。この信号RDEXがORゲート14又はNANDゲート15に出力されることにより、コピー元のメモリセルMCoのデータとコピー先のメモリセルMCcのデータとの論理演算が行われる。
(1)コピー元のメモリセルMCoのデータを読み出し、この読み出されたデータをコピー先のメモリセルMCcに書き込む(コピーする)。なお、以下の実施の形態の説明では、コピー元のメモリセルMCoとコピー先のメモリセルMCcとは同じワード線WLに沿って配置されるものとして説明するが、本発明はこれに限定されるものではなく、コピー元のメモリセルMCoとは異なるワード線に沿ったメモリセルMCをコピー先のメモリセルMCcとすることも可能である。
(2)コピー元のメモリセルMCoのデータを読み出して、一時ラッチ回路に保持する一方、コピー先のメモリセルMCcのデータを読み出し、両者の読み出しデータの論理演算を実行する。その論理演算の結果を読み出しデータとして外部に出力する一方、その論理演算の結果に従い、コピー元のメモリセルMCoへのデータの書き戻しを実行する。
まず、時刻t0において、制御信号STDBYが”L”から”H”に切り替わる。これにより、ツインセル方式のデータ読み出しモードが開始される。
これに続いて、読み出し対象(コピー元)のメモリセルMCoに接続されたワード線WL<n>が”L”から”H”に立ち上がり、このメモリセルMCoに接続された相補ビット線対BLt<k>、BLc<k>に、メモリセルMCoが保持しているデータに対応した電圧が発生する。この電圧は、センスアンプ回路SAにより増幅される。
同じく時刻t1において信号REが”L”から”H”に立ち上がることで、読み出し用アンプ13においてこのデータ線DQt、DQcの電圧が更に増幅され、増幅信号RDとして出力される。増幅信号RDは、ORゲート14に入力され、信号RDORとして出力され、更にマルチプレクサ16においてこの信号RDORが選択され、信号RDOUTとして出力される。
次に、本発明の第2の実施の形態に係るDRAMの構成を、図5を参照して説明する。この実施の形態の全体構成は、図1に示すDRAMと略同様である。ただし、コピー元のメモリセルMCoのデータを、コピー先のメモリセルMCcにコピーするための構成として、コピー用トランスファゲート回路23を更に追加的に有している点で、第1の実施の形態と異なっている。このコピー用トランスファゲート回路23は、ビット線BLt<k>と、ビット線BLt<k+2>との間に電流経路を形成するように接続された1つのnMOSトランジスタから構成される。このnMOSトランジスタは、制御信号MUXCPが”H”になることにより導通される。コピー元のメモリセルMCoから読み出された信号がセンスアンプ回路SAにより増幅されビット線BLt<k>に現れている状態において、このコピー用トランスファゲート回路23を導通させると、メモリセルMCoの保持データに対応する電圧が、ビット線BLt<k+2>に転送される。その後、コピー先のメモリセルMCcのワード線WLを活性化させることにより、メモリセルMCcにコピー元のメモリセルMCoの保持データを書き込むことができる。
時刻t10において、制御信号STDBYが”H”となり、時刻t12において、ワード線WL<n>が立ち上がり、コピー元のメモリセルMCoからのデータの読み出しが行われる。続いて、時刻t13において、信号SEPS、SENSがそれぞれ”L”、”H”となり、これにより、相補ビット線対BLt<k>、BLc<k>に接続されるセンスアンプ回路SNkが活性化され、相補ビット線BLt<k>、BLc<k>の電圧が差動増幅される。
次に、本発明の第3の実施の形態を、図7を参照して説明する。図7において、第1の実施の形態のDRAMと同一の構成要素に対しては、図1と同一の符号を付し、以下ではその詳細な説明は省略する。本実施の形態のDRAMは、メモリセルアレイ11での書き込みにおいてスクランブル書き込み方式を実行せず、従って、スクランブル制御回路18も省略されている点で、第1の実施の形態と異なっている。スクランブル制御が行われないため、ANDゲート15も省略され、コピー元のメモリセルMCoのデータとコピー先のメモリセルMCcのデータとの論理演算は、ORゲート14によってのみ実行される。この他は、第1の実施の形態と同様である。
Claims (5)
- ワード線とビット線の交点に複数のメモリセルを配列してなるメモリセルアレイと、
前記メモリセルから読み出された信号を検知増幅するセンスアンプ回路と、
前記複数のメモリセルのうちの第1のメモリセルに保持された第1データを前記第1のメモリセルとは別の第2のメモリセルに前記第1データに対応する第2データを書き込む書き込み回路と、
前記第1のメモリセルから読み出されたデータを保持するデータラッチ回路と、
前記第2のメモリセルから読み出されたデータと前記データラッチ回路に保持されたデータとを入力値とした論理演算を実行して第3データを演算値として出力する論理演算回路と、
前記第3データを前記第1のメモリセルに対し書き戻す書き戻し回路と
を備えたことを特徴とする半導体記憶装置。 - 前記データラッチ回路は、前記メモリセルに対しデータを書き込む場合に書き込みデータを一時保持するための書き込み用データラッチ回路である請求項1記載の半導体記憶装置。
- 前記論理演算回路は、前記メモリセルアレイにおいてスクランブル書き込み方式の対象となる前記メモリセルが読み出される場合と、スクランブル書き込み方式の対象とならない前記メモリセルが読み出される場合とで、異なる論理演算を実行するように構成された請求項1記載の半導体記憶装置。
- 前記書き込み回路は、前記第1のメモリセルが接続される第1のビット線の電圧を、前記第2のメモリセルが接続される第2のビット線に転送するよう構成されている請求項1記載の半導体記憶装置。
- 前記データラッチ回路が保持するデータをイネーブル信号に従って前記論理演算回路に供給するゲート回路を更に備えた請求項1に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009183796A JP4951041B2 (ja) | 2009-08-06 | 2009-08-06 | 半導体記憶装置 |
US12/723,922 US8310884B2 (en) | 2009-08-06 | 2010-03-15 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009183796A JP4951041B2 (ja) | 2009-08-06 | 2009-08-06 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011040115A true JP2011040115A (ja) | 2011-02-24 |
JP4951041B2 JP4951041B2 (ja) | 2012-06-13 |
Family
ID=43534755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009183796A Expired - Fee Related JP4951041B2 (ja) | 2009-08-06 | 2009-08-06 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8310884B2 (ja) |
JP (1) | JP4951041B2 (ja) |
Families Citing this family (141)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI440043B (zh) * | 2009-09-08 | 2014-06-01 | Toshiba Kk | Semiconductor memory device |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) * | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) * | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
EP3254286B1 (en) | 2015-02-06 | 2019-09-11 | Micron Technology, INC. | Apparatuses and methods for parallel writing to multiple memory device locations |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
WO2016144724A1 (en) | 2015-03-10 | 2016-09-15 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
EP3268965A4 (en) | 2015-03-12 | 2018-10-03 | Micron Technology, INC. | Apparatuses and methods for data movement |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US9715918B1 (en) * | 2016-05-23 | 2017-07-25 | Micron Technology, Inc. | Power reduction for a sensing operation of a memory cell |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
JP2019057053A (ja) * | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US11114149B2 (en) * | 2019-11-13 | 2021-09-07 | Wuxi Petabyte Technologies Co, Ltd. | Operation methods of ferroelectric memory |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259943A (ja) * | 1988-08-26 | 1990-02-28 | Toshiba Corp | 塗潰しパターン発生装置 |
JPH0917178A (ja) * | 1995-04-26 | 1997-01-17 | Hitachi Ltd | 半導体記憶装置とメモリシステム |
JP2004134026A (ja) * | 2002-10-11 | 2004-04-30 | Nec Electronics Corp | 半導体記憶装置及びその制御方法 |
JP2005190585A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010152962A (ja) | 2008-12-24 | 2010-07-08 | Toshiba Corp | 半導体記憶装置 |
-
2009
- 2009-08-06 JP JP2009183796A patent/JP4951041B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-15 US US12/723,922 patent/US8310884B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259943A (ja) * | 1988-08-26 | 1990-02-28 | Toshiba Corp | 塗潰しパターン発生装置 |
JPH0917178A (ja) * | 1995-04-26 | 1997-01-17 | Hitachi Ltd | 半導体記憶装置とメモリシステム |
JP2004134026A (ja) * | 2002-10-11 | 2004-04-30 | Nec Electronics Corp | 半導体記憶装置及びその制御方法 |
JP2005190585A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4951041B2 (ja) | 2012-06-13 |
US20110032778A1 (en) | 2011-02-10 |
US8310884B2 (en) | 2012-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4951041B2 (ja) | 半導体記憶装置 | |
CN101404184B (zh) | 半导体存储装置 | |
JP4504364B2 (ja) | センス・アンプおよびセルフタイム式ラッチを備えるメモリ装置 | |
JP5474315B2 (ja) | レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム | |
US20160071564A1 (en) | Semiconductor memory device | |
JP2004134026A (ja) | 半導体記憶装置及びその制御方法 | |
TWI473111B (zh) | 記憶體裝置及操作此記憶體裝置之方法 | |
US8687440B2 (en) | Semiconductor memory device | |
JP2007080383A (ja) | Dram、入力制御回路、及び入力制御方法 | |
JP3719808B2 (ja) | 半導体記憶装置 | |
US9548101B2 (en) | Retention optimized memory device using predictive data inversion | |
JP4392681B2 (ja) | 半導体記憶装置 | |
JP5727948B2 (ja) | 半導体記憶装置 | |
US6967882B1 (en) | Semiconductor memory including static memory | |
US7558932B2 (en) | Semiconductor memory device and method for operating the same | |
TW504705B (en) | Synchronous semiconductor memory device | |
JP4407972B2 (ja) | 非同期式半導体記憶装置 | |
JP4167127B2 (ja) | 半導体集積装置 | |
KR20040072224A (ko) | 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치 | |
US7263026B2 (en) | Semiconductor memory device and method for controlling the same | |
JP2008165879A (ja) | 半導体記憶装置 | |
US6252818B1 (en) | Apparatus and method for operating a dual port memory cell | |
JP2009026376A (ja) | 記憶回路 | |
JP2001243772A (ja) | ダイナミック・ランダム・アクセス・メモリ(dram) | |
JP4827688B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |