JP2007080383A - Ｄｒａｍ、入力制御回路、及び入力制御方法 - Google Patents

Ｄｒａｍ、入力制御回路、及び入力制御方法 Download PDF

Info

Publication number
JP2007080383A
JP2007080383A JP2005266614A JP2005266614A JP2007080383A JP 2007080383 A JP2007080383 A JP 2007080383A JP 2005266614 A JP2005266614 A JP 2005266614A JP 2005266614 A JP2005266614 A JP 2005266614A JP 2007080383 A JP2007080383 A JP 2007080383A
Authority
JP
Japan
Prior art keywords
signal
circuit
data
dqs
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005266614A
Other languages
English (en)
Other versions
JP4936421B2 (ja
Inventor
Mamoru Kitamura
守 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005266614A priority Critical patent/JP4936421B2/ja
Priority to US11/517,315 priority patent/US7372745B2/en
Publication of JP2007080383A publication Critical patent/JP2007080383A/ja
Application granted granted Critical
Publication of JP4936421B2 publication Critical patent/JP4936421B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】
ＤＲＡＭ等に用いられる入力制御回路において、ＤＱＳのグリッジ波形によるデータ誤り、ラッチ不具合を少ない追加回路で防止する。
【解決手段】
本発明の入力制御回路は、データを入力する手段と、データを取り込むためのデータストローブ信号を入力する手段と、データストローブ信号によってデータを取り込む手段と、データストローブ信号の入力手段の制御信号を生成する手段と、データストローブ信号の入力手段を活性状態から非活性状態にする制御信号のタイミングを最終データの取り込み後のデータストローブ信号のローレベル期間に相当する内部信号により設定する手段とを有する。
【選択図】 図１０

Description

本発明は、データ誤り、ラッチ不具合を少ない追加回路で容易に防止できるＤＲＡＭ、入力制御回路、及び入力制御方法に関する。
近年の半導体メモリはダブルデータレート型メモリ（以下、ＤＤＲ型メモリと記す）と呼ばれる方式が主流になっている。ＤＤＲ型メモリは、１クロックサイクルに２つのデータの書き込み、読み出しを行う同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）である。
図１は、従来のＤＤＲ型メモリの全体ブロック図である。
ＤＤＲ型メモリは、図１に示すように、アドレス端子群１０、アドレス入力回路１１、アドレス取り込み回路１２、アドレスバッファ１３、アドレスデコーダ１４、メモリセル１５、センスアンプ１６、コマンド入力端子群（／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥ）１７、コマンド入力回路１８、コマンドデコーダ及びモードレジスタ１９、制御回路（１）２０、制御回路（２）２１、ＣＫ（クロック）端子２２、／ＣＫ（クロックバー）端子２３、ＣＫ、／ＣＫ入力回路及び内部クロック信号生成回路２４、ＤＬＬ回路２５、ＤＱ（データ）端子２６、ＤＱＳ（データストローブ）端子２７、ＶＲＥＦ端子２８、データバッファ及びデータアンプ２９、ＤＱ入力回路３０、ＤＱＳ入力回路３１、データ取り込み回路３２、ＤＱ出力回路３３、ＤＱＳ出力回路３４を備えている。なお、ＤＱ端子は、通常複数存在するが、ここでは便宜上１つしか図示しない。
アドレス端子群１０、アドレス入力回路１１、アドレス取り込み回路１２、アドレスバッファ１３、アドレスデコーダ１４は直列に接続されている。アドレスデコーダ１４はメモリセル１５に接続されている。メモリセル１５はセンスアンプ１６に接続されている。
コマンド入力端子群（／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥ）１７、コマンド入力回路１８、コマンドデコーダ及びモードレジスタ１９は直列に接続されている。コマンドデコーダ及びモードレジスタ１９は、制御回路（１）２０、制御回路（２）２１とそれぞれ接続されている。なお、アドレス取り込み回路１２は、コマンドデコーダ及びモードレジスタ１９に接続されている。制御回路（１）２０と制御回路（２）２１は、共にアドレスバッファ１３に接続されている。また、制御回路（１）２０は、センスアンプ１６に接続されている。センスアンプ１６と制御回路（２）２１は、データバッファ及びデータアンプ２９に接続されている。なお、制御回路（２）２１は、ＤＱ入力回路３０、ＤＱＳ入力回路３１、ＤＱ出力回路３３、ＤＱＳ出力回路３４に接続されている。
ＣＫ（クロック）端子２２と／ＣＫ（クロックバー）端子２３は、共にＣＫ、／ＣＫ入力回路及び内部クロック信号生成回路２４、及び、ＤＬＬ回路２５に接続されている。また、ＣＫ、／ＣＫ入力回路及び内部クロック信号生成回路２４は、アドレス取り込み回路１２、コマンドデコーダ及びモードレジスタ１９、制御回路（２）２１、データ取り込み回路３２に接続されている。データ取り込み回路３２は、データバッファ及びデータアンプ２９に接続されている。データバッファ及びデータアンプ２９は、ＤＱ出力回路３３に接続されている。ＤＬＬ回路２５は、ＤＱ出力回路３３、ＤＱＳ出力回路３４に接続されている。
ＤＱ（データ）端子２６は、ＤＱ入力回路３０、ＤＱ出力回路３３に接続されている。ＤＱＳ（データストローブ）端子２７は、ＤＱＳ入力回路３１、ＤＱＳ出力回路３４に接続されている。ＶＲＥＦ端子２８は、ＤＱ入力回路３０、ＤＱＳ入力回路３１、アドレス入力回路１１、コマンド入力回路１８に接続されている。
ＤＤＲ型メモリ内の各部の動作の概略は以下の通りである。
ＣＫ端子２２と／ＣＫ端子２３に入力された外部クロック信号と外部クロックバー信号からＣＫ、／ＣＫ入力回路と内部クロック信号生成回路２４で内部動作の基準となる内部クロック信号（内部ＣＫ信号Ｓ１、内部／ＣＫ信号Ｓ２）が生成される。アドレス端子群１０に入力されたアドレス信号は、入力回路１１を通して取り込み回路１２で内部ＣＫ信号Ｓ１によって取り込まれ、アドレスバッファ１３、アドレスデコーダ１４で選択するメモリセルのアドレスが生成される。コマンド端子群１７に入力されたコマンド信号は、コマンド入力回路１８を通してコマンドデコーダ及びモードレジスタ１９で内部ＣＫ信号Ｓ１に同期して各種動作の信号が生成され、更に、制御回路（１）２０、制御回路（２）２１で各種コマンドに対する動作モードを制御する信号が生成される。書き込み動作時はＤＱ入力回路３０に入力されたデータが、ＤＱＳ入力回路３１の出力信号Ｓ４によってデータ取り込み回路３２で取り込まれ、そのデータはデータバッファ２９から選択されたメモリセルに書き込まれる。読み出し動作時はメモリセルのデータはセンスアンプ１６と、データアンプ２９で増幅され、そのデータがＤＱ出力回路３３でＤＬＬ回路２５の出力信号によってＤＱ端子２６に出力される。
ＤＤＲ型メモリにＤＱＳ端子が設けられているのは以下の理由による。
ＤＤＲ型メモリではＤＱ端子のデータ有効幅が従来のＳＤＲＡＭの半分である０．５クロックサイクルしかない。通常、メモリとメモリコントローラ間のデータの転送には各ＤＱ端子間の信号タイミングずれなどが存在しタイミング余裕が少なくなる。従って、クロックサイクルが小さくなればなるほどデータ取り込みに対する時間的余裕が小さくなる。そのためにデータ取り込み信号としてデータストローブ（ＤＱＳ）端子が設けられている。ＤＱＳは書き込み時はＤＤＲ型メモリの中でＤＱ端子のデータを取り込む信号として使用される。読み出し時はＤＱ端子から出力されるデータに同期してＤＤＲ型メモリから出力されメモリコントローラー側でＤＱ端子のデータを取り込む信号として使用される。
図２はバースト長は４の場合の書き込み、読み出しの時のＤＱＳ、ＤＱの信号波形図である。この図を用いて書き込み、読み出し時のＤＱ、ＤＱＳの波形について説明する。
図２（Ｄ）の書き込み時のＤＱＳは、図２（Ｃ）の書き込みコマンド（ＷＲＩＴＥ）の入力から所定時間後にローレベルとなり、図２（Ｅ）の最初のデータＤ１の入力の期間にＤＱに対し入力セットアップ時間、入力ホールド時間を確保したタイミングでハイレベルに立ち上がる。この最初のローレベルの期間をプリアンブルと言う。その後、データＤ２、Ｄ３、Ｄ４の入力に合わせてＤＱＳはトグルし、最後のデータＤ４の入力が終了するとローレベルからハイインピーダンスに戻る。この最後のローレベルの期間をポストアンブルと言う。読み出し時は、図２（Ｈ）の読み出しコマンド（ＲＥＡＤ）が入力された後、図２（Ｊ）に示すように、モード設定コマンドによりモードレジスタで設定されるＣＡＳレーテンシー後に、ＤＱ端子からバースト４発分のデータＤ１、Ｄ２、Ｄ３、Ｄ４が出力され、ＤＱに同期して図２（Ｉ）のＤＱＳも図示のようにプリアンブル後にトグルし、ポストアンブルを経てハイインピーダンスに戻る。
次に書き込み動作でのデータの取り込み動作について説明する。
図３はデータ取り込み部のブロック図である。データ取り込み部は、ＤＱ入力回路３０、ＤＱＳ入力回路３１、データ取り込み回路３２を備えている。更に、データ取り込み回路３２は、Ｄ型フリップフロップ回路３２１、３２２、３２３、３２４、３２５を含む構成となっている。
ＤＱ入力回路３０、ＤＱＳ入力回路３１は、Ｄ型フリップフロップ回路３２１、Ｄ型フリップフロップ回路３２４にそれぞれ接続されている。Ｄ型フリップフロップ回路３２１は、Ｄ型フリップフロップ回路３２２に接続されている。Ｄ型フリップフロップ回路３２２は、Ｄ型フリップフロップ回路３２３に接続されている。Ｄ型フリップフロップ回路３２４は、Ｄ型フリップフロップ回路３２５に接続されている。
また、ＤＱ入力回路３０とＤＱＳ入力回路３１は図４で示すような入力回路であり、Ｐチャネル型ＭＯＳトランジスタ１００、１０１、１０５と、Ｎチャネル型ＭＯＳトランジスタ１０２、１０３、１０４と、インバータ論理素子１０６を含む構成となっている。
Ｐチャネル型ＭＯＳトランジスタ１００とＰチャネル型ＭＯＳトランジスタ１０１は、カレントミラー回路（Ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ ｃｉｒｃｕｉｔ）を形成している。Ｐチャネル型ＭＯＳトランジスタ１００とＮチャネル型ＭＯＳトランジスタ１０２は接続されている。同様に、Ｐチャネル型ＭＯＳトランジスタ１０１とＮチャネル型ＭＯＳトランジスタ１０３は接続されている。Ｎチャネル型ＭＯＳトランジスタ１０４は、Ｎチャネル型ＭＯＳトランジスタ１０２及びＮチャネル型ＭＯＳトランジスタ１０３を接地させるように設けられる。更に、Ｐチャネル型ＭＯＳトランジスタ１０１とＮチャネル型ＭＯＳトランジスタ１０３の接続点からの延長線上に、Ｐチャネル型ＭＯＳトランジスタ１０５とインバータ論理素子１０６が設けられている。
Ｄ型フリップフロップ回路３２１、３２２、３２３、３２５は、図５に示すように、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタで構成されたスイッチ１１０、１１１、１１２、１１３とインバータ論理素子１１４、１１５、１１６、１１７、１１８で構成される。Ｄ型フリップフロップ回路３２４は、図６に示すように、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタで構成されたスイッチ１１９、１２０、１２１、１２２とインバータ論理素子１２３、１２４、１２５、１２６、１２７で構成される。
ＤＱとＤＱＳの入力回路は書き込み動作の間、活性化されており、図７にその制御信号を生成するＤＱ／ＤＱＳ入力制御回路のブロック図を示す。これは図１の制御回路（２）２１の一部に相当し、書き込み制御回路１、ＮＯＲ論理素子２、インバータ論理素子３を備えている。
書き込み制御回路１は、ＮＯＲ論理素子２に接続されている。ＮＯＲ論理素子２は、インバータ論理素子３に接続されている。
次に図８の信号波形図を用いて、図７のＤＱ／ＤＱＳ入力制御回路の動作を詳細に説明する。
図８（Ａ）のＣＫは外部クロック信号、図８（Ｂ）の／ＣＫは外部クロックバー信号である。ＤＤＲ型メモリ内ではＣＫと／ＣＫの入力によりＣＫ入力回路及び内部クロック信号生成回路２４において、図８（Ｆ）に示すように、ＣＫの立ち上がりと／ＣＫの立下りに同期した内部ＣＫ信号Ｓ１と、図８（Ｇ）に示すように、ＣＫの立ち下がりと／ＣＫの立ち上がりに同期した内部／ＣＫ信号Ｓ２を生成する。次に、図８（Ｃ）の書き込みコマンド（ＷＲＩＴＥ）が時刻ｔ０で入力されると、図８（Ｈ）に示す１クロックサイクル分の信号幅の書き込みコマンド信号がコマンドデコーダで生成され、次に、書き込みコマンド信号とモード設定コマンドによりモードレジスタで生成されたバースト長を示すモード信号によって、図８（Ｉ）に示すバースト長の０．５倍のクロックサイクルの信号幅の入力制御信号Ｓ９と、図８（Ｊ）に示す入力制御信号Ｓ９をＷＲＩＴＥレーテンシー＋１クロックサイクル遅らせた書き込み制御信号Ｓ１０が生成される。書き込み制御信号Ｓ１０はデータをメモリセルに書き込む期間に活性化される信号である。
図８はバースト長は４、ＷＲＩＴＥレーテンシーは１の場合なので、図８（Ｉ）の入力制御信号Ｓ９は２クロックサイクル分の幅の信号となり、図８（Ｊ）の書き込み制御信号Ｓ１０は入力制御信号Ｓ９から２クロックサイクル遅らせた信号となる。図８（Ｋ）のＤＱ／ＤＱＳ入力制御信号Ｓ５は入力制御信号Ｓ９と書き込み制御信号Ｓ１０のＮＯＲ論理素子２とインバータ論理素子３で生成されるため、図８（Ｉ）の入力制御信号Ｓ９と図８（Ｊ）の書き込み制御信号Ｓ１０のどちらか一方でもハイレベルの時に図８（Ｋ）のＤＱ／ＤＱＳ入力制御信号Ｓ５はハイレベルとなる。
図４に示す入力回路は入力がローレベルの時は出力はローレベルに固定され、入力がハイレベルの時は、Ｐチャネル型ＭＯＳトランジスタ１００、１０１とＮチャネル型ＭＯＳトランジスタ１０２、１０３、１０４で構成される差動増幅回路で入力電圧レベルを参照信号であるＶＲＥＦ端子の電圧レベルと比較して出力信号を生成する。つまり、図８においてＤＱ、ＤＱＳの入力回路は、図８（Ｋ）のＤＱ／ＤＱＳ入力制御信号Ｓ５がローレベルの時、図８（Ｍ）のＤＱ入力回路出力信号Ｓ３、図８（Ｌ）のＤＱＳ入力回路出力信号Ｓ４がローレベルに固定され、図８（Ｋ）のＤＱ／ＤＱＳ入力制御信号Ｓ５がハイレベルの時、ＤＱ、ＤＱＳ入力によって図８（Ｍ）のＤＱ入力回路出力信号Ｓ３、図８（Ｌ）のＤＱＳ入力回路出力信号Ｓ４が変化する。
次に図８の信号波形図を用いて図３のデータ取り込み部の動作を詳細に説明する。
書き込み動作時、ＤＱ端子にＤＱＳの立ち上がりと同時に入力されたデータＤ１、Ｄ３は、図８（Ｍ）のＤＱ入力回路出力信号Ｓ３としてＤ型フリップフロップ回路３２１に入力され、図８（Ｌ）のＤＱＳ入力回路出力信号Ｓ４の立ち上がりで取り込まれ、図８（Ｎ）の信号Ｓ６に出力される。図８（Ｎ）の信号Ｓ６のデータはその後、図８（Ｇ）の内部／ＣＫ信号Ｓ２の立ち上がりでＤ型フリップフロップ回路３２２で再度取り込まれ、図８（Ｐ）の信号Ｓ８としてＤ型フリップフロップ回路３２３に転送された後、図８（Ｆ）の内部ＣＫ信号Ｓ１の立ち上がりで取り込まれ、図８（Ｑ）に示すデータ線（１）に送られる。また、ＤＱ端子にＤＱＳの立ち下がりと同時に入力されるデータＤ２、Ｄ４は、図８（Ｍ）のＤＱ入力回路出力信号Ｓ３としてＤ型フリップフロップ回路３２４に入力され、図８（Ｌ）のＤＱＳ入力回路出力信号Ｓ４の立ち下がりで取り込まれた図８（Ｏ）の信号Ｓ７に出力された後、Ｄ型フリップフロップ回路３２５で図８（Ｆ）の内部ＣＫ信号Ｓ１の立ち上がりで取り込まれ、図８（Ｒ）に示すデータ線（２）に送られる。
次にＤＱＳ信号に書き込み時のポストアンブル期間後ハイインピーダンスレベルに戻る時に、グリッジ波形が発生した場合のデータ取り込み動作について図９の信号波形図を用いて詳細に説明する。
図９で点線の円で囲んだ部分がＤＱＳのグリッジ波形である。ＤＱＳ信号の入力回路２１は時刻ｔ６付近のＤＱＳグリッジ波形に対し応答し、図９（Ｈ）に示すＤＱＳ入力回路出力信号Ｓ４を時刻ｔ６付近で変化させてしまう。また、ＤＤＲ型メモリではＤＱＳはＣＫに対し左右にずれることを許容されており、ＤＤＲ１と呼ばれるＤＤＲ型メモリでは０．３クロックサイクルのずれが許容されている。図９ではＤＱＳグリッジ波形に対する誤動作が発生しやすいようにＤＱＳをＣＫに対し左にずらした信号波形図となっている。
ＤＱに入力されたデータは前述のようにＤ型フリップフロップ回路３２１、３２２、３２４で取り込まれるが、Ｄ型フリップフロップ回路３２４で取り込まれた図９（Ｋ）の信号Ｓ７は、グリッジ波形に応答した図９（Ｈ）のＤＱＳ入力回路出力信号Ｓ４の立ち下がりにより再度取り込まれることによってＤ４の後半が上書きされてしまう。従って、図９（Ｆ）に示す次の内部ＣＫ信号Ｓ１の立ち上がりによって、図９（Ｍ）のデータ線（１）には正常なデータＤ１、Ｄ３が転送されるが、図９（Ｎ）のデータ線（２）にはＤ２は正常に転送されるがＤ４はＤＱＳグリッジ波形によって上書きされたデータが転送される。その結果、データＤ１、Ｄ２、Ｄ３はメモリセルに正常に書き込まれるが、データＤ４はメモリセルに正しく書き込まれないという問題が発生する。
関連する技術として、特許第３３１７９１２号公報に半導体記憶装置が開示されている。
この半導体記憶装置は、データを取り込むための同期信号を入力し、内部同期信号を出力する同期信号入力手段と、前記内部同期信号に同期して、データを取り込む取り込み手段と、前記データを記憶する記憶手段と、前記データの前記記憶手段への書き込みを指示するライトコマンドの入力に応答して、前記同期信号入力手段のイネーブル又はディセーブルを制御する制御手段とを有する。
前記制御手段は、前記ライトコマンドが入力された時、前記同期信号入力手段をイネーブルにして前記内部同期信号を出力させるとともに、前記内部同期信号のクロッキング回数のカウントを開始し、カウント数が所定の基準回数に達した時、前記同期信号入力手段をディセーブルにする。
特開２０００−１５６０８３号公報に半導体装置が開示されている。
この半導体装置は、データストローブ信号に同期して、外部からのデータ信号としてのシリアルデータ信号を連続的に取り込み、前記シリアルデータ信号の最終ビットに対応する前記データストローブ信号の変化タイミングに応答して、前記シリアルデータ信号の内部回路への取り込みを禁止する手段を有することを特徴とする。
特開２００３−５９２６７号公報に半導体記憶装置が開示されている。
この半導体記憶装置は、外部クロック信号に含まれるＮ対（但し、Ｎは自然数である）の前縁及び後縁に同期して連続的に入力される２Ｎ個のデータ信号と、前記２Ｎ個のデータ信号に同期したＮ対の前縁及び後縁を有し、最後の後縁に続くポストアンブル期間の経過後に基準電位される外部データストローブ信号とを受け、前記外部データストローブ信号に含まれるＮ対の前縁及び後縁に同期して前記２Ｎ個のデータ信号を取り込む。更に、前記外部データストローブ信号に従って、内部データストローブ信号を出力する入力バッファ、前記入力バッファから出力された内部データストローブ信号を受け、第１の制御信号が非活性化レベルにされたことに応じて前記内部データストローブ信号の通過を禁止するゲート回路、前記ゲート回路を通過した内部データストローブ信号に含まれる前縁及び後縁の各々に応答して前記２Ｎ個のデータ信号を順次ラッチするラッチ回路、及び前記内部データストローブ信号のＮ個目の後縁に応答して前記第１の制御信号を非活性化レベルにする制御回路を備える。
特許第３３１７９１２号公報 特開２０００−１５６０８３号公報 特開２００３−５９２６７号公報
従来の入力制御回路の問題として、ＤＱＳがＣＫに対して、ずれて入力された場合、メモリセルに正しいデータが書き込まれないことがある。
この問題が発生する原因は、ＤＱＳのポストアンブル後のグリッジ波形にＤＱＳ入力回路が応答してしまうことによってＤＱＳの立ち下がりで最後に取り込んだデータがＤＱＳグリッジ波形によって生成されたＤＱＳ入力回路出力信号の立ち下がりで誤データを再度取り込んでしまうため書き込むべきデータに誤データが上書きされてしまうことに起因する。
本発明の目的は、書き込み制御回路で生成された信号を外部クロック信号の立ち下がりに同期した信号で取り込む第一のラッチ回路と、第一のラッチ回路の出力信号をＤＱＳ入力回路の出力信号のローレベル期間に通過させる第二のラッチ回路を有し、第二のラッチ回路の出力信号でＤＱＳ入力回路の活性状態から非活性状態への切り替えを制御するＤＲＡＭ、入力制御回路、及び入力制御方法を提供することである。
以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。但し、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明のＤＲＡＭは、データ（ＤＱ）が入力されるＤＱ回路（３０）と、データストローブ信号（ＤＱＳ）が入力されるＤＱＳ回路（３１）と、前記ＤＱ回路（３０）を制御するためのＤＱ制御信号を前記ＤＱ回路（３０）に、前記ＤＱＳ回路（３１）を制御するためのＤＱＳ制御信号を前記ＤＱＳ回路（３１）に、それぞれ独立に出力する制御回路（２１）と、前記ＤＱＳ回路（３１）から入力された前記データストローブ信号に応答して、前記ＤＱ回路（３０）から前記データを取り込むデータ取り込み回路（３２）と、前記データ取り込み回路（３２）から前記データを受け取るデータバッファ（２９）と、前記データバッファ（２９）により選択され、前記データが書き込まれるメモリセル（１５）と、前記メモリセル（１５）のデータを読み出して増幅するアンプ（１６，２９）と、前記増幅されたデータを出力する出力回路（３３，３４）とを具備する。
前記制御回路（２１）は、前記ＤＱＳ回路（３１）を活性状態から非活性状態にする前記ＤＱＳ制御信号（Ｓ１４）を生成し、且つ、前記ＤＱＳ制御信号（Ｓ１４）のタイミングを、前記データのうち最終データの取り込み後の前記データストローブ信号のローレベル期間に相当する内部信号により設定する。
本発明の入力制御回路は、データ（ＤＱ）が入力されるＤＱ回路（３０）と、データストローブ信号（ＤＱＳ）が入力されるＤＱＳ回路（３１）と、前記ＤＱ回路（３０）を制御するためのＤＱ制御信号（Ｓ１１）を前記ＤＱ回路（３０）に出力し、前記ＤＱＳ回路（３１）を制御するためのＤＱＳ制御信号（Ｓ１４）を前記ＤＱＳ回路（３１）に出力する制御回路（２１）と、前記ＤＱＳ回路（３１）から入力された前記データストローブ信号に応答して、前記ＤＱ回路（３０）から前記データを取り込むデータ取り込み回路（３２）とを具備する。
この時、前記ＤＱ制御信号（Ｓ１１）と前記ＤＱＳ制御信号（Ｓ１４）とは、それぞれ独立になっている。
前記制御回路（２１）は、動作モード設定回路（１９）により予め設定されている信号を用いて書き込みコマンド信号から外部クロック信号（ＣＫ）の立ち上がりに同期した内部信号によってカウントし第１の信号（Ｓ９）を生成する書き込み制御回路（１）と、前記第１の信号（Ｓ９）を前記外部クロック信号の立ち下がりに同期した内部信号で取り込み第２の信号（Ｓ１２）を生成するＤ型フリップフロップ回路（４）と、前記第２の信号（Ｓ１２）を前記データストローブ信号のローレベル期間に相当する内部データストローブ信号により通過させるＤ型ラッチ回路（５）とを具備する。
前記動作モード設定回路（１９）により予め設定されている信号は、前記データの数を表す信号である。
他の例として、前記動作モード設定回路（１９）により予め設定されている信号は、前記データの数と、前記書き込みコマンド信号から前記データが入力されるまでのクロックサイクル数とを表す信号である。
前記ＤＱＳ回路（３１）の出力信号は、前記データストローブ信号のタイミングを調整する遅延回路（１０７）の有無により複数存在し、前記遅延回路（１０７）を通過するデータストローブ信号は入力される前記ＤＱＳ回路（３１）の第１の出力信号（Ｓ１５）を前記データ取り込み回路（３２）に使用し、前記遅延回路（１０７）を通過しない前記ＤＱＳ回路（３１）の第２の出力信号（Ｓ１６）を前記制御回路（２１）に使用する。
本発明の入力制御回路は、書き込み制御回路（１）で生成された信号（Ｓ９）を外部クロック信号（ＣＫ）の立ち下がりに同期した信号で取り込む第一のラッチ回路（４）と、前記第一のラッチ回路（４）の出力信号（Ｓ１２）をＤＱＳ回路（３１）の出力信号（Ｓ４）のローレベル期間に通過させる第二のラッチ回路（５）とを有する。
前記第二のラッチ回路（５）は、前記第二のラッチ回路（５）の出力信号（Ｓ１４）で前記ＤＱＳ回路（３１）の活性状態から非活性状態への切り替えを制御する。
前記第二のラッチ回路（５）は、前記ＤＱＳ回路（３１）を非活性状態にする前記第二のラッチ回路（５）の出力信号（Ｓ１４）の立ち下がりタイミングを、書き込みコマンド（ＷＲＩＴＥ）が遅延した分、遅れて切り替える。
本発明の入力制御方法は、（ａ）データ（ＤＱ）を入力するステップと、（ｂ）データストローブ信号（ＤＱＳ）を入力するステップと、（ｃ）前記データストローブ信号によって前記データを取り込むステップと、（ｄ）前記データの入力を制御するためのＤＱ制御信号（Ｓ１１）、及び、前記データストローブ信号の入力を制御するためのＤＱＳ制御信号（Ｓ１４）を、それぞれ独立に生成するステップとを具備する。
前記（ｄ）ステップは、（ｄ１）前記ＤＱＳ回路（３１）を活性状態から非活性状態にする前記ＤＱＳ制御信号（Ｓ１４）を生成するステップと、（ｄ２）前記ＤＱＳ制御信号（Ｓ１４）のタイミングを、前記データのうち最終データの取り込み後の前記データストローブ信号のローレベル期間に相当する内部信号により設定するステップとを具備する。
また、前記（ｄ）ステップは、（ｄ３）予め設定されている信号を用いて書き込みコマンド信号から外部クロック信号（ＣＫ）の立ち上がりに同期した内部信号によってカウントし第１の信号（Ｓ９）を生成するステップと、（ｄ４）前記第１の信号（Ｓ９）を前記外部クロック信号（ＣＫ）の立ち下がりに同期した内部信号で取り込み第２の信号（Ｓ１２）を生成するステップと、（ｄ５）前記第２の信号（Ｓ１２）を前記データストローブ信号のローレベル期間に相当する内部データストローブ信号により通過させるステップとを具備する。
前記予め設定されている信号は、前記データの数を表す信号である。
他の例として、前記予め設定されている信号は、前記データの数と、前記書き込みコマンド信号からデータが入力されるまでのクロックサイクル数とを表す信号である。
本発明の入力制御方法は、（ｅ）遅延回路（１０７）を通過するデータストローブ信号が入力されるＤＱＳ回路（３１）の第１の出力信号をデータ取り込み回路に使用するステップと、（ｆ）前記遅延回路（１０７）を通過しない前記ＤＱＳ回路（３１）の第２の出力信号を制御回路に使用するステップとを更に具備する。
本発明の他の入力制御方法は、（Ａ）書き込みコマンドに応じて書き込み制御回路（１）で生成された信号を外部クロック信号（ＣＫ）の立ち下がりに同期した信号で取り込み、第一の出力信号（Ｓ１２）を生成するステップと、（Ｂ）前記第一の出力信号（Ｓ１２）を、データストローブ信号が入力されるＤＱＳ回路（３１）の出力信号のローレベル期間に通過させ、第二の出力信号（Ｓ１４）を生成するステップと、（Ｃ）前記第二の出力信号（Ｓ１４）で前記ＤＱＳ回路（３１）の活性状態から非活性状態への切り替えを制御するステップとを具備する。
本発明の他の入力制御方法は、（Ｄ）前記ＤＱＳ回路（３１）を非活性状態にする前記第二の出力信号（Ｓ１４）の立ち下がりタイミングを、前記書き込みコマンドが遅延した分、遅れて切り替えるステップを更に具備する。
本発明の効果は、ＤＱＳのグリッジ波形によるデータの誤ラッチを防止することができることである。その理由は、ＤＱＳにグリッジ波形が発生する前にＤＱＳ入力回路を停止しているからである。また、本発明では書き込み動作用のカウンタ回路の内部信号を使用するため余分なカウンタ回路を設けることなくＤＱＳグリッジ波形対策を実現できる。
以下に本発明の第１実施形態について添付図面を参照して説明する。
図１０は本発明の第１の実施例によるＤＱ／ＤＱＳ入力制御回路を示すブロック図である。これは図７と同様に、図１の制御回路（２）２１の一部に相当する。
本発明のＤＱ／ＤＱＳ入力制御回路は、図１０に示すように、書き込み制御回路１、ＮＯＲ論理素子２、インバータ論理素子３、Ｄ型フリップフロップ回路４、Ｄ型ラッチ回路５、ＮＯＲ論理素子６、インバータ論理素子７を備える。
書き込み制御回路１は、ＮＯＲ論理素子２、Ｄ型フリップフロップ回路４、ＮＯＲ論理素子６に接続されている。ＮＯＲ論理素子２は、インバータ論理素子３に接続されている。Ｄ型フリップフロップ回路４は、Ｄ型ラッチ回路５に接続されている。Ｄ型ラッチ回路５は、ＮＯＲ論理素子６に接続されている。ＮＯＲ論理素子６は、インバータ論理素子７に接続されている。
Ｄ型フリップフロップ回路４は、図５に示すように、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタで構成されたスイッチ１１０、１１１、１１２、１１３とインバータ論理素子１１４、１１５、１１６、１１７、１１８で構成される。
Ｄ型ラッチ回路５は、図１１に示すように、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタで構成されたスイッチ１２８、１２９とインバータ論理素子１３０、１３１、１３２、１３３で構成される。
また、図１２は本発明の図１０の実施例を使用した時のデータ取り込み部のブロック図である。
データ取り込み部は、ＤＱ入力回路３０、ＤＱＳ入力回路３１、データ取り込み回路３２を備えている。更に、データ取り込み回路３２は、３２１、３２２、３２３、３２４、３２５のＤ型フリップフロップ回路で構成されている。
ＤＱ入力回路３０、ＤＱＳ入力回路３１は、Ｄ型フリップフロップ回路３２１、Ｄ型フリップフロップ回路３２４にそれぞれ接続されている。Ｄ型フリップフロップ回路３２１は、Ｄ型フリップフロップ回路３２２に接続されている。Ｄ型フリップフロップ回路３２２は、Ｄ型フリップフロップ回路３２３に接続されている。Ｄ型フリップフロップ回路３２４は、Ｄ型フリップフロップ回路３２５に接続されている。
また、ＤＱ入力回路３０とＤＱＳ入力回路３１は図４で示すような入力回路であり、Ｐチャネル型ＭＯＳトランジスタ１００、１０１、１０５とＮチャネル型ＭＯＳトランジスタ１０２、１０３、１０４とインバータ論理素子１０６で構成されている。Ｄ型フリップフロップ回路３２１、３２２、３２３、３２５は、図５に示すように、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタで構成されたスイッチ１１０、１１１、１１２、１１３とインバータ論理素子１１４、１１５、１１６、１１７、１１８で構成される。Ｄ型フリップフロップ回路３２４は、図６に示すように、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタで構成されたスイッチ１１９、１２０、１２１、１２２とインバータ論理素子１２３、１２４、１２５、１２６、１２７で構成される。
図３の従来のデータ取り込み部との差は、ＤＱ入力回路３０とＤＱＳ入力回路３１に入力されている制御信号がそれぞれ独立になっていることのみであり、ＤＱ入力回路３０にはＤＱ入力制御信号Ｓ１１が入力され、ＤＱＳ入力回路３１にはＤＱＳ入力制御信号Ｓ１４が入力されている。
次に図１３の信号波形図を用いて、図１０のＤＱ／ＤＱＳ入力制御回路と図１２のデータ取り込み部の動作を詳細に説明する。
図１３はバースト長は４、ＷＲＩＴＥレーテンシーは１、データ入力からメモリセルへの書き込み動作開始は１クロックサイクルの場合の信号波形図である。
従来例の図８の信号波形図と同様にＣＫは外部クロック信号で／ＣＫはＣＫの逆相信号である。ＤＤＲ型メモリ内ではＣＫと／ＣＫの入力によりＣＫ入力回路及び内部クロック信号生成回路において、図１３（Ｆ）に示すように、ＣＫの立ち上がりと／ＣＫの立ち下がりに同期した内部ＣＫ信号Ｓ１と、図１３（Ｇ）に示すように、ＣＫの立ち下がりと／ＣＫの立ち上がりに同期した内部／ＣＫ信号Ｓ２を生成する。
次に、図１３（Ｃ）の書き込みコマンド（ＷＲＩＴＥ）が時刻ｔ０で入力されると、図１３（Ｉ）の１クロックサイクル分の信号幅の書き込みコマンド信号がコマンドデコーダで生成され、次に書き込みコマンド信号とモード設定コマンドでモードレジスタで生成されたバースト長を示すモード信号によって、図１３（Ｊ）に示すように、バースト長の０．５倍のクロックサイクル分の信号幅の入力制御信号Ｓ９と、図１３（Ｋ）に示すように、図１３（Ｊ）の入力制御信号Ｓ９を書き込みカウンタ回路によってＷＲＩＴＥレーテンシーのクロックサイクル数、更に、データ入力からメモリセルへの書き込み動作開始までのクロックサイクル数を遅らせた書き込み制御信号Ｓ１０が生成される。図１３（Ｋ）の書き込み制御信号Ｓ１０はデータをメモリセルに書き込む期間に活性化される信号である。
前述のように、図１３はバースト長は４、ＷＲＩＴＥレーテンシーは１、データ入力からメモリセルへの書き込み開始が１サイクルの場合なので、図１３（Ｊ）の入力制御信号Ｓ９は２クロックサイクル分の幅の信号となり、図１３（Ｋ）の書き込み制御信号Ｓ１０は入力制御信号Ｓ９から２クロックサイクル遅らせた信号となる。
図１３（Ｌ）のＤＱ入力制御信号Ｓ１１は、図１３（Ｊ）の入力制御信号Ｓ９と図１３（Ｋ）の書き込み制御信号Ｓ１０が入力するＮＯＲ論理素子２とＮＯＲ論理素子２の出力信号が入力するインバータ論理素子３で生成される。そのため、図１３（Ｊ）の入力制御信号Ｓ９と図１３（Ｋ）の書き込み制御信号Ｓ１０のどちらか一方でもハイレベルの時に、図１３（Ｌ）のＤＱ入力制御信号Ｓ１１はハイレベルとなる。また、Ｄ型フリップフロップ回路４では、図１３（Ｊ）の入力制御信号Ｓ９を、図１３（Ｇ）の内部／ＣＫ信号Ｓ２の立ち上がりで取り込み、図１３（Ｍ）に示すＤ型フリップフロップ回路４の出力信号Ｓ１２を生成する。更に、Ｄ型ラッチ回路５で図１３（Ｈ）のＤＱＳ入力回路出力信号Ｓ４がローレベルの時に図１３（Ｍ）の信号Ｓ１２を通過させ出力信号Ｓ１３を生成する。図１３（Ｎ）のＤＱＳ入力制御信号Ｓ１４は、図１３（Ｊ）の入力制御信号Ｓ９とＤ型ラッチ回路５の出力信号Ｓ１３が入力するＮＯＲ論理素子６とＮＯＲ論理素子６の出力信号が入力するインバータ論理素子７で生成されるため、図１３（Ｊ）の入力制御信号Ｓ９と出力信号Ｓ１３のどちらか一方でもハイレベルの時に、図１３（Ｏ）のＤＱ入力制御信号Ｓ１４はハイレベルとなる。
図４に示す入力回路は、入力がローレベルの時は出力はローレベルに固定され、入力がハイレベルの時は、Ｐチャネル型ＭＯＳトランジスタ１００、１０１とＮチャネル型ＭＯＳトランジスタ１０２、１０３、１０４で構成される差動増幅回路で入力電圧レベルを参照信号であるＶＲＥＦ端子の電圧レベルと比較して出力信号を生成する。つまり、図１３においてＤＱＳの入力回路は、図１３（Ｎ）のＤＱＳ入力制御信号Ｓ１４がローレベルの時、図１３（Ｈ）のＤＱＳ入力回路出力信号Ｓ４がローレベルに固定され、図１３（Ｎ）のＤＱＳ入力制御信号Ｓ１４がハイレベルの時、ＤＱＳ入力によって図１３（Ｈ）のＤＱＳ入力回路出力信号Ｓ４が変化する。従って、図１３（Ｎ）のＤＱＳ入力制御信号Ｓ１４がＤＱＳのポストアンブル終了時の時刻ｔ６付近でＤＱＳにグリッジ波形が発生する前にＤＱＳ入力回路を停止しているので、図１３（Ｈ）のＤＱＳ入力回路出力信号Ｓ４がグリッジ波形に対し動作することはない。
そのため、時刻ｔ２からｔ５にＤＱ端子に入力されたデータのうちＤＱ端子にＤＱＳの立ち上がりと同時に入力されたデータＤ１、Ｄ３は、図１３（Ｏ）のＤＱ入力回路出力信号Ｓ３としてＤ型フリップフロップ回路３２１に入力され、図１３（Ｈ）のＤＱＳ入力回路出力信号Ｓ４の立ち上がりで取り込まれ図１３（Ｐ）の信号Ｓ６に出力される。図１３（Ｐ）の信号Ｓ６のデータはその後、図１３（Ｇ）の内部／ＣＫ信号Ｓ２の立ち上がりでＤ型フリップフロップ回路３２２で再度取り込まれ、図１３（Ｒ）の信号Ｓ８としてＤ型フリップフロップ回路３２３に転送された後、図１３（Ｆ）の内部ＣＫ信号Ｓ１の立ち上がりで取り込まれ、図１３（Ｓ）のデータ線（１）に送られる。また、ＤＱ端子にＤＱＳの立ち下がりと同時に入力されるデータＤ２、Ｄ４はＤＱ入力回路出力信号Ｓ３としてＤ型フリップフロップ回路３２４に入力され、図１３（Ｈ）のＤＱＳ入力回路出力信号Ｓ４の立ち下がりで取り込まれた図１３（Ｑ）の信号Ｓ７に出力された後、Ｄ型フリップフロップ回路３２５で図１３（Ｆ）の内部ＣＫ信号Ｓ１の立ち上がりで取り込まれ、図１３（Ｔ）のデータ線（２）に送られる。
次にＷＲＩＴＥレーテンシーが２の場合の動作を図１４の信号波形図を用いて説明する。
図１３と同様にバースト長は４、データ入力からメモリセルへの書き込み動作開始は１クロックサイクルである。通常、ＷＲＩＴＥレーテンシーは固定かモード設定コマンドで予め設定されている。ＷＲＩＴＥレーテンシーが２の場合は、図１４（Ｃ）の書き込みコマンド（ＷＲＩＴＥ）とＤＱ端子にデータを入力する間隔が２クロックサイクルである。従って、図１４（Ｃ）の書き込みコマンドがｔ０に入力された場合、ＤＱ端子に入力されるデータはｔ４からｔ７の期間になる。図１４（Ｃ）の書き込みコマンド（ＷＲＩＴＥ）が時刻ｔ０で入力されると、図１４（Ｉ）に示す１クロックサイクル分の信号幅の書き込みコマンド信号がコマンドデコーダで生成され、次に、図１４（Ｉ）の書き込みコマンド信号とモード設定コマンドでモードレジスタで生成されたバースト長を示すモード信号によってバースト長の０．５倍のクロックサイクル分の信号幅の信号が生成される。この信号を書き込みカウンタ回路によってＷＲＩＴＥレーテンシーのクロックサイクル数、更に、図１４（Ｋ）に示すように、データ入力からメモリセルへの書き込み動作開始までのクロックサイクル数を遅らせた書き込み制御信号Ｓ１０が生成される。ＷＲＩＴＥレーテンシーが２の場合、図１４（Ｊ）の入力制御信号Ｓ９は図１４（Ｋ）の書き込み制御信号Ｓ１０を生成するカウンタ回路の途中の信号であり、図１４（Ｃ）の書き込みコマンドから１クロックサイクル分ＷＲＩＴＥレーテンシーが１の場合より遅れた２クロックサイクル分の幅の信号となる。
従って、ＤＱＳの入力回路を非活性にする図１４（Ｎ）のＤＱＳ入力制御信号Ｓ１４の立ち下がりタイミングもＷＲＩＴＥレーテンシーが増加した分１クロックサイクル遅れて切り替わることになる。その結果、図１４でも図１３の動作波形図と変わらずＤＱＳにグリッジ波形が発生する前にＤＱＳ入力回路を停止しているので図１４（Ｈ）のＤＱＳ入力回路出力信号Ｓ４が反応することはない。
上述のように、書き込み制御回路１の書き込みカウンタ回路はＷＲＩＴＥレーテンシーにも対応可能で、図１４（Ｊ）の入力制御信号Ｓ９は書き込み制御回路１内の内部信号を使えば良いため、余分なカウンタ回路を設ける必要はない。
次に、本発明の第２実施形態について図面を参照して詳細に説明する。
通常、入力回路には入力セットアップ時間、入力ホールド時間を調整するための遅延素子が接続されている。ＤＱのＤＱＳに対する入力セットアップ時間と入力ホールド時間を調整する場合、ＤＱ入力回路３０に調整可能な遅延素子を設ければ良いが、ＤＱ入力回路３０のみではなくＤＱＳ入力回路３１にも設けられている場合がある。その際、遅延素子の遅延時間の分だけＤＱＳ入力回路出力信号が切り替わるのが遅れるため、ＤＱＳ入力制御信号Ｓ１４も遅れてしまい、ＤＱＳ入力回路３１を停止するまでに余分な時間がかかってしまう。そうなるとＤＱＳのグリッジ波形が入力される時間に間に合わなくなる可能性がある。
図１５は、本発明の第２の実施例におけるＤＱＳ入力回路、図１６は図１５のＤＱＳ入力回路を使用した場合のＤＱ／ＤＱＳ入力制御回路のブロック図、図１７はデータ取り込み部のブロック図である。
図１５の入力回路は、Ｐチャネル型ＭＯＳトランジスタ１００、１０１、１０５と、Ｎチャネル型ＭＯＳトランジスタ１０２、１０３、１０４と、インバータ論理素子１０６と、遅延時間を調整可能な遅延素子（遅延回路）１０７で構成されている。
図１５の遅延素子１０７を通過するＤＱＳ入力回路出力信号（１）Ｓ１５は、図１７のデータ取り込み回路のＤ型フリップフロップ回路３２１，３２４でデータ取り込み信号として使用する。
遅延素子１０７を通過しないＤＱＳ入力回路出力信号（２）Ｓ１６は、図１６のＤＱ／ＤＱＳ入力制御回路のＤ型ラッチ回路５の取り込み信号として使用する。そうすれば、ＤＱＳ入力回路出力信号（１）Ｓ１５が遅延素子１０７で遅れたとしても、ＤＱＳ入力制御信号Ｓ１４は遅れることはない。その結果、ＤＱＳ入力回路３１において遅延素子１０７の遅延時間に関係なく、ＤＱＳ入力回路出力信号（２）Ｓ１６によって最小の遅延時間でＤＱＳ入力制御信号Ｓ１４がハイレベルからローレベルに切り替わり、ＤＱＳ入力回路３１を停止することができる。
なお、本発明で使用される各回路は、上記の実施例に示した回路に限定されるものではなく、同様の機能を有する回路であれば置換可能である。すなわち、入力信号と出力信号が実施例で使用されている回路と一致する回路を、実施例で使用されている回路の代わりに使用することが可能である。
以上のように、本発明の入力制御回路を搭載したＤＲＡＭは、データを入力する手段と、データを取り込むためのデータストローブ信号を入力する手段と、データストローブ信号によってデータを取り込む手段と、データストローブ信号の入力手段の制御信号を生成する手段と、データストローブ信号の入力手段を活性状態から非活性状態にする制御信号のタイミングを最終データの取り込み後のデータストローブ信号のローレベル期間に相当する内部信号により設定する手段を有する。
また、データストローブ信号の入力手段を活性状態から非活性状態にするタイミングを設定する手段が、動作モード設定手段により予め設定されている信号を用いて書き込みコマンド信号から外部クロック信号の立ち上がりに同期した内部信号によってカウントし第１の信号を生成する手段と、第１の信号を外部クロック信号の立ち下がりに同期した内部信号で取り込み第２の信号を生成する手段と、第２の信号をデータストローブ信号のローレベル期間に相当する内部データストローブ信号により通過させる手段を有する。
なお、動作モード設定手段により予め設定されている信号は、入力されるデータの数を表す信号である。また、動作モード設定手段により予め設定されている信号は、入力されるデータの数と書き込みコマンド信号からデータが入力されるまでのクロックサイクル数を表す信号である。更に、データストローブ信号の入力手段の出力信号は、データストローブ信号のタイミングを調整する遅延回路の有無により複数存在する。ここで、遅延回路を通過するデータストローブ信号の入力手段の第１の出力信号をデータストローブ信号によってデータを取り込む手段に使用する。遅延回路を通過しないデータストローブ信号の入力手段の第２の出力信号をデータストローブ信号の入力手段を活性状態から非活性状態にするタイミングを設定する手段に使用する。
本発明の入力制御回路は、書き込み制御回路で生成された信号を外部クロックの立ち下がりに同期した信号で取り込む第一のラッチ回路と、第一のラッチ回路の出力信号をＤＱＳ入力回路の出力信号のローレベル期間に通過させる第二のラッチ回路を有し、第二のラッチ回路の出力信号でＤＱＳ入力回路の活性状態から非活性状態への切り替えを制御するため、ＤＱＳのグリッジ波形によるデータ誤り、ラッチ不具合を少ない追加回路で容易に防止できることを特徴とする。
図１は、ＤＤＲ型メモリの全体ブロック図である。 図２は、バースト長が４の場合の書き込み、読み出しの時のＤＱＳ、ＤＱの信号波形図である。 図３は、データ取り込み部のブロック図である。 図４は、ＤＱ入力回路及びＤＱＳ入力回路を示す入力回路のブロック図である。 図５は、Ｄ型フリップフロップ回路のブロック図である。 図６は、Ｄ型フリップフロップ回路のブロック図である。 図７は、ＤＱ／ＤＱＳ入力制御回路のブロック図である。 図８は、バースト長が４、ＷＲＩＴＥレーテンシーが１の場合の従来例の信号波形図である。 図９は、点線の円で囲んだ部分がＤＱＳのグリッジ波形を示す信号波形図である。 図１０は、本発明の第１の実施例によるＤＱ／ＤＱＳ入力制御回路を示すブロック図である。 図１１は、Ｄ型ラッチ回路のブロック図である。 図１２は、本発明の図１０の実施例を使用した時のデータ取り込み部のブロック図である。 図１３は、バースト長が４、ＷＲＩＴＥレーテンシーが１、データ入力からメモリセルへの書き込み動作開始が１クロックサイクルの場合の信号波形図である。 図１４は、ＷＲＩＴＥレーテンシーが２の場合の信号波形図である。 図１５は、本発明の第２の実施例におけるＤＱＳ入力回路のブロック図である。 図１６は、図１５のＤＱＳ入力回路を使用した場合のＤＱ／ＤＱＳ入力制御回路のブロック図である。 図１７は、図１５のＤＱＳ入力回路を 使用した場合のデータ取り込み部のブロック図である。
符号の説明
１… 書き込み制御回路
２… ＮＯＲ論理素子
３… インバータ論理素子
４… Ｄ型フリップフロップ回路
５… Ｄ型ラッチ回路
６… ＮＯＲ論理素子
７… インバータ論理素子
１０… アドレス端子群
１１… アドレス入力回路
１２… アドレス取り込み回路
１３… アドレスバッファ
１４… アドレスデコーダ
１５… メモリセル
１６… センスアンプ
１７… コマンド入力端子群（／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥ）
１８… コマンド入力回路
１９… コマンドデコーダ及びモードレジスタ
２０… 制御回路（１）
２１… 制御回路（２）
２２… ＣＫ（クロック）端子
２３… ／ＣＫ（クロックバー）端子
２４… ＣＫ、／ＣＫ入力回路及び内部クロック信号生成回路
２５… ＤＬＬ回路
２６… ＤＱ（データ）端子
２７… ＤＱＳ（データストローブ）端子
２８… ＶＲＥＦ端子
２９… データバッファ及びデータアンプ
３０… ＤＱ入力回路
３１… ＤＱＳ入力回路
３２… データ取り込み回路
３３… ＤＱ出力回路
３４… ＤＱＳ出力回路
１００… Ｐチャネル型ＭＯＳトランジスタ
１０１… Ｐチャネル型ＭＯＳトランジスタ
１０２… Ｎチャネル型ＭＯＳトランジスタ
１０３… Ｎチャネル型ＭＯＳトランジスタ
１０４… Ｎチャネル型ＭＯＳトランジスタ
１０５… Ｐチャネル型ＭＯＳトランジスタ
１０６… インバータ論理素子
１０７… 遅延素子（遅延回路）
１１０… スイッチ
１１１… スイッチ
１１２… スイッチ
１１３… スイッチ
１１４… インバータ論理素子
１１５… インバータ論理素子
１１６… インバータ論理素子
１１７… インバータ論理素子
１１８… インバータ論理素子
１１９… スイッチ
１２０… スイッチ
１２１… スイッチ
１２２… スイッチ
１２３… インバータ論理素子
１２４… インバータ論理素子
１２５… インバータ論理素子
１２６… インバータ論理素子
１２７… インバータ論理素子
１２８… スイッチ
１２９… スイッチ
１３０… インバータ論理素子
１３１… インバータ論理素子
１３２… インバータ論理素子
１３３… インバータ論理素子
３２１… Ｄ型フリップフロップ回路
３２２… Ｄ型フリップフロップ回路
３２３… Ｄ型フリップフロップ回路
３２４… Ｄ型フリップフロップ回路
３２５… Ｄ型フリップフロップ回路

Claims (17)

  1. データ（ＤＱ）が入力されるＤＱ回路と、
    データストローブ信号（ＤＱＳ）が入力されるＤＱＳ回路と、
    前記ＤＱ回路を制御するためのＤＱ制御信号を前記ＤＱ回路に、前記ＤＱＳ回路を制御するためのＤＱＳ制御信号を前記ＤＱＳ回路に、それぞれ独立に出力する制御回路と、
    前記ＤＱＳ回路から入力された前記データストローブ信号に応答して、前記ＤＱ回路から前記データを取り込むデータ取り込み回路と、
    前記データ取り込み回路から前記データを受け取るデータバッファと、
    前記データバッファにより選択され、前記データが書き込まれるメモリセルと、
    前記メモリセルのデータを読み出して増幅するアンプと、
    前記増幅されたデータを出力する出力回路と
    を具備する
    ＤＲＡＭ。
  2. 請求項１に記載のＤＲＡＭにおいて、
    前記制御回路は、前記ＤＱＳ回路を活性状態から非活性状態にする前記ＤＱＳ制御信号を生成し、且つ、前記ＤＱＳ制御信号のタイミングを、前記データのうち最終データの取り込み後の前記データストローブ信号のローレベル期間に相当する内部信号により設定する
    ＤＲＡＭ。
  3. データ（ＤＱ）が入力されるＤＱ回路と、
    データストローブ信号（ＤＱＳ）が入力されるＤＱＳ回路と、
    前記ＤＱ回路を制御するためのＤＱ制御信号を前記ＤＱ回路に出力し、前記ＤＱＳ回路を制御するためのＤＱＳ制御信号を前記ＤＱＳ回路に出力する制御回路と、
    前記ＤＱＳ回路から入力された前記データストローブ信号に応答して、前記ＤＱ回路から前記データを取り込むデータ取り込み回路と
    を具備し、
    前記ＤＱ制御信号と前記ＤＱＳ制御信号とが、それぞれ独立になっている
    入力制御回路。
  4. 請求項３に記載の入力制御回路において、
    前記制御回路は、
    動作モード設定回路により予め設定されている信号を用いて書き込みコマンド信号から外部クロック信号の立ち上がりに同期した内部信号によってカウントし第１の信号を生成する書き込み制御回路と、
    前記第１の信号を前記外部クロック信号の立ち下がりに同期した内部信号で取り込み第２の信号を生成するＤ型フリップフロップ回路と、
    前記第２の信号を前記データストローブ信号のローレベル期間に相当する内部データストローブ信号により通過させるＤ型ラッチ回路と
    を具備する
    入力制御回路。
  5. 請求項４に記載の入力制御回路において、
    前記動作モード設定回路により予め設定されている信号は、前記データの数を表す信号である
    入力制御回路。
  6. 請求項４に記載の入力制御回路において、
    前記動作モード設定回路により予め設定されている信号は、
    前記データの数と、
    前記書き込みコマンド信号から前記データが出力されるまでのクロックサイクル数と
    を表す信号である
    入力制御回路。
  7. 請求項４乃至６のいずれか一項に記載の入力制御回路において、
    前記ＤＱＳ回路の出力信号は、前記データストローブ信号のタイミングを調整する遅延回路の有無により複数存在し、前記遅延回路を通過するデータストローブ信号が入力される前記ＤＱＳ回路の第１の出力信号を前記データ取り込み回路に使用し、前記遅延回路を通過しない前記ＤＱＳ回路の第２の出力信号を前記制御回路に使用する
    入力制御回路。
  8. 書き込み制御回路で生成された信号を外部クロック信号の立ち下がりに同期した信号で取り込む第一のラッチ回路と、
    前記第一のラッチ回路の出力信号をＤＱＳ回路の出力信号のローレベル期間に通過させる第二のラッチ回路と
    を有し、
    前記第二のラッチ回路は、前記第二のラッチ回路の出力信号で前記ＤＱＳ回路の活性状態から非活性状態への切り替えを制御する
    入力制御回路。
  9. 請求項８に記載の制御回路において、
    前記第二のラッチ回路は、前記ＤＱＳ回路を非活性状態にする前記第二のラッチ回路の出力信号の立ち下がりタイミングを、書き込みコマンドが遅延した分、遅れて切り替える
    入力制御回路。
  10. （ａ）データ（ＤＱ）を入力するステップと、
    （ｂ）データストローブ信号（ＤＱＳ）を入力するステップと、
    （ｃ）前記データストローブ信号によって前記データを取り込むステップと、
    （ｄ）前記データの入力を制御するためのＤＱ制御信号、及び、前記データストローブ信号の入力を制御するためのＤＱＳ制御信号を、それぞれ独立に生成するステップと
    を具備する
    入力制御方法。
  11. 請求項１０に記載の入力制御方法において、
    前記（ｄ）ステップは、
    （ｄ１）前記ＤＱＳ回路を活性状態から非活性状態にする前記ＤＱＳ制御信号を生成するステップと、
    （ｄ２）前記ＤＱＳ制御信号のタイミングを、前記データのうち最終データの取り込み後の前記データストローブ信号のローレベル期間に相当する内部信号により設定するステップと
    を具備する
    入力制御方法。
  12. 請求項１０に記載の入力制御方法において、
    前記（ｄ）ステップは、
    （ｄ３）予め設定されている信号を用いて書き込みコマンド信号から外部クロック信号の立ち上がりに同期した内部信号によってカウントし第１の信号を生成するステップと、
    （ｄ４）前記第１の信号を前記外部クロック信号の立ち下がりに同期した内部信号で取り込み第２の信号を生成するステップと、
    （ｄ５）前記第２の信号を前記データストローブ信号のローレベル期間に相当する内部データストローブ信号により通過させるステップと
    を具備する
    入力制御方法。
  13. 請求項１２に記載の入力制御方法において、
    前記予め設定されている信号は、前記データの数を表す信号である
    入力制御方法。
  14. 請求項１２に記載の入力制御方法において、
    前記予め設定されている信号は、
    前記データの数と、
    前記書き込みコマンド信号から前記データが出力されるまでのクロックサイクル数と
    を表す信号である
    入力制御方法。
  15. 請求項１２乃至１４のいずれか一項に記載の入力制御方法において、
    （ｅ）遅延回路を通過するデータストローブ信号が入力されるＤＱＳ回路の第１の出力信号をデータ取り込み回路に使用するステップと、
    （ｆ）前記遅延回路を通過しない前記ＤＱＳ回路の第２の出力信号を制御回路に使用するステップと
    を更に具備する
    入力制御方法。
  16. （Ａ）書き込みコマンドに応じて書き込み制御回路で生成された信号を外部クロック信号の立ち下がりに同期した信号で取り込み、第一の出力信号を生成するステップと、
    （Ｂ）前記第一の出力信号を、データストローブ信号が入力されるＤＱＳ回路の出力信号のローレベル期間に通過させ、第二の出力信号を生成するステップと、
    （Ｃ）前記第二の出力信号で前記ＤＱＳ回路の活性状態から非活性状態への切り替えを制御するステップと
    を具備する
    入力制御方法。
  17. 請求項１６に記載の入力制御方法において、
    （Ｄ）前記ＤＱＳ回路を非活性状態にする前記第二の出力信号の立ち下がりタイミングを、前記書き込みコマンドが遅延した分、遅れて切り替えるステップを更に具備する
    入力制御方法。
JP2005266614A 2005-09-14 2005-09-14 Ｄｒａｍ、入力制御回路、及び入力制御方法 Expired - Fee Related JP4936421B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005266614A JP4936421B2 (ja) 2005-09-14 2005-09-14 Ｄｒａｍ、入力制御回路、及び入力制御方法
US11/517,315 US7372745B2 (en) 2005-09-14 2006-09-08 Semiconductor memory device with no latch error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266614A JP4936421B2 (ja) 2005-09-14 2005-09-14 Ｄｒａｍ、入力制御回路、及び入力制御方法

Publications (2)

Publication Number Publication Date
JP2007080383A true JP2007080383A (ja) 2007-03-29
JP4936421B2 JP4936421B2 (ja) 2012-05-23

Family

ID=37854924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266614A Expired - Fee Related JP4936421B2 (ja) 2005-09-14 2005-09-14 Ｄｒａｍ、入力制御回路、及び入力制御方法

Country Status (2)

Country Link
US (1) US7372745B2 (ja)
JP (1) JP4936421B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009621A (ja) * 2007-06-26 2009-01-15 Sony Corp メモリインタフェース回路
JP2009037287A (ja) * 2007-07-31 2009-02-19 Nec Electronics Corp メモリリード制御回路
US8593897B2 (en) 2010-02-17 2013-11-26 Elpida Memory, Inc. Memory controller, semiconductor storage device, and memory system including the memory controller and the semiconductor storage device for outputting temperature value in low power consumption mode

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922367B2 (en) * 2003-07-09 2005-07-26 Micron Technology, Inc. Data strobe synchronization circuit and method for double data rate, multi-bit writes
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
KR100755371B1 (ko) * 2005-05-03 2007-09-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 스트로우브 신호발생방법
KR100920830B1 (ko) * 2007-04-11 2009-10-08 주식회사 하이닉스반도체 라이트 제어 신호 생성 회로 및 이를 이용하는 반도체메모리 장치 및 그의 동작 방법
US7881147B2 (en) * 2007-05-31 2011-02-01 Qualcomm Incorporated Clock and control signal generation for high performance memory devices
KR100935728B1 (ko) * 2007-12-28 2010-01-08 주식회사 하이닉스반도체 스트로브 신호 제어 회로
KR101040242B1 (ko) * 2008-10-13 2011-06-09 주식회사 하이닉스반도체 데이터 스트로브 신호 생성장치 및 이를 이용하는 반도체 메모리 장치
JP5687412B2 (ja) 2009-01-16 2015-03-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置
JP2010282511A (ja) * 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール及びこれを備えるメモリシステム
JP2011222080A (ja) * 2010-04-09 2011-11-04 Elpida Memory Inc 半導体装置
KR20120052567A (ko) * 2010-11-16 2012-05-24 에스케이하이닉스 주식회사 신호 동기화 방법 및 데이터 처리방법
KR102235521B1 (ko) 2015-02-13 2021-04-05 삼성전자주식회사 특정 패턴을 갖는 저장 장치 및 그것의 동작 방법
US11545200B1 (en) * 2021-10-12 2023-01-03 Elite Semiconductor Microelectronics Technology Inc. Data control circuit for increasing maximum and minimum tolerance values of skew between DQS signal and clock signal during write operation and associated memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116346A (ja) * 1997-06-24 1999-01-22 Fujitsu Ltd 半導体記憶装置
JP2000156083A (ja) * 1998-11-19 2000-06-06 Fujitsu Ltd 半導体装置
JP2000222877A (ja) * 1999-01-28 2000-08-11 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP2001067877A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体装置
JP2001189078A (ja) * 1999-10-19 2001-07-10 Hitachi Ltd 半導体記憶装置
JP2003059267A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684394B2 (ja) * 2000-07-05 2011-05-18 エルピーダメモリ株式会社 半導体集積回路装置
JP4308461B2 (ja) * 2001-10-05 2009-08-05 ラムバス・インコーポレーテッド 半導体記憶装置
JP2003272379A (ja) 2002-03-14 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116346A (ja) * 1997-06-24 1999-01-22 Fujitsu Ltd 半導体記憶装置
JP2000156083A (ja) * 1998-11-19 2000-06-06 Fujitsu Ltd 半導体装置
JP2000222877A (ja) * 1999-01-28 2000-08-11 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP2001067877A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体装置
JP2001189078A (ja) * 1999-10-19 2001-07-10 Hitachi Ltd 半導体記憶装置
JP2003059267A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009621A (ja) * 2007-06-26 2009-01-15 Sony Corp メモリインタフェース回路
JP2009037287A (ja) * 2007-07-31 2009-02-19 Nec Electronics Corp メモリリード制御回路
US8593897B2 (en) 2010-02-17 2013-11-26 Elpida Memory, Inc. Memory controller, semiconductor storage device, and memory system including the memory controller and the semiconductor storage device for outputting temperature value in low power consumption mode

Also Published As

Publication number Publication date
US20070058459A1 (en) 2007-03-15
US7372745B2 (en) 2008-05-13
JP4936421B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
JP4936421B2 (ja) Ｄｒａｍ、入力制御回路、及び入力制御方法
KR100673904B1 (ko) 반도체메모리소자
US7404018B2 (en) Read latency control circuit
US6842396B2 (en) Semiconductor memory device with clock generating circuit
US7327613B2 (en) Input circuit for a memory device
CN101404184B (zh) 半导体存储装置
KR100719377B1 (ko) 데이터 패턴을 읽는 반도체 메모리 장치
WO1999016078A1 (fr) Composant de circuit integre synchrone
JP5456275B2 (ja) カウンタ回路、レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム
US8867301B2 (en) Semiconductor device having latency counter to control output timing of data and data processing system including the same
US7230864B2 (en) Circuit for generating data strobe signal of semiconductor memory device
US20020000854A1 (en) Semiconductor device with stable and appropriate data output timing
WO2014129438A1 (ja) 半導体装置
US7143258B2 (en) Method and device for masking ringing in a DDR SDRAM
US6208582B1 (en) Memory device including a double-rate input/output circuit
JP2004171609A (ja) 半導体記憶装置
US20040008069A1 (en) Method and apparatus for skewing data with respect to command on a DDR interface
KR100968418B1 (ko) 반도체 메모리 소자와 그의 구동 방법
US7054221B2 (en) Data pass control device for masking write ringing in DDR SDRAM and method thereof
KR20030039179A (ko) 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치
JP2008257776A (ja) 半導体記憶装置及びその制御方法
KR20170097996A (ko) 반도체 장치
KR100337205B1 (ko) 데이타 센스앰프 구동장치
WO2014129386A1 (ja) コマンドｆｉｆｏ回路
US8804453B2 (en) Integrated circuit including semiconductor memory devices having stack structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees