JP2011028790A - 半導体記憶装置及びリフレッシュ制御方法 - Google Patents
半導体記憶装置及びリフレッシュ制御方法 Download PDFInfo
- Publication number
- JP2011028790A JP2011028790A JP2009170822A JP2009170822A JP2011028790A JP 2011028790 A JP2011028790 A JP 2011028790A JP 2009170822 A JP2009170822 A JP 2009170822A JP 2009170822 A JP2009170822 A JP 2009170822A JP 2011028790 A JP2011028790 A JP 2011028790A
- Authority
- JP
- Japan
- Prior art keywords
- memory units
- input
- memory
- memory unit
- internal clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
【解決手段】複数のDRAMメモリ部2−1〜2−nには、共通の内部クロックCLKが入力され、各DRAMメモリ部2−1〜2−nは、DRAMメモリセルアレイ52と、内部クロックCLKに基づいてDRAMメモリセルアレイ52の動作を制御する制御回路51と、入力された内部クロックCLKを遅延させて制御回路51に入力する遅延回路53とを有し、リフレッシュ動作において、各DRAMメモリ部2−1〜2−nの遅延回路53は、入力された内部クロックCLKを、DRAMメモリ部2−1〜2−n毎に遅延量を異ならせて、制御回路51に入力する。
【選択図】図2
Description
メモリ部のリフレッシュ動作において、各前記メモリ部の前記遅延回路は、入力された前記クロックを、前記メモリ部毎に遅延量を異ならせて、前記制御回路に入力することを特徴とするものである。
モリ部2−1〜2−nに関する内部クロックDCLK1〜DCLKnの遅延量は、半導体記憶装置1の電源投入直後に設定信号S1〜Snとしてモードレジスタ3に設定される。各設定信号S1〜Snは、リフレッシュ動作を実行する際に、モードレジスタ3から各データラインL1〜Lnを介して各DRAMメモリ部2−1〜2−nの遅延回路53に通知される。
よって、DRAMメモリ部2−1〜2−n毎に個別の設定信号S1〜Snを入力することが可能となる。
2−1〜2−n DRAMメモリ部
3 モードレジスタ
51 制御回路
52 DRAMメモリセルアレイ
53 遅延回路
CLK,DCLK1〜DCLKn 内部クロック
L1〜Ln データライン
Claims (5)
- 複数のメモリ部を備える半導体記憶装置であって、
前記複数のメモリ部には、共通のクロックが入力され、
各前記メモリ部は、
メモリセルアレイと、
前記クロックに基づいて前記メモリセルアレイの動作を制御する制御回路と、
入力された前記クロックを遅延させて前記制御回路に入力する遅延回路と
を有し、
前記複数のメモリ部のリフレッシュ動作において、各前記メモリ部の前記遅延回路は、入力された前記クロックを、前記メモリ部毎に遅延量を異ならせて、前記制御回路に入力する、半導体記憶装置。 - リフレッシュ動作における前記メモリ部毎の前記クロックの遅延量が予め設定されるレジスタをさらに備える、請求項1に記載の半導体記憶装置。
- 前記遅延量に関する設定情報は、前記レジスタから各前記メモリ部のデータラインを介して各前記メモリ部に通知される、請求項2に記載の半導体記憶装置。
- 前記メモリ部に対するデータの読み出し動作及び/又は書き込み動作においては、入力された前記クロックが前記遅延回路を経由することなく前記制御回路に入力される、請求項1〜3のいずれか一つに記載の半導体記憶装置。
- 複数のメモリ部を備える半導体記憶装置において前記複数のメモリ部のリフレッシュ動作を制御するリフレッシュ制御方法であって、
(A)前記複数のメモリ部に共通のクロックを入力するステップと、
(B)入力された前記クロックを、各前記メモリ部内において、前記メモリ部毎に遅延量を異ならせて遅延させるステップと、
(C)各前記メモリ部内において、遅延された前記クロックに基づいて当該メモリ部のリフレッシュ動作を実行するステップと
を備える、リフレッシュ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170822A JP5240473B2 (ja) | 2009-07-22 | 2009-07-22 | 半導体記憶装置及びリフレッシュ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170822A JP5240473B2 (ja) | 2009-07-22 | 2009-07-22 | 半導体記憶装置及びリフレッシュ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011028790A true JP2011028790A (ja) | 2011-02-10 |
JP5240473B2 JP5240473B2 (ja) | 2013-07-17 |
Family
ID=43637367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170822A Expired - Fee Related JP5240473B2 (ja) | 2009-07-22 | 2009-07-22 | 半導体記憶装置及びリフレッシュ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5240473B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319067B2 (en) | 2014-05-21 | 2019-06-11 | Sony Semiconductor Solutions Corporation | Sensor module, method of controlling the same, and electronic apparatus |
US10496328B2 (en) | 2015-05-20 | 2019-12-03 | Sony Corporation | Memory control circuit and memory controlling method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0279290A (ja) * | 1988-09-16 | 1990-03-19 | Nec Corp | メモリリフレッシュ回路 |
JPH04281289A (ja) * | 1991-03-08 | 1992-10-06 | Mitsubishi Electric Corp | メモリリフレッシュ方式 |
JP2001035152A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 半導体記憶装置 |
JP2006085752A (ja) * | 2004-09-14 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
2009
- 2009-07-22 JP JP2009170822A patent/JP5240473B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0279290A (ja) * | 1988-09-16 | 1990-03-19 | Nec Corp | メモリリフレッシュ回路 |
JPH04281289A (ja) * | 1991-03-08 | 1992-10-06 | Mitsubishi Electric Corp | メモリリフレッシュ方式 |
JP2001035152A (ja) * | 1999-07-22 | 2001-02-09 | Hitachi Ltd | 半導体記憶装置 |
JP2006085752A (ja) * | 2004-09-14 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319067B2 (en) | 2014-05-21 | 2019-06-11 | Sony Semiconductor Solutions Corporation | Sensor module, method of controlling the same, and electronic apparatus |
US10496328B2 (en) | 2015-05-20 | 2019-12-03 | Sony Corporation | Memory control circuit and memory controlling method |
Also Published As
Publication number | Publication date |
---|---|
JP5240473B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100588599B1 (ko) | 메모리 모듈 및 메모리 시스템 | |
US20080144397A1 (en) | Pipe latch circult of multi-bit prefetch-type semiconductor memory device with improved structure | |
JP6470160B2 (ja) | マルチポートメモリ、及び半導体装置 | |
JP2011180713A (ja) | 半導体メモリモジュール | |
US7580319B2 (en) | Input latency control circuit, a semiconductor memory device including an input latency control circuit and method thereof | |
JP2001167580A (ja) | 半導体記憶装置 | |
JP2006275616A (ja) | 半導体装置及びスキュー調整方法 | |
JP5197080B2 (ja) | 半導体装置及びデータプロセッサ | |
KR20080083796A (ko) | 반도체 메모리 시스템 | |
KR20110083859A (ko) | 메모리 버퍼를 갖는 메모리 모듈 및 이를 포함하는 메모리 시스템 | |
JP5240473B2 (ja) | 半導体記憶装置及びリフレッシュ制御方法 | |
US9530474B2 (en) | Semiconductor integrated circuit including semiconductor memory apparatus including a plurality of banks | |
KR20120050817A (ko) | 래치 회로, 그것을 포함하는 플립플롭 및 데이터 래치 방법 | |
KR101944964B1 (ko) | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 | |
JP2012003826A (ja) | 半導体装置 | |
JP5943250B2 (ja) | Dramでsram出力特性を具現する装置及び方法 | |
JP2010108552A (ja) | 半導体記憶装置 | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
KR100909625B1 (ko) | 어드레스 동기 회로 | |
US10545822B2 (en) | Semiconductor device | |
JP2008165879A (ja) | 半導体記憶装置 | |
US20080181023A1 (en) | Semiconductor memory device | |
JP4819326B2 (ja) | クロック信号供給装置 | |
KR101907072B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
JP2010198715A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5240473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |