JP2011027611A - 半導体圧力センサ及びその製造方法 - Google Patents

Abstract

【課題】平面矩形をなすダイヤフラムエッジの各辺上に配置した互いに対向する一対の第１及び第３の感応抵抗素子と互いに対向する一対の第２及び第４の感応抵抗素子によるブリッジ回路のオフセット電圧を調整でき、かつ、該オフセット電圧の温度特性変動を抑える半導体圧力センサ及びその製造方法を得る。
【解決手段】ブリッジ回路内に、第１ないし第４の感応抵抗素子にそれぞれ直列接続した補正抵抗を設け、この補正抵抗の抵抗温度係数を第１及び第３の感応抵抗素子側と第２及び第４の感応抵抗素子側で異ならせた。
【選択図】図１

Description

本発明は、ダイヤフラムエッジ上に配置した４つの感応抵抗素子によるブリッジ回路を備えた半導体圧力センサ及びその製造方法に関する。

従来の半導体圧力センサは、外圧に応じて変形するダイヤフラムを例えば平面矩形状に形成し、該平面矩形をなすダイヤフラムエッジの各辺上にそれぞれ配置した４つの感応抵抗素子によるブリッジ回路の中点電位を測定圧力電圧として出力する。すなわち、ダイヤフラムに圧力が加えられると、ダイヤフラムが歪み、この歪み度合に応じて感応抵抗素子の抵抗値が変化し、ブリッジ回路の中点電位が変化することから、中点電位変化に基づいて圧力を測定できるようになっている。

このようなブリッジ回路を備えた半導体圧力センサでは、特定圧力でのブリッジ回路の出力電圧をゼロに調整するオフセット補正が行われている。従来では、同一の抵抗温度係数を有する補正抵抗を各感応抵抗素子に直列接続して設け、その抵抗差分によってオフセット電圧を調整していた。補正抵抗を用いたブリッジ回路は、例えば特許文献１〜５に記載されている。

特開平６−２６５４２７号公報 特開平１０−２６７７７６号公報 特表２００２−５２４０２０号公報 特開２００３−４２８７０号公報 特開２００２−１４８１３１号公報

しかし、オフセット電圧を調整するためにブリッジ回路に補正抵抗を追加すると、オフセット電圧の温度特性（オフセット温度特性）が変動してしまうことが判明した。ブリッジ回路に追加する補正抵抗の抵抗値を調整することでオフセット温度特性の変動を抑えようとしても、該オフセット温度特性の変動幅が大きく、難しかった。

本発明は、ブリッジ回路のオフセット電圧を調整でき、かつ、オフセット温度特性の変動を抑えられる半導体圧力センサ及びその製造方法を得ることを目的とする。

本発明は、ブリッジ回路内に設ける補正抵抗の抵抗温度係数を第１及び第３の感応抵抗素子側と第２及び第４の感応抵抗素子側で異ならせると、同一の抵抗温度係数を有する補正抵抗を設ける場合に比べてオフセット温度特性のばらつきが抑えられることを見出して、完成されたものである。

すなわち、本発明は、外圧に応じて変形する平面矩形のダイヤフラムを形成した半導体基板に、前記変形領域を画成するダイヤフラムエッジの各辺上に位置させて第１ないし第４の感応抵抗素子を順に設け、この第１ないし第４の感応抵抗素子によるブリッジ回路を備えた半導体圧力センサにおいて、前記ブリッジ回路内に、前記第１ないし第４の感応抵抗素子にそれぞれ直列接続した補正抵抗を設け、この補正抵抗の抵抗温度係数を、互いに対向する一方の対をなす前記第１及び第３の感応抵抗素子側と、互いに対向する他方の対をなす前記第２及び第４の感応抵抗素子側で異ならせたことを特徴としている。

前記第１ないし第４の感応抵抗素子は、所定間隔をあけて配置した直線状をなす複数のピエゾ直線パターンと該各ピエゾ直線パターンを接続する複数のピエゾ接続パターンとを異なる温度抵抗係数でそれぞれ有していることが好ましい。この場合、前記第１及び第３の感応抵抗素子側の補正抵抗と前記第２及び第４の感応抵抗素子側の補正抵抗は、一方の抵抗温度係数が前記ピエゾ直線パターンの抵抗温度係数と同一で、他方の抵抗温度係数が前記ピエゾ接続パターンの抵抗温度係数と同一であることが好ましい。この態様によれば、感応抵抗素子と補正抵抗を同一のプロセスによって形成でき、製造工程が容易となる。

また本発明は、製造方法の態様によれば、外圧に応じて変形する平面矩形のダイヤフラムを形成した半導体基板に、前記変形領域を画成するダイヤフラムエッジの各辺上に位置させて第１ないし第４の感応抵抗素子を順に設け、この第１ないし第４の感応抵抗素子によるブリッジ回路を備えた半導体圧力センサにおいて、前記ブリッジ回路のオフセット補正に必要な抵抗差分を算出し、算出した抵抗差分となる組み合わせの一対の補正抵抗を求めるステップと、求めた一対の補正抵抗の組み合わせのうち、一方の補正抵抗を前記第１及び第３の感応抵抗素子側にそれぞれ直列接続し、他方の補正抵抗を前記第２及び第４の感応抵抗素子側にそれぞれ直列接続したときに、前記ブリッジ回路のオフセット温度特性のばらつきが最小となる組み合わせを選定するステップと、選定したオフセット温度特性のばらつきが最小となる組み合わせで、一方の補正抵抗を前記第１及び第３の感応抵抗素子にそれぞれ直列接続させて形成し、他方の補正抵抗を前記第２及び第４の感応抵抗素子にそれぞれ直列接続させて形成するステップとを有することを特徴としている。

前記第１ないし第４の感応抵抗素子は、所定間隔をあけて配置した複数のピエゾ直線パターンを該ピエゾ直線パターンとは抵抗温度係数を異ならせたピエゾ接続パターンにより接続して形成し、前記一対の補正抵抗は、一方の補正抵抗を前記ピエゾ直線パターンの抵抗温度係数と同一の抵抗温度係数となるように形成し、他方の補正抵抗を前記ピエゾ接続パターンの抵抗温度係数と同一の抵抗温度係数となるように形成することが好ましい。この一対の補正抵抗は、不純物濃度の違いにより抵抗温度係数を異ならせることができる。

前記一対の補正抵抗は、製造工程を容易にするため、前記感応抵抗素子と同時に形成することが好ましい。

本発明によれば、第１及び第３の感応抵抗素子側に設けた補正抵抗と第２及び第４の感応抵抗素子側に設けた補正抵抗の抵抗差分によりブリッジ回路のオフセット電圧を調整でき、かつ、第１及び第３の感応抵抗素子側に設けた補正抵抗と第２及び第４の感応抵抗素子側に設けた補正抵抗の抵抗温度係数の違いによりオフセット電圧の温度特性の変動を抑えられる半導体圧力センサ及びその製造方法が得られる。

本発明による半導体圧力センサの主要構成を示す平面図である。 図１の部分拡大図である。 図１のIII−III線に沿う断面図である。 ブリッジ回路の回路構成図である。 補正抵抗の抵抗温度係数を異ならせた場合（実施例）のオフセット温度特性を示すグラフである。 補正抵抗の抵抗温度係数を同一にした場合（比較例）のオフセット温度特性を示すグラフである。

図１及び図２は本発明による半導体圧力センサの主要構成を示す平面図及びその部分拡大図、図３は同半導体圧力センサの断面図である。半導体圧力センサは、ダイヤフラム型の絶対圧センサであって、圧力検出用のダイヤフラム２１とキャビティ２０を表裏面に有する半導体基板１０と、この半導体基板１０のキャビティ２０側の面に、該キャビティ２０内を真空状態で密閉するようにして接合されたベース基板３１とを備えている。

半導体基板１０は、シリコン酸化膜（ＳｉＯ₂）１３を介して第１シリコン基板１１と第２シリコン基板１２を貼り合わせてなるＳＯＩ（シリコン・オン・インシュレータ）基板である。この半導体基板１０には、第２シリコン基板１２とシリコン酸化膜１３の一部を第２シリコン基板１２側から除去することによってキャビティ（凹部）２０が形成され、このキャビティ２０の上面を構成するシリコン酸化膜１３及び第１シリコン基板１１によってダイヤフラム２１が形成されている。本実施形態のダイヤフラム２１は平面視矩形（正方形）であり、その矩形の輪郭をダイヤフラムエッジ２１ａとして図１に破線で示した。本明細書において、ダイヤフラムエッジ２１ａは、キャビティ２０の輪郭を示すキャビティエッジと実質的に同意である。ダイヤフラム２１（ダイヤフラムエッジ２１ａ）の外周領域は、圧力変化によって変形しない固定領域２５になっている。

第１シリコン基板１１の回路面（図１の上面）には、ダイヤフラムエッジ２１ａの各辺に少なくとも一部がかかるように位置させて、４つの感応抵抗素子４１〜４４が埋設形成されている。この感応抵抗素子４１〜４４は、互いに９０°間隔をあけて配置されている。本明細書では、ダイヤフラムエッジ２１ａの互いに対向する一方の対をなす辺（図１の上下方向の辺）上に配置した一対の感応抵抗素子を第１及び第３の感応抵抗素子４１、４３といい、互いに対向する他方の対をなす辺（図１の左右方向の辺）上に配置した一対の感応抵抗素子を第２及び第４の感応抵抗素子４２、４４ということにする。第１〜第４の感応抵抗素子４１〜４４の周囲は不図示のシリコン酸化膜で埋められ、シリコン酸化膜上に、各感応抵抗素子４１〜４４に接続する複数の配線導体５０及びボンディングパッド５５が形成されている。

第１ないし第４の感応抵抗素子４１〜４４の各々は、図２に拡大して示されるように、所定間隔をあけて配置した直線状をなす三本のピエゾ直線パターン（ピエゾ抵抗）Ｐと、このピエゾ直線パターンＰ同士をその長手方向の端部で接続するピエゾ接続パターン（配線抵抗）Ｃとを有していて、全体として蛇状に形成されている。ピエゾ直線パターンＰは例えばＢ（ボロン）、Ｐ（リン）、Ａｓ（ヒ素）などを第１シリコン基板１１の回路面にイオン注入することで形成され、ピエゾ接続パターンＣは例えばピエゾ直線パターンＰとは異なる濃度のＢ（ボロン）、Ｐ（リン）、Ａｓ（ヒ素）などを第１シリコン基板１１の回路面にイオン注入することで形成されており、抵抗温度係数（ＴＣＲ）がピエゾ直線パターンＰとピエゾ接続パターンＣで異なる。本実施形態ではピエゾ直線パターンＰの温度抵抗係数をピエゾ接続パターンＣの温度抵抗係数よりも大きく設定してある。ピエゾ接続パターンＣは、ピエゾ直線パターンＰと配線導体５０の間にも設けられ、両者を電気的に接続している。

上記第１シリコン基板１１の回路面（図１の上面）は、シリコンナイトライドＳｉ₃Ｎ₄などからなるパッシベーション膜（保護膜）１５で全面的に覆われ、該パッシベーション膜１５を介して感応抵抗素子４１〜４４、配線導体５０及び第１シリコン基板１１の絶縁性が確保されている。ボンディングパッド５５は、パッシベーション膜１５から露出している。

ダイヤフラム２１が外面に付加される圧力に応じて歪むと、その歪みに応じて感応抵抗素子４１〜４４の抵抗値が変化し、この感応抵抗素子４１〜４４によって構成されたブリッジ回路４の中点電位ΔＶ（ΔＶ＝Ｖ２−Ｖ１）が変化し、この中点電位ΔＶがセンサ出力として公知の測定装置に出力される。図４はブリッジ回路４の回路構成図である。

ブリッジ回路４には、第１及び第３の感応抵抗素子４１、４３側と第２及び第４の感応抵抗素子４２、４４側とで電気抵抗値及び抵抗温度係数を異ならせて、オフセット補正用かつ温度特性調整用の補正抵抗Ｒ１〜Ｒ４が設けられている。

第１及び第３の補正抵抗Ｒ１、Ｒ３は、ダイヤフラムエッジ２１ａの図１の上下方向で対向配置された第１及び第３の感応抵抗素子４１、４３にそれぞれ直列接続していて、より具体的には、第１の補正抵抗Ｒ１が第１の感応抵抗素子４１と中点端子Ｖ２の間に位置し、第３の補正抵抗Ｒ３が第３の感応抵抗素子４３と中点端子Ｖ１の間に位置している。第１の補正抵抗Ｒ１と第３の補正抵抗Ｒ３の電気抵抗値及び抵抗温度係数は同一である。一方、第２及び第４の補正抵抗Ｒ２、Ｒ４は、ダイヤフラムエッジ２１ａの図１の左右方向で対向配置された第２及び第４の感応抵抗素子４２、４４にそれぞれ直列接続していて、より具体的には、第２の補正抵抗Ｒ２が第２の感応抵抗素子４２と中点端子Ｖ２の間に位置し、第４の補正抵抗Ｒ４が第４の感応抵抗素子４４と中点端子Ｖ１の間に位置している。第２の補正抵抗Ｒ２と第４の補正抵抗Ｒ４の電気抵抗値及び抵抗温度係数は同一である。

本実施形態では、感応抵抗素子４１〜４４のピエゾ直線パターンＰの抵抗温度係数と同一の抵抗温度係数を有する抵抗体で第１及び第３の補正抵抗Ｒ１、Ｒ３を形成し、感応抵抗素子４１〜４４のピエゾ接続パターンＣの抵抗温度係数と同一の抵抗温度係数を有する抵抗体で第２及び第４の補正抵抗Ｒ２、Ｒ４を形成している。これら補正抵抗Ｒ１〜Ｒ４の抵抗温度係数は、イオン注入する不純物濃度により決定することができる。

またブリッジ回路４には、第１の感応抵抗素子４１と第４の感応抵抗素子の間には電源供給端子Ｖｄｄが設けられ、第２の感応抵抗素子４２と第３の感応抵抗素子４３の間にはグランド端子ＧＮＤが設けられている。

電源供給端子Ｖｄｄに所定電圧が加えられると、中点端子Ｖ１、Ｖ２の電位差ΔＶ＝Ｖ１−Ｖ２がセンサ出力として出力される。このセンサ出力ΔＶは、第１及び第３の補正抵抗Ｒ１、Ｒ３と第２及び第４の補正抵抗Ｒ２、Ｒ４の抵抗差分によりオフセット補正され、第１及び第３の補正抵抗Ｒ１、Ｒ３と第２及び第４の補正抵抗Ｒ２、Ｒ４の抵抗温度係数の違いによりオフセット温度特性の変動が抑えられている（図５、図６参照）。

次に、上記補正抵抗Ｒ１〜Ｒ４を用いたブリッジ回路４のオフセット補正及び温度特性の調整について説明する。

先ず、特定条件下（圧力、温度）でブリッジ回路４の出力電圧を測定し、この出力電圧をゼロにするために必要な抵抗差分ΔＲを算出し、算出した抵抗差分ΔＲが得られる一対の補正抵抗値のバリエーションを求める。次に、求めた各々の一対の補正抵抗値の組み合わせで、抵抗温度係数を異ならせた一方と他方の補正抵抗を第１及び第３の感応抵抗素子４１、４３側と第２及び第４の感応抵抗素子４２、４４側にそれぞれ直列接続した場合のブリッジ回路４のオフセット温度特性を求める。図５はオフセット温度特性の測定結果の一例を示している。続いて、求めたオフセット温度特性結果から、オフセット温度特性のばらつきが最小となる一対の補正抵抗値の組み合わせを選定する。そして、選定した補正抵抗値を有し、かつ、抵抗温度係数の異なる一対の補正抵抗Ｒ１（Ｒ３）、Ｒ２（Ｒ４）を、第１及び第３の感応抵抗素子４１、４３側と第２及び第４の感応抵抗素子４２、４４側にそれぞれ直列接続させて形成する。

図５及び図６は、抵抗温度係数の異なる補正抵抗Ｒ１、Ｒ３とＲ２、Ｒ４を設けたブリッジ回路４（本実施例）及び抵抗温度係数の同じ補正抵抗を設けたブリッジ回路（比較例）のオフセット温度特性を示すグラフである。この図５及び図６では、第２及び第４の感応抵抗素子４２、４４に直列接続した第２及び第４の補正抵抗Ｒ２、Ｒ４の抵抗値を固定とし、第１及び第３の感応抵抗素子４１、４３に直列接続した第１及び第３の補正抵抗Ｒ１、Ｒ３の抵抗値を一律に変化させて、オフセット温度特性の変動を調べた。この測定した実施例において、第1ないし第４の感応抵抗素子４１〜４４及び第１ないし第４の補正抵抗Ｒ１〜Ｒ４は、ホウ素をドープしてなるＰ型半導体とした。そのドープ濃度は、ピエゾ直線パターンＰと第１及び第３の補正抵抗Ｒ１、Ｒ３で１×１０¹⁴／ｃｍ²程度とし、ピエゾ接続パターンＣと第２及び第４の補正抵抗Ｒ２、Ｒ４で５×１０¹⁵／ｃｍ²程度とした。

ここで、基準温度ｔでの出力電圧Ｖｔ、任意温度ｔｃでの出力電圧Ｖｔｃ、基準温度での最大出力ＦＳｔｃとしたとき、任意圧力でのオフセット温度特性［％ＦＳ］は（Ｖｔ−Ｖｔｃ）／ＦＳｔｃ×１００で求められる。図５及び図６では、基準温度２５℃におけるオフセット温度特性をゼロ（基準）としてある。

図５と図６を比較してみると、補正抵抗の抵抗温度係数を異ならせた場合のほうが、補正抵抗の抵抗温度係数を同一とした場合よりも、基準温度２５℃より高温側及び低温側の両方で温度特性［％ＦＳ］のばらつきが小さくなっており、抵抗温度係数の違いによりオフセット温度特性の変動が抑えられていることが明らかである。これは、４つの補正抵抗の抵抗温度係数を同一とすると温度変化による抵抗変化量が各補正抵抗で同一になるのに対し、第１及び第３の感応抵抗素子４１、４３側と第２及び第４の感応抵抗素子４２、４４側とで補正抵抗の抵抗温度係数を異ならせると、温度変化による抵抗変化量が第１及び第３の感応抵抗素子４１、４３側と第２及び第４の感応抵抗素子４２、４４側とで異なり、その抵抗変化量の差分がオフセット温度特性のばらつきが抑える方向に寄与すると考えられる。

以上のように本実施形態では、第１及び第３の補正抵抗Ｒ１、Ｒ３と第２及び第４の補正抵抗Ｒ２、Ｒ４の抵抗差分ΔＲ（＝Ｒ１−Ｒ２）によりブリッジ回路４のオフセット電圧を調整でき、同時に、第１及び第３の補正抵抗Ｒ１、Ｒ３と第２及び第４の補正抵抗Ｒ２、Ｒ４の抵抗温度係数の違いによりオフセット温度特性の変動を抑えることができた。

以上では、本発明をキャビティ２０内を真空状態で保持する絶対圧センサに適用した実施形態について説明したが、本発明は、キャビティ２０を大気に連通させるゲージ圧センサにも適用可能である。

４ ブリッジ回路
１０ 半導体基板
１１ 第１シリコン基板
１２ 第２シリコン基板
１３ シリコン酸化膜
１５ パッシベーション膜
２０ キャビティ
２１ ダイヤフラム
２１ａ ダイヤフラムエッジ
４１ 第１の感応抵抗素子
４２ 第２の感応抵抗素子
４３ 第３の感応抵抗素子
４４ 第４の感応抵抗素子
５０ 配線導体
５５ ボンディングパッド
Ｃ ピエゾ接続パターン（配線抵抗）
Ｐ ピエゾ直線パターン（ピエゾ抵抗）
Ｒ１ 第１の補正抵抗
Ｒ２ 第２の補正抵抗
Ｒ３ 第３の補正抵抗
Ｒ４ 第４の補正抵抗
ΔＶ 出力電圧（中点電位）
Ｖ１ 中点端子
Ｖ２ 中点端子
Ｖｄｄ 電源供給端子
ＧＮＤ グランド端子

Claims (6)

1. 外圧に応じて変形する平面矩形のダイヤフラムを形成した半導体基板に、前記変形領域を画成するダイヤフラムエッジの各辺上に位置させて第１ないし第４の感応抵抗素子を順に設け、この第１ないし第４の感応抵抗素子によるブリッジ回路を備えた半導体圧力センサにおいて、
   前記ブリッジ回路内に、前記第１ないし第４の感応抵抗素子にそれぞれ直列接続した補正抵抗を設け、この補正抵抗の抵抗温度係数を、互いに対向する一方の対をなす前記第１及び第３の感応抵抗素子側と、互いに対向する他方の対をなす前記第２及び第４の感応抵抗素子側で異ならせたことを特徴とする半導体圧力センサ。
2. 請求項１記載の半導体圧力センサにおいて、前記第１ないし第４の感応抵抗素子は、所定間隔をあけて配置した直線状をなす複数のピエゾ直線パターンと該各ピエゾ直線パターンを接続する複数のピエゾ接続パターンとを異なる温度抵抗係数でそれぞれ有しており、
   前記第１及び第３の感応抵抗素子側の補正抵抗と前記第２及び第４の感応抵抗素子側の補正抵抗は、一方の抵抗温度係数が前記ピエゾ直線パターンの抵抗温度係数と同一で、他方の抵抗温度係数が前記ピエゾ接続パターンの抵抗温度係数と同一である半導体圧力センサ。
3. 外圧に応じて変形する平面矩形のダイヤフラムを形成した半導体基板に、前記変形領域を画成するダイヤフラムエッジの各辺上に位置させて第１ないし第４の感応抵抗素子を順に設け、この第１ないし第４の感応抵抗素子によるブリッジ回路を備えた半導体圧力センサにおいて、
   前記ブリッジ回路のオフセット補正に必要な抵抗差分を算出し、算出した抵抗差分となる組み合わせの一対の補正抵抗を求めるステップと、
   求めた一対の補正抵抗の組み合わせのうち、一方の補正抵抗を前記第１及び第３の感応抵抗素子側にそれぞれ直列接続し、他方の補正抵抗を前記第２及び第４の感応抵抗素子側にそれぞれ直列接続したときに、前記ブリッジ回路のオフセット温度特性のばらつきが最小となる組み合わせを選定するステップと、
   選定したオフセット温度特性のばらつきが最小となる組み合わせで、一方の補正抵抗を前記第１及び第３の感応抵抗素子にそれぞれ直列接続させて形成し、他方の補正抵抗を前記第２及び第４の感応抵抗素子にそれぞれ直列接続させて形成するステップと、
   を有することを特徴とする半導体圧力センサの製造方法。
4. 請求項３記載の半導体圧力センサの製造方法において、前記第１ないし第４の感応抵抗素子は、所定間隔をあけて配置した複数のピエゾ直線パターンを該ピエゾ直線パターンとは抵抗温度係数を異ならせたピエゾ接続パターンにより接続して形成し、
   前記一対の補正抵抗は、一方の補正抵抗を前記ピエゾ直線パターンの抵抗温度係数と同一の抵抗温度係数となるように形成し、他方の補正抵抗を前記ピエゾ接続パターンの抵抗温度係数と同一の抵抗温度係数となるように形成する半導体圧力センサの製造方法。
5. 請求項４記載の半導体圧力センサの製造方法において、前記一対の補正抵抗は、不純物濃度の違いにより抵抗温度係数を異ならせる半導体圧力センサの製造方法。
6. 請求項４記載の半導体圧力センサの製造方法において、前記一対の補正抵抗は、前記感応抵抗素子と同時に形成する半導体圧力センサの製造方法。

Images