JP2011003809A5 - - Google Patents

Download PDF

Info

Publication number
JP2011003809A5
JP2011003809A5 JP2009147059A JP2009147059A JP2011003809A5 JP 2011003809 A5 JP2011003809 A5 JP 2011003809A5 JP 2009147059 A JP2009147059 A JP 2009147059A JP 2009147059 A JP2009147059 A JP 2009147059A JP 2011003809 A5 JP2011003809 A5 JP 2011003809A5
Authority
JP
Japan
Prior art keywords
alignment
semiconductor wafer
transferred
value
consideration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009147059A
Other languages
English (en)
Other versions
JP5384219B2 (ja
JP2011003809A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009147059A priority Critical patent/JP5384219B2/ja
Priority claimed from JP2009147059A external-priority patent/JP5384219B2/ja
Priority to KR1020100053171A priority patent/KR101300856B1/ko
Priority to US12/817,876 priority patent/US8319510B2/en
Publication of JP2011003809A publication Critical patent/JP2011003809A/ja
Publication of JP2011003809A5 publication Critical patent/JP2011003809A5/ja
Application granted granted Critical
Publication of JP5384219B2 publication Critical patent/JP5384219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

また、本発明の請求項２に記載のプリアライメント方法は、請求項１に記載の発明において、上記搬送機構を用いて上記予測した偏芯量の値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とするものである。
また、本発明の請求項５に記載のプリアライメント用プログラムは、請求項４に記載の発明において、上記搬送機構を用いて上記予測した偏芯量の値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とするものである。
而して、制御装置３は、図２に示すように中央演算処理部３Ａと、検査装置を駆動するための各種のプログラムや種々のデータを保存する記憶部３Ｂと、を備え、中央演算処理部３Ａと記憶部３Ｂとの間で種々のプログラムデータや保存データを授受してローダ室１内の機器及びプローバ室２内の機器を制御して半導体ウエハＷの電気的特性検査を行い、必要な取得データを記憶部３Ｂに保存する。
ステップＳ８において、演算値が規定値を超えていると判断されることがあれば、ステップＳ９、ステップＳ５及びステップＳ６を経由し、ステップＳ８において半導体ウエハＷの偏芯量が規定値以下であるか否かを判断する。この時には半導体ウエハＷの偏芯量が規定値以下になっており、プローバ室２へ搬送できるようになっている。

Claims (2)

  1. 上記搬送機構を用いて上記予測した偏芯量の値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とする請求項１に記載のプリアライメント方法。
  2. 上記搬送機構を用いて上記予測した偏芯量の値を加味して上記後続の半導体ウエハを上記収納部から上記プリアライメント機構の回転体上へ移載することを特徴とする請求項４に記載のプリアライメント用プログラム。
JP2009147059A 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム Active JP5384219B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009147059A JP5384219B2 (ja) 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム
KR1020100053171A KR101300856B1 (ko) 2009-06-19 2010-06-07 반도체 웨이퍼의 프리얼라인먼트 방법 및 프리얼라인먼트용 프로그램이 기록된 기록 매체
US12/817,876 US8319510B2 (en) 2009-06-19 2010-06-17 Pre-alignment method of semiconductor wafer and computer-readable recording medium having pre-alignment program recorded thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009147059A JP5384219B2 (ja) 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム

Publications (3)

Publication Number Publication Date
JP2011003809A JP2011003809A (ja) 2011-01-06
JP2011003809A5 true JP2011003809A5 (ja) 2012-06-07
JP5384219B2 JP5384219B2 (ja) 2014-01-08

Family

ID=43353754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009147059A Active JP5384219B2 (ja) 2009-06-19 2009-06-19 検査装置におけるプリアライメント方法及びプリアライメント用プログラム

Country Status (3)

Country Link
US (1) US8319510B2 (ja)
JP (1) JP5384219B2 (ja)
KR (1) KR101300856B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308948B2 (ja) * 2009-07-23 2013-10-09 ルネサスエレクトロニクス株式会社 半導体デバイスの検査装置及び方法
US9299598B2 (en) 2013-12-23 2016-03-29 Lam Research Corp. Robot with integrated aligner
US9953806B1 (en) * 2015-03-26 2018-04-24 Doug Carson & Associates, Inc. Substrate alignment detection using circumferentially extending timing pattern
US10134624B2 (en) 2015-03-26 2018-11-20 Doug Carson & Associates, Inc. Substrate alignment detection using circumferentially extending timing pattern
US9627179B2 (en) * 2015-03-26 2017-04-18 Doug Carson & Associates, Inc. Substrate alignment through detection of rotating timing pattern
JP6551655B2 (ja) * 2015-03-31 2019-07-31 株式会社東京精密 プローバ
CN109559981B (zh) * 2018-09-26 2020-11-20 厦门市三安集成电路有限公司 一种解决高透光率晶圆在光刻对位中无法识别的方法
JP7212558B2 (ja) * 2019-03-15 2023-01-25 キヤノン株式会社 基板処理装置、決定方法及び物品の製造方法
JP2022184029A (ja) * 2021-05-31 2022-12-13 東京エレクトロン株式会社 アライメント方法及び検査装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260022A (ja) * 1987-04-16 1988-10-27 Nikon Corp アライメント装置
US5777485A (en) * 1995-03-20 1998-07-07 Tokyo Electron Limited Probe method and apparatus with improved probe contact
TW315504B (ja) * 1995-03-20 1997-09-11 Tokyo Electron Co Ltd
KR100405398B1 (ko) * 1995-07-14 2004-03-30 가부시키가이샤 니콘 기판의위치결정방법
JP4048385B2 (ja) * 1996-08-19 2008-02-20 株式会社ニコン 光学式プリアライメント装置および該プリアライメント装置を備えた露光装置
JPH10199784A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp アライメント補正方法及び半導体装置
JPH10256350A (ja) * 1997-03-06 1998-09-25 Toshiba Corp 半導体製造方法及びその装置
JP3468398B2 (ja) * 1997-06-13 2003-11-17 キヤノン株式会社 基板処理装置およびデバイス製造方法
JPH11102851A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp アライメント補正方法及び半導体装置の製造方法
US6008636A (en) * 1997-09-30 1999-12-28 Motorola, Inc. Test system with robot arm for delivering a device under test
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
KR100292612B1 (ko) * 1997-12-08 2001-08-07 윤종용 반도체 웨이퍼 정렬시스템 및 이를 이용하는 웨이퍼 정렬방법
JP2000306971A (ja) * 1999-04-21 2000-11-02 Canon Inc 半導体製造装置、ポッド装着方法および半導体デバイス生産方法
JP4615114B2 (ja) * 2000-11-13 2011-01-19 株式会社ダイヘン ウェハアライナ装置
JP2003188228A (ja) * 2001-12-18 2003-07-04 Nikon Corp 基板搬送方法
JP2003247808A (ja) * 2002-02-26 2003-09-05 Nakamura Tome Precision Ind Co Ltd ガラス基板等のアライメント方法
US7129694B2 (en) * 2002-05-23 2006-10-31 Applied Materials, Inc. Large substrate test system
JP4391744B2 (ja) * 2002-12-27 2009-12-24 東京エレクトロン株式会社 移動式プローブカード搬送装置、プローブ装置及びプローブ装置へのプローブカードの搬送方法
JP4390503B2 (ja) * 2003-08-27 2009-12-24 パナソニック株式会社 部品実装装置及び部品実装方法
JP2005101584A (ja) * 2003-08-28 2005-04-14 Suss Microtec Test Systems Gmbh 基板を検査する装置
JP4647197B2 (ja) * 2003-09-17 2011-03-09 東京エレクトロン株式会社 被処理体の搬送方法及びコンピュータ読取可能な記憶媒体
JP2006071395A (ja) * 2004-09-01 2006-03-16 Nikon Corp 較正方法及び位置合わせ方法
US7221175B2 (en) * 2005-05-11 2007-05-22 Stats Chippac Ltd. Self-aligning docking system for electronic device testing
JP4589853B2 (ja) * 2005-09-22 2010-12-01 東京エレクトロン株式会社 基板搬送システム及び基板搬送方法
JP4809744B2 (ja) 2006-09-19 2011-11-09 東京エレクトロン株式会社 ウエハの中心検出方法及びその方法を記録した記録媒体
DE102007011700B4 (de) * 2007-03-09 2009-03-26 Hubertus Heigl Handhabungsvorrichtung zum Positionieren eines Testkopfs, insbesondere an einer Prüfeinrichtung
JP5120018B2 (ja) * 2007-05-15 2013-01-16 東京エレクトロン株式会社 プローブ装置
ITUD20070239A1 (it) * 2007-12-18 2009-06-19 Baccini S P A Dispositivo di collaudo per collaudare piastre per circuiti elettronici e relativo procedimento

Similar Documents

Publication Publication Date Title
JP2011003809A5 (ja)
JP2016100407A5 (ja)
JP2017192696A5 (ja)
JP2019092860A5 (ja)
JP2011253897A5 (ja)
JP2015053445A5 (ja)
US10157756B2 (en) Chemical liquid treatment apparatus and chemical liquid treatment method
JP2012530381A5 (ja) ワークピース処理システム及びその方法
JP2013519178A5 (ja)
TW200507136A (en) Optimized position detection for detection method, alignment method, exposure method, device manufacturing method, and the device
WO2012128556A3 (en) Apparatus for measuring impurities on wafer and method of measuring impurities on wafer
JP2011124313A (ja) 基板処理システム、基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
JP2010281820A5 (ja)
JP2010011367A5 (ja)
TW200631070A (en) Method of inspecting substrate processing apparatus, and storage medium storing inspection program for executing the method
JP6450650B2 (ja) 処理装置、処理方法および記憶媒体
JP2016537641A5 (ja)
JP2015156426A (ja) 基板処理装置、プログラム、および、基板処理方法
JP2015191897A5 (ja)
JP6690995B2 (ja) 回転テーブル用ウェーハ保持機構及び方法並びにウェーハ回転保持装置
JP2011100840A5 (ja)
JP2018156986A5 (ja)
JP2016005687A5 (ja)
JP2013105948A5 (ja)
JP2017189641A5 (ja)