JP2010529642A - 半導体デバイスの応力のモデリング方法およびシステム - Google Patents

Abstract

【課題】半導体デバイスの応力をモデリングする方法を提供する。
【解決手段】コンパクト・モデル内のモデル・パラメータの正確さを改善する計算方法は、応力モデルを、ベース・モデルを生成するデータセットに再フィッティングすることによって、独立に形成されたベース・モデルと応力モデルを矛盾が無いように適合させるための方法及びアルゴリズムを用いる（３１０、３２０）。再フィッティング・アルゴリズムは、応力モデルが寸法スケーリング・マクロから取得されるデータセットに適用されるので、ベース・モデルと応力モデルの間のあらゆる不一致を除去する。寸法スケーリング・マクロのデバイスに関する応力オフセットは、同じデバイスのモデル・パラメータの測定値にフィットするように計算される（３４０）。モデル・パラメータを寸法スケーリング・マクロからのデータセットにフィッティングするプロセスは、モデル・パラメータに関する定数、１次及び２次係数を計算し、これらが回路のシミュレーション及び最適化に用いられるモデル・パラメータ及びコンパクト・モデルの正確さを増すように用いられる（３６０）。
【選択図】図３

Description

本発明は、半導体デバイスの応力依存半導体デバイス・モデルのパラメータを決定する方法に関し、より具体的には、金属酸化物トランジスタ電界効果トランジスタ（ＭＯＳＦＥＴ）のキャリア移動度及び閾値電圧を含む、レイアウト依存応力の影響を受けるデバイス・モデルのパラメータを決定する方法、及び、半導体デバイスの応力依存デバイス特性をモデリングするためのシステム、及び、応力の影響を受ける半導体回路をシミュレートするためのシステム、及び、応力の影響を受ける半導体回路の設計を最適化するためのシステムに関する。

半導体回路の挙動を予測できる信頼性のある回路シミュレーションの結果を提供するためには、半導体デバイスの正確なモデリングが必要である。多くの場合、回路シミュレーションは、個々の回路コンポーネントの駆動電流、複数の回路コンポーネント間の信号遅延、又は、チップの動作速度及び他のチップとの相互作用による回路の全体的な性能のような回路特性を予測するために、回路の設計段階中に用いられる。

応力は、半導体材料のバンド構造、及びその結果としてキャリアの移動度を変えることによって半導体デバイスの性能に影響を及ぼす。この効果は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において顕著であり、その理由はＭＯＳＦＥＴの相互コンダクタンスが本体（ボディ）内の少数キャリアの移動度の影響を受けるからである。例えば、シリコン基板上に形成されたｐ型ＭＯＳＦＥＴの正孔移動度は、チャネル方向の、即ち、ソース及びドレインを結ぶ線に沿った、一軸性圧縮応力の下で増加する。シリコン基板上に形成されたｎ型ＭＯＳＦＥＴの電子移動度は、チャネル方向の引張応力の下で増加する。少数キャリアの移動度の変化は、応力の型（タイプ）及び方向、並びに、半導体基板材料に依存する。

半導体デバイスに応力を付与する種々の方法が当技術分野で知られており、それには半導体基板内に形成される歪み層、半導体デバイス上に形成される応力ライナ、及び、シリコンゲルマニウム合金のような応力誘起材料を半導体構造体内、例えば、ＭＯＳＦＥＴのソース及びドレイン領域内に埋め込むことが含まれる。応力工学は、一般に、半導体デバイスの性能の実質的な改善をもたらしてきた。しかし、性能の改善の程度は、半導体デバイスに加えられる応力のレベル、例えば、ＭＯＳＦＥＴのチャネルに加えられる応力のレベルに依存する。

物理量として応力は、３次元テンソルとして半導体デバイス内のあらゆる点で定義され、従って半導体構造体内のテンソル場を形成する。応力は物理的構造体によって生成されるので、半導体デバイスの周りの物理的構造体内の配列の変化が、応力の変化をもたらす。従って、半導体デバイスの正確なモデリングには、半導体デバイスに対する応力の効果のモデリングが必要である。デバイス・モデリング及び回路シミュレーションを目的とする半導体デバイス内の応力をモデリングする方法は、特許文献１に記載されている。

応力は半導体デバイスの周りの多くの物理的構造体の影響を受けるので、応力モデリングは、関係する半導体デバイス構造体の周りの物理的構造体による応力の変化を考慮に入れる。最も重要なのは、応力生成基板層、応力ライナ、及び埋め込み応力生成材料のような応力生成構造体の型（タイプ）及び位置である。応力の伝播に影響を及ぼす他の物理的構造体の型及び位置もまた、半導体デバイスに加わる応力に影響を及ぼす。

図１を参照すると、ＭＯＳＦＥＴのチャネルが、ゲート２及び活性領域６の重なり領域内に配置される例示的な半導体のレイアウトが与えられる。ゲート２は、問題の応力がゲート２の真下のチャネルに加えられるので「犠牲ゲート」と呼ばれる。犠牲ゲート２に対応する物理的ＭＯＳＦＥＴのチャネル上の応力に影響を及ぼす物理構造体の典型には、犠牲ゲート２自体、別のゲート３、例えば、ＭＯＳＦＥＴのソース及びドレイン領域のような活性領域６の上に直接配置される金属コンタクト構造体を表すコンタクト・バー４、活性領域６、浅いトレンチ分離（８、８’）、及び、１つの型の応力ライナと別の型の応力ライナとの間の境界９が含まれる。図１において、境界９は、浅いトレンチ分離を、１つの型の応力ライナを有する第１の部分８、及び別の型のライナを有する別の部分８’に分割する。図１は幾つかの例示的な構造体の典型を示すが、犠牲ゲートの真下のチャネルに加わる応力は、一般に、他のオブジェクト、又は他の形状クラスに属するインスタンスによってレイアウト内に表わされる多くの他の型の物理構造体の影響を受ける可能性がある。

応力のモデリング中、物理構造体は、物理構造体を特徴付ける関連付けられた番号を有する所定の応力影響形状クラスに分類される。回路の設計段階中、物理構造体の各々は、オブジェクト又は形状クラス内のインスタンスによって表わされる。形状クラスの例には、設計レベル内で画定されるＲＸ（凹部酸化物）と呼ばれる活性領域のクラス、設計レベル内で画定されるＰＣ（ポリシリコン導電体）と呼ばれるゲート導電体のクラス、設計レベル内で画定されるＭＣ（金属コンタクト）と呼ばれるコンタクト・バーのクラス、ＢＰ（ブロックｐ型注入）と呼ばれるレベル内で画定される１つの型の応力ライナと別の型の応力ライナとの間の境界のクラスなどを含む。スタッド・コンタクトもまた、形状クラスとして考慮される。通常、対応する物理構造体の種々異なる応力特性を反映するために、多くの型の形状クラスが上に挙げたものに加えて定義される。形状クラスの各々のインスタンスは、通常、物理半導体構造体を画定する設計レイアウト内の幾何学的形状を含む。例えば、ゲート導電体の形状クラスの一つのインスタンスは、図１のゲート導電体３である。

犠牲層２の真下のチャネルに加わる応力を計算するために、形状クラス内のインスタンスの幾何学的態様を特徴付ける形状寸法は、応力寄与の計算に用いられる。この計算は、各形状クラス内の各インスタンスに対して繰り返される。図１に示す幾つかの例示的な形状寸法は、活性領域のインスタンスに関する活性領域６の幅Ｗ、犠牲ゲート２の西端（地図を見るのと同じ様式でレイアウトを見るとき）から西に配置される第１のゲート３の壁までの距離ＰＣ−ＰＣＷ、犠牲ゲート２の周りのコンタクト・バー４の寸法（ＭＣＥＷ、ＭＣＥＬ、ＭＣＷＷ、ＭＣＷＬ、ＭＣ２ＷＷ、ＭＣ２ＷＬ）、犠牲ゲート２からコンタクト・バー４までの距離（ＰＣ−ＭＣＥ、ＰＣ−ＭＣＷ、ＰＣ−ＭＣ２Ｗ）、犠牲ゲート２の端部と活性領域６の端部との間の距離（ＰＣ−ＲＸＥ、ＰＣ−ＲＸＷ）、異なる型の応力ライナの間の境界９の最も近い北端、南端、東端及び西端への距離（ＰＣ−ＢＰＮ、ＰＣ−ＢＰＳ、ＰＣ−ＢＰＥ、ＰＣ−ＢＰＷ）などを含む。本明細書において図１の使用は、例示的な目的のためだけである。典型的には、各々が複数の形状クラスのいずれか１つに属し、異なる形状寸法によって特徴づけられる、複数のインスタンスが、ＭＯＳＦＥＴのチャネルに加わる応力に寄与する。

上述のように、ＭＯＳＦＥＴのチャネルに加わる応力は、ＭＯＳＦＥＴの体積内で定義される３次元テンソル場である。（００１）表面方向及び（１１０）チャネル配向を有する標準的なウェハにおいて、デバイスに影響を及ぼす応力の主成分は、縦応力及び横応力である。ここで縦応力は、電流の方向の応力と定義され、そして、横応力は、デバイスの幅方向で電流の方向に垂直な応力である。他の応力成分はレイアウトの変化に対してあまり敏感でないと予想されるので、第１の焦点は縦及び横の応力成分に合わせられる。ＭＯＳＦＥＴ内の応力テンソル場の応力効果は３次元的でありかつ不均一であるが、チャネル応力ベクトルで解析的に近似することができる。これらの解析解は、縦及び横方向におけるチャネル内の平均応力を表す。

関連する重要な感受性（クリティカル感度）に基づいて、ＭＯＳＦＥＴ内の完全な３次元応力テンソル場は、２つの成分ベクトルとして近似し、表すことができる。この２次元ベクトル近似において、チャネル応力は平均の縦及び横応力成分に分解される。これらの成分は、キャリアがチャネルを横切るときにキャリアに加わる応力の平均的効果を反映するように定められる。縦応力項は、自己応力項σ_ｓｅｌｆと、コンタクト構造体応力項σ_ＣＡ、ゲート導電体構造体応力項σ_ＰＣ、浅いトレンチ分離応力の縦成分項σ^Ｌ _ＲＸ、ライナ境界応力縦成分項σ^Ｌ _ＤＳＬ、及び埋め込み材料生成応力項σ_{ｅＳｉＧｅ}のような、チャネル応力に対する隣接する構造体の影響を反映する項とに、さらに分解することができる。横応力項は、本体（ボディ）のコンタクト構造体応力項σ_ＢＣ（半導体オン・インシュレータ基板の場合）、浅いトレンチ分離応力の横成分項σ^Ｔ _ＲＸ、及び、ライナ境界応力の横成分項σ^Ｔ _ＤＳＬにさらに分解することができる。

σ^Ｌ＝σ_ｓｅｌｆ＋σ_ＣＡ＋σ_ＰＣ＋σ^Ｌ _ＲＸ＋σ^Ｌ _ＤＳＬ＋σ_{ｅＳｉＧｅ} （Ｂ．１）

σ^Ｔ＝σ_ＢＣ＋σ^Ｔ _ＲＸ＋σ^Ｔ _ＤＳＬ （Ｂ．２）

個々の項はそれ自体の符号を有する、即ち、正又は負とすることができる。全体の縦応力σ^Ｌは、設計レイアウト内の分析されるゲートの左側及び右側からの寄与を含み、ここで左及び右は電流の方向に、即ち、物理ＭＯＳＦＥＴ内のソース及びドレインを結ぶ方向において定められる。全体の横応力σ^Ｔは、設計レイアウト内の分析されるゲートの頂部及び底部からのライナ境界応力の横成分項を含み、ここで頂部及び底部は半導体基板表面の平面内で電流の方向に垂直に定められ、更に全体の横応力はあらゆる浅いトレンチ分離の横応力を含む。

σ^Ｌ＝σ^Ｌ _ｌｅｆｔ＋σ^Ｌ _{ｒｉｇｈｔ} （Ｂ．３）

σ^Ｔ＝σ^Ｔ _ｔｏｐ＋σ^Ｔ _{ｂｏｔｔｏｍ} （Ｂ．４）

このように計算されるチャネル応力は、コンパクト・モデルのパラメータを予測する際にコンパクト・モデルの正確さを改善するのに用いることができる。例えば、コンパクト・モデルのパラメータはＭＯＳＦＥＴのチャネル内のキャリア移動度とすることができる。

図２を参照すると、上述の特許文献１に説明されたコンパクト・モデル内のモデル・パラメータを計算する従来技術の方法が示される。コンパクト・モデルは、ベース・モデルと応力モデルを含む。ＭＯＳＦＥＴのチャネル内のキャリア移動度のようなモデル・パラメータは、応力モデルを用い、それをモデル・パラメータの式に用いて応力を計算することによって計算される。

ベース・モデルは、長さスケーリング・マクロ、即ち、変化するゲート長Ｌ（ソースとドレインの間の距離）及び変化するゲート幅Ｗを有し、一方他の形状クラスのインスタンスはレイアウト内で一定に留まる、１組のトランジスタにより較正される。これは、コンパクト・モデルが応力効果の存在しない状態で較正される従来の方法である。応力モデルはレイアウト依存マクロ、即ち、同じゲート長Ｌを有し、一方他の形状クラスのインスタンスは変化する１組のトランジスタにより較正される。

コンパクト・モデルの構築中に必要な大量の時間及びリソースのために、ベース・モデル及び応力モデルは独立に組み立てられる。組み立てられたコンパクト・モデルは、例えば、長さスケーリング・マクロのモデル・パラメータを予測する際に、チャネル長のスケーリングに関して自己矛盾のない（首尾一貫した）ものでなければならない。しかし、チャネル長のスケーリングは、ベース・モデルが自己応力のような長さ依存に作られた応力によって導入されるチャネル長スケーリングの成分を意図せずに含むので、自己矛盾のないものにすることはできない。応力モデルが理論に基づくものであり、ベース・モデルとは独立に生成されるので、従来技術の方法は、応力モデルが構築されたのとは異なるゲート長を有するＭＯＳＦＥＴデバイスに対する応力効果を過度に補償するか又は不十分に補償する傾向がある。

従来技術の応力モデルの正確さに関して、チャネル内のキャリア移動度は、式（Ｂ．５）によって与えられる縦及び横応力に応じた複合移動度によって近似される。

μ（σ）＝μ（σ^Ｌ，σ^Ｔ）＝μ_０×（ｃ^Ｌ _２σ^Ｌσ^Ｌ＋ｃ^Ｌ _１σ^Ｌ＋ｃ^Ｌ _０＋ｃ^Ｔ _２σ^Ｔσ^Ｔ＋ｃ^Ｔ _１σ^Ｔ＋ｃ^Ｔ _０） （Ｂ／５）

量σ^Ｌ、σ^Ｔ及びμ（σ^Ｌ，σ^Ｔ）は、レイアウト依存マクロ、即ち、半導体デバイスの各々のデバイス・パラメータの測定値からσ^Ｌ、σ^Ｔ及びμ（σ^Ｌ，σ^Ｔ）を計算するように設計された複数の半導体デバイスのレイアウト、を用いて構築された物理半導体デバイスからの測定データをフィッティングすることによって計算される。項μ_０は、ベース・モデルの較正中に計算される。σ^Ｌ及びσ^Ｔのフィッティングはレイアウト依存マクロからのデータセットを用いて実行されるので、非名目（非ノミナル）のデバイス長に関する自己応力の補正は、従来技術によっては与えられない。換言すれば、計算された自己応力値は、レイアウト依存マクロ内に用いられ、通常は名目（ノミナル）デバイス長であるデバイス長に対してだけ較正される。

米国特許出願公開第１１／１９３、７１１号明細書

従って、コンパクト・モデルにおける寸法（ディメンション）スケーリング・マクロから生成されるデータセットと矛盾しない正確な応力モデルを提供する方法に対する必要性が存在する。

また、モデル・パラメータに対する応力の影響をよりよく予測するための、寸法スケーリング・マクロ内のレイアウト変数の正確な定数、１次及び２次係数を有するモデル・パラメータを計算する方法に対する必要性が存在する。

さらに、正確な応力モデルと、寸法スケーリング・マクロからの測定データと矛盾せず、そして、寸法スケーリング・マクロ内のレイアウト変数の正確な定数、１次及び２次項係数を有する正確なモデル・パラメータとを用いて、半導体デバイスをモデリングするためのシステムに対する必要性が存在する。

さらに、正確な応力モデルと、寸法スケーリング・マクロからの測定データと矛盾せず、そして、寸法スケーリング・マクロ内のレイアウト変数の正確な定数、１次及び２次項係数を有する正確なモデル・パラメータとを用いて、半導体回路をシミュレートし、及び／又は、半導体回路を最適化するためのシステムに対する必要性が存在する。

本発明は、コンパクト・モデルのモデル・パラメータの正確さを改善する計算方法を提供することによって、上述の必要性に対処するシステム及び方法を提供する。具体的には、本発明は、独立に生成された一対のベース・モデルと応力モデルの間の矛盾を、ベース・モデルを生成するデータセット、例えば、寸法スケーリング・マクロからのデータセットに応力モデルを再フィッティングすることによって、解消する方法及びアルゴリズムを用いる。再フィッティングのアルゴリズムは、応力モデルが寸法スケーリング・マクロから取得されたデータセットに適用されるので、ベース・モデルと応力モデルの間のあらゆる不一致を解消する。寸法スケーリング・マクロのデバイスに対する応力オフセットは、同じデバイスに関するモデル・パラメータの測定値にフィットするように計算される。応力オフセット関数は、応力の変化をデバイス長の関数として与える。モデル・パラメータを寸法スケーリング・マクロからのデータセットにフィッティングするプロセスは、モデル・パラメータに関する定数、１次及び２次係数を計算し、これらを用いて、回路シミュレーション及び回路最適化に用いられるモデル・パラメータ及びコンパクト・モデルの正確さが高められる。

本発明の第１の態様により、応力が加えられる半導体デバイスをモデリングする方法が提供され、その方法は、
寸法スケーリング・マクロを生成し、そして寸法スケーリング・マクロからの第１のデータセットをフィッティングすることによってベース・モデルを導出するステップであって、第１のモデル半導体デバイスの少なくとも１つの固有寸法が寸法スケーリング・マクロ内で変化し、ベース・モデルは少なくとも１つのモデル・パラメータを計算する機能を有する、ステップと、
レイアウト依存マクロを生成し、そしてレイアウト依存マクロからの第２のデータセットをフィッティングすることによって原の応力モデルを導出するステップであって、種々の形状寸法を有する少なくとも１つの形状クラスのインスタンスがレイアウト依存マクロ内の第２のモデル半導体デバイスの周りに存在し、原の応力モデルは少なくとも１つのモデル・パラメータを計算する機能を有する、ステップと、
原の応力モデルを第１のデータセットに再フィッティングして寸法依存応力オフセット関数を計算するステップと、
寸法依存応力オフセット関数を再フィッティング応力モデルに組み込んで少なくとも１つのモデル・パラメータに関する計算値を与えるステップと
を含む。

この方法は、ｍ’（Ｌ，Ｇ）＝Ｐ（Ｌ，Ｇ）／Ｐｆ｛σ（Ｌ，０）｝の数式を有する変形乗数関数ｍ’（Ｌ，Ｇ）を計算するステップをさらに含むことが好ましく、ここで、Ｌは半導体デバイスの少なくとも１つの固有寸法のセットであり、Ｇは形状パラメータのセットであり、Ｐ（Ｌ，Ｇ）はモデル・パラメータに関する寸法及びジオメトリ依存の式であり、σ（Ｌ，０）は、第１のモデル半導体デバイスに加わる応力に関する寸法依存の式であり、そして、Ｐｆ｛σ（Ｌ，０）｝は、Ｇ＝０で見積られた再フィッティング応力モデルのモデル・パラメータに関する応力依存の式である。変形乗数関数、ｍ’（Ｌ，Ｇ）の値は、再フィッティングに使用される少なくとも１つの固有寸法の全ての値に対して実質的に１．０である。

再フィッティング応力モデルには、縦応力成分及び横応力成分を用いることができ、ここで縦応力成分及び横成分の両方の方向は、半導体基板の表面を表す平面内にあり、互いに直交する。

少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数は、第１のデータセットの再フィッティングにより計算することができる。

本方法はさらに、
半導体デバイスのレイアウト依存構造部をレイアウト・データセットから抽出するステップと、
レイアウト依存構造部からの少なくとも１つの形状クラスのインスタンスを特徴付ける形状寸法を生成するステップと
を含むことができる。

半導体デバイス、第１のモデル半導体デバイス、及び第２のモデル半導体デバイスは、それぞれ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、第１のモデルＭＯＳＦＥＴ、及び第２のモデルＭＯＳＦＥＴとすることができる。再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーを用いることができ、ここでＭＯＳＦＥＴ内の３次元応力場の効果は、第１及び第２のスカラーによって近似される。少なくとも１つのモデル・パラメータは、ＭＯＳＦＥＴのキャリア移動度、ＭＯＳＦＥＴの閾値電圧、ＭＯＳＦＥＴのチャネル内の応力、ＭＯＳＦＥＴのチャネル内の歪み、ＭＯＳＦＥＴのオン電流、ＭＯＳＦＥＴのオフ電流、及びＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を含むことができる。

第１のモデルＭＯＳＦＥＴの少なくとも１つの固有寸法は、数学的な意味で、第１のモデル半導体デバイスの長さ及び幅を含むことができる。第１のデータセットの再フィッティングは、長さが変化する第１のモデルＭＯＳＦＥＴに対して実行することができる。

本発明の第２の態様により、半導体デバイスをモデリングするためのシステムが提供される。半導体デバイスは少なくとも１つの応力生成成分又は少なくとも１つの応力伝達成分を有する。このシステムは、
寸法スケーリング・マクロからの第１のデータセットをベース・モデルにフィッティングするための第１のフィッティング手段であって、第１のモデル半導体デバイスの少なくとも１つの固有寸法が寸法スケーリング・マクロ内で変化し、ベース・モデルは少なくとも１つのモデル・パラメータを計算する機能を有する、第１のフィッティング手段と、
レイアウト依存マクロからの第２のデータセットを原の応力モデルにフィッティングするための第２のフィッティング手段であって、種々の形状寸法を有する少なくとも１つの形状クラスのインスタンスがレイアウト依存マクロ内の第２のモデル半導体デバイスの周りに存在し、原の応力モデルは少なくとも１つのモデル・パラメータを計算する機能を有する、第２のフィッティング手段と、
少なくとも１つのモデル・パラメータを第１のデータセットに再フィッティングして再フィッティング応力モデルを生成するための第３のフィッティング手段と
を備える。

本システムは、少なくとも１つのモデル・パラメータを第１のデータセットにフィッティングする際に、少なくとも１つの応力オフセットを計算するための計算手段をさらに備えることができる。

再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーを用いることができ、ここで、ＭＯＳＦＥＴ内の３次元応力場の効果は第１及び第２のスカラーによって近似される。少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数は第１のデータセットの再フィッティングにより計算することができる。

例えば、半導体デバイス、第１のモデル半導体デバイス、及び第２のモデル半導体デバイスは、それぞれ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、第１のモデルＭＯＳＦＥＴ、及び第２のモデルＭＯＳＦＥＴとすることができる。少なくとも１つのモデル・パラメータは、ＭＯＳＦＥＴのキャリア移動度、ＭＯＳＦＥＴの閾値電圧、ＭＯＳＦＥＴのチャネル内の応力、ＭＯＳＦＥＴのチャネル内の歪み、ＭＯＳＦＥＴのオン電流、ＭＯＳＦＥＴのオフ電流、及びＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を含むことができる。

本発明の第３の態様によると、半導体回路動作をシミュレートするためのシステムは、
半導体回路のレイアウト依存情報をレイアウト・データセットから抽出する抽出手段と、
レイアウト依存情報を受け取り、半導体回路内の半導体デバイスに関する少なくとも１つの応力依存モデル・パラメータ値を生成する、半導体回路の性能のモデリングに用いるためのコンパクト・モデルであって、少なくとも１つの応力依存モデル・パラメータ値は、原の応力モデルを寸法スケーリング・マクロからの第１のデータセットに再フィッティングすることによって生成される再フィッティング応力モデルから生成され、再フィッティング応力モデルは寸法依存応力オフセット関数に依存し、寸法依存応力オフセット関数は、応力をモデル・パラメータの測定値にフィッティングすることによって、レイアウト依存マクロからの第２のデータセットから生成される、コンパクト・モデルと
を含む。

本システムはさらに、ｍ’（Ｌ，Ｇ）＝Ｐ（Ｌ，Ｇ）／Ｐｆ｛σ（Ｌ，０）｝の数学形式を有する変形乗数関数ｍ’（Ｌ，Ｇ）を計算する手段を備えることができる。ここで、Ｌは半導体デバイスの少なくとも１つの固有寸法のセットであり、Ｇは形状パラメータのセットであり、Ｐ（Ｌ，Ｇ）はモデル・パラメータに関する寸法及びジオメトリ依存の式であり、σ（Ｌ，０）は、第１のモデル半導体デバイスに加わる応力に関する寸法依存の式であり、そしてＰｆ｛σ（Ｌ，０）｝は、再フィッティング応力モデルのモデル・パラメータに関する応力依存の式である。

半導体デバイスはＭＯＳＦＥＴとすることができ、再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーを用いることができ、その際、ＭＯＳＦＥＴ内の３次元応力場の効果は、第１及び第２のスカラーによって近似される。

半導体デバイスはＭＯＳＦＥＴとすることができ、そして、少なくとも１つの応力依存モデル・パラメータは、ＭＯＳＦＥＴのキャリア移動度、ＭＯＳＦＥＴの閾値電圧、ＭＯＳＦＥＴのチャネル内の応力、ＭＯＳＦＥＴのチャネル内の歪み、ＭＯＳＦＥＴのオン電流、ＭＯＳＦＥＴのオフ電流、及びＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を含むことができる。

再フィッティング応力モデルには、縦応力成分及び横応力成分を用いることができ、ここで、縦応力成分及び横応力成分の両方の方向は、半導体基板の表面を表す平面内にあり、互いに直交する。

再フィッティング応力モデルは、第１のデータセットの再フィッティングにより、少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数を与えることができる。

本発明の第４の態様により、半導体回路の設計を最適化するためのシステムが提供される。このシステムは、
半導体回路のレイアウト依存情報をレイアウト・データセットから抽出する抽出手段と、
レイアウト依存情報を受け取り、半導体回路をシミュレートするコンパクト・モデルであって、再フィッティング応力モデルは少なくとも１つの応力依存モデル・パラメータ値を生成し、再フィッティング応力モデルは、原の応力モデルを寸法スケーリング・マクロからの第１のデータセットにフィッティングすることによって生成され、寸法依存応力オフセット関数に依存し、そして、寸法依存応力オフセット関数は、応力をモデル・パラメータの測定値にフィッティングすることによって、レイアウト依存マクロからの第２のデータセットから生成される、コンパクト・モデルと、
半導体回路の性能目標が満たされるどうかを判断し、性能目標が満たされない場合、性能目標が満たされない原因の診断を生成するための回路性能評価手段と
を備える。

レイアウト・データセットは、性能目標が満たされない場合に、さらなるシミュレーションのために修正することができ、半導体回路の性能目標が達成されるか又はシミュレーションの結果がシミュレーションを停止するためのプリセット条件を満たすまで、もう一回りのシミュレーション手順が実行される。

再フィッティング応力モデルには、縦応力成分及び横応力成分を用いることができ、そして再フィッティング応力モデルは、第１のデータセットの再フィッティングにより計算することができる少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数を与えることができる。

半導体回路はＭＯＳＦＥＴを含むことができ、少なくとも１つの応力依存モデル・パラメータ値は、ＭＯＳＦＥＴのキャリア移動度、ＭＯＳＦＥＴの閾値電圧、ＭＯＳＦＥＴのチャネル内の応力、ＭＯＳＦＥＴのチャネル内の歪み、ＭＯＳＦＥＴのオン電流、ＭＯＳＦＥＴのオフ電流、及びＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を表すことができる。

半導体回路はＭＯＳＦＥＴを含むことができ、再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーを用いることができ、ここでＭＯＳＦＥＴ内の３次元応力場の効果は第１及び第２のスカラーによって近似される。再フィッティング応力モデルは、第１のデータセットの再フィッティングにより、少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数を与えることができる。

犠牲ゲート２で表される物理ゲート構造体の真下に配置された物理チャネルに加わる応力に影響を及ぼす種々の形状クラスのインスタンスを示す例示的な半導体レイアウトである。 ベース・モデルと応力モデルが独立に構築される従来技術の方法を示す。 本発明によるモデル・パラメータ関数を計算するためのアルゴリズムを示す。 本発明による、モデル・パラメータ関数のドメイン内の寸法スケーリング・マクロ及びレイアウト依存マクロの一組のテスト・ポイントの略図を示す。 本発明による寸法スケーリング・マクロからのモデル・パラメータＰ（Ｌ，０）の測定値の例示的な分布を示す。 本発明による、再フィッティング応力モデルのパラメータ関数Ｐｆ（Ｌ，Ｇ）及び変形乗数関数ｍ’（Ｌ，Ｇ）を計算するためのアルゴリズムを示す。 寸法依存応力オフセット関数の、計算された寸法依存応力オフセット値へのフィッティングを示す。 意図的にモデル・パラメータＰ（Ｌ，０）の測定値にフィットさせた再フィッティング応力モデルにおけるモデル・パラメータＰ（Ｌ，０）に関する応力依存式Ｐｆ｛σ（Ｌ_０，０）×Ｏ（Ｌ）｝のグラフを示す。 ｍ’（Ｌ，Ｇ）＝Ｐ（Ｌ，Ｇ）／Ｐｆ｛σ（Ｌ，０）｝の数学形式を有する変形乗数関数ｍ’（Ｌ，Ｇ）の、（ｐ_１＋ｑ）次元空間内でプロットされた等高線図の略図を示し、ここでｐ_１は寸法スケーリング・マクロからのデータセットに関する再フィッティング・パラメータの自由度であり、ｎはレイアウト依存マクロに関するテスト・ポイントの自由度である。 原の応力モデルのパラメータ関数を再フィッティングするのに用いられた少なくとも１つの固有寸法変数Ｌの射影Ｌ’の関数としての、他の固有寸法変数は名目値に設定した、変形乗数関数ｍ’（Ｌ’，０）のプロットを示す。

上述のように、本発明は、金属酸化物トランジスタ電界効果トランジスタ（ＭＯＳＦＥＴ）のキャリア移動度及び閾値電圧を含む、レイアウト依存応力の影響を受けるデバイスのモデル・パラメータを決定する方法、及び、半導体デバイスの応力依存デバイス特性をモデリングするためのシステム、及び、応力の影響を受ける半導体回路をシミュレートするためのシステム、及び、応力の影響を受ける半導体回路を最適化するためのシステムに関するものであり、これから添付の図面を用いて詳細に説明する。

応力依存モデル・パラメータＰは、加えられた応力によって変化し、デバイス特性を特徴付ける、コンパクト・モデル内の任意のモデル・パラメータとすることができる。応力依存モデル・パラメータＰは、半導体デバイスのレイアウト依存情報から、又は典型的にはネットリストの形式の半導体回路データから計算され、これらの情報はレイアウト・データセットから抽出手段により抽出することができる。応力依存モデル・パラメータＰは、半導体デバイス又は半導体回路の性能に影響を及ぼし、そして加えられた応力の影響を受ける、任意の電気パラメータとすることができる。金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、応力依存モデル・パラメータＰは、ＭＯＳＦＥＴのキャリア移動度、ＭＯＳＦＥＴの閾値電圧、ＭＯＳＦＥＴのチャネル内の応力、ＭＯＳＦＥＴのチャネル内の歪み、ＭＯＳＦＥＴのオン電流、ＭＯＳＦＥＴのオフ電流、又はＭＯＳＦＥＴの実効電流などとすることができる。本発明は一つの応力モデル・パラメータを用いて説明するが、本発明を一組の複数の応力依存モデル・パラメータに適用することは、容易なことであり本明細書において明確に意図されている。

半導体デバイスのレイアウト依存構造部は、レイアウト・データセットから抽出手段によって抽出される。抽出手段の型（タイプ）及び動作は、当該技術分野において既知である。半導体デバイスに関する少なくとも１つの形状クラスのインスタンスを特徴付ける形状寸法は、抽出されたレイアウト依存構造部から生成される。数学的には、応力依存モデル・パラメータを計算するのに必要なレイアウト依存情報の各々の部分集合は、ｄ次元ユークリッド空間Ｒ^ｄ内で定義されるｄ次元ベクトルと考えることができ、ここでｄは計算に用いられるスカラー又はデジタル変数の数を表す。例えば、図１の犠牲ゲート２に関連付けられる形状クラスのインスタンスの形状寸法の各々はスカラー変数である。別の実施例では、１つの型の応力ライナの存在又は欠如はデジタル変数であり、１又は０の割り当て値を有することができる。典型的なデバイス・レイアウト内には形状クラスの多くのインスタンスが存在するので、ｄの数は大きな数とすることができる。例えば、ＭＯＳＦＥＴのゲートが、応力依存モデル・パラメータが応力の計算を考慮する領域内で形状クラスの３０のインスタンスを有する場合には、各々のインスタンスが通常は相対位置に関する２つのスカラー変数、及びインスタンスの実寸に関する２つのスカラー変数を導入するので、数ｄは１２０を超える可能性がある。

数ｄは複雑な半導体回路内では容易に天文学的数字になり得るが、形状クラスのインスタンスからの応力効果は通常は線形である。数学的には、複数のインスタンスによる応力効果の重ね合わせは、単純な加算又は減算によって達成される。従って、モデル・パラメータに対する応力効果をモデリングする際の変数の数は取扱い可能な数に減らすことができる。例えば、２０の応力影響形状クラスがレイアウト・データセット内に存在する場合、４つのスカラー・パラメータが各インスタンスの構造部を完全に記述する場合、そして、各テスト・デバイスが非名目値を有する１つのスカラー・パラメータを有し、４つの非名目値がテスト・マクロ内のスカラー・パラメータをフィッティングするのに用いられる場合、テスト・マクロ内のテスト・デバイスの数を３２０の程度にすることができる。この場合、独立パラメータの数は８０となる。コンパクト・モデルにおいて、同じ形状クラスの複数のインスタンスの応力効果は、複数のインスタンスの各々からの応力寄与を合計することによって計算される。従って、テスト・マクロにおいて、レイアウト・データセット内の変数の数は、最小化されて取扱い可能な数になる。

モデル・パラメータに関するコンパクト・モデルを生成するのに用いられるテスト・マクロのレイアウト変数又はレイアウト・データセットの集合は、２つのカテゴリに分類される。コンパクト・モデルの生成に用いられる第１のカテゴリ内のレイアウト変数、又は第１のカテゴリのレイアウト変数「Ｌ」は、半導体デバイスの少なくとも１つの固有寸法変数のセットを含む。典型的には、第１のカテゴリのレイアウト変数は、上記のように半導体デバイス内の内在応力、即ち、自己応力σ_ｓｅｌｆに影響を及ぼす。本発明の説明のために、ｐは第１のカテゴリのレイアウト変数「Ｌ」内のスカラー及びデジタル・レイアウト変数の数を示す、即ち、Ｌはｍ次元ユークリッド空間Ｒ^ｐにおけるｐ次元ベクトルである。例えば、ＭＯＳＦＥＴにおいて、第１のカテゴリはＭＯＳＦＥＴの長さ及び／又は幅を含むことができ、その場合、数ｐは２又は１となる。

コンパクト・モデルの生成に用いられる第２のカテゴリ内のレイアウト変数、又は第２のカテゴリのレイアウト変数「Ｇ」は、形状パラメータのセット、即ち半導体デバイスの少なくとも１つの固有寸法のセット以外の形状クラスの他のインスタンスのレイアウトに対する応力の依存性と関連付けられるパラメータを含む。理想的には、第１のカテゴリに属さない全ての応力影響形状寸法が第２のカテゴリに属する。第２のカテゴリは、上述のように、σ_ＣＡ、σ_ＰＣ、σ^Ｌ _ＲＸ、σ^Ｌ _ＤＳＬ、σ_{ｅＳｉＧｅ}、σ^Ｔ _ＲＸ、及びσ^Ｔ _ＤＳＬ のような項を通して、半導体デバイスに加わる応力に影響を及ぼす。本発明の説明のために、ｎは第２のカテゴリのレイアウト変数「Ｇ」内のスカラー及びデジタル・レイアウト変数の数を示す、即ち、Ｇはｑ次元ユークリッド空間Ｒ^ｑにおけるｑ次元ベクトルである。一般に、応力依存モデル・パラメータＰの真の値は、Ｌ及びＧの関数、即ち、（ｐ＋ｑ）次元ユークリッド空間Ｒ^ｐ＋ｑ内の多様体（マニホールド）内で定義されるＰ（Ｌ，Ｇ）によって近似される。ユークリッド空間Ｒ^ｐ＋ｑの幾つかの部分をＰ（Ｌ，Ｇ）のドメインから除外することができる理由は、レイアウト変数の各々の値が多くの場合に無限になり得ず、そしてレイアウト変数値の幾つかの組合せが物理的に不可能となり得るからである。

本発明により、Ｐ（Ｌ，Ｇ）は、コンパクト・モデルの形成段階中に種々の関数によって連続的に近似される。図３を参照すると、ブロック３１０はコンパクト・モデル形成の第１段階を表す。ベース・モデルは、第１の関数形、即ちベース・モデルのパラメータ関数Ｐｂ（Ｌ，０）を、第１のカテゴリのレイアウト変数「Ｌ」のみを用いてベース・モデルをフィッティングすることによって形成し、一方、第２のカテゴリの変数は、本明細書で「寸法スケーリング・マクロ」と呼ばれる第１のテスト・マクロを用いて、基準値「０」に固定される。この寸法スケーリング・マクロ内において、全てのテスト構造体は、第２のカテゴリのレイアウト変数Ｇに対して同じ又は類似の値を有し、これは値０に固定される。レイアウト変数Ｌはユークリッド空間Ｒ^ｐ内のベクトルである。レイアウト変数Ｇ及び第２のカテゴリのレイアウト値０は、ユークリッド空間Ｒ^ｑ内のベクトルである。

図４を参照すると、寸法スケーリング・マクロ内で用いられるＬ及びＧの組合せのセットを表すテスト・ポイントは、−２から２までの範囲のｉの整数値を有するテスト・ポイントＤ_ｉ，０のセットによって例示される。テスト・ポイントのセットＤ_ｉ、０は、「寸法スケーリング・マクロ・テスト・ポイント」又はＤＳＭＴと呼ばれる。第１のカテゴリのレイアウト変数Ｌは、ユークリッド空間Ｒ^ｐ内で定義されるｐ次元ベクトルであり、図４に用いた−２乃至２の整数は、第１のカテゴリのレイアウト変数Ｌの離散値を有するｐ次元ベクトルの計数を表す。寸法スケーリング・マクロ内のテスト・ポイントは、一度に一因子（one-factor-at-a-time）の方法、実験計画（design-of-experiments）（ＤＯＥ）方法、又は他の統計的方法を用いて選択することができる。図４は（ｐ＋ｑ）次元ユークリッド空間Ｒ^ｐ＋ｑの２次元平面内の略図であり、テスト・ポイントの実際の数はテスト・マクロ設計に依存するので、５つのポイントによるＤＳＭＴの表現は説明のためだけのものである。寸法スケーリング・マクロからのモデル・パラメータの測定値のデータセットを用いて、ベース・モデルは以下の式で与えられるベース・モデルのパラメータ関数Ｐｂ（Ｌ、０）を計算する。

Ｐｂ（Ｌ，０）＝Ｐ_０×ｍ（Ｌ，０） （Ｄ．１）

ベース・モデルのパラメータ関数Ｐｂ（Ｌ，０）は、ｍ次元多様体のドメイン内で定義され、この多様体はレイアウト変数Ｌ及びＧのドメインを表す（ｐ＋ｑ）次元ユークリッド空間Ｒ^ｐ＋ｑの部分空間である、即ち、Ｇの値は、ベース・モデルのパラメータ関数Ｐｂ（Ｌ，０）のドメイン内において０に固定される。ここでＧ＝０は基準応力レベルによって定義される。Ｐ_０は定数であり、これは通常、ベクトルＬの名目値及びベクトルＧの名目値を有する、即ち、Ｌ＝Ｌ_０及びＧ＝０におけるモデル・パラメータの測定数値である。ベース・モデルのパラメータ乗数関数ｍ（Ｌ，０）は、変数Ｇの０に設定された所与の値に対してＬの関数として測定されたモデル・パラメータの値の変化を反映する無次元関数である。ｍ（Ｌ，０）の値は、１．０、又は基準応力レベルを含む基準レイアウトに関するＬ_０における何らかの他の基準値にとられる。

図３を参照すると、ブロック３２０はコンパクト・モデル形成の第２段階を表す。応力モデルは、第２の関数形、即ち応力モデルのパラメータ関数Ｐｓ（Ｌ，Ｇ）を、本明細書では「レイアウト依存マクロ」と呼ばれる第２のテスト・マクロを用い、第２のカテゴリのレイアウト変数「Ｇ」のみを用いて応力モデルをフィッティングすることによって形成し、一方、第１のカテゴリの変数は基準値Ｌ_０に固定される。この段階での応力モデルは、後に導入される再フィッティング応力モデルと対照させて、「原の（オリジナル）」応力モデルと呼ばれる。レイアウト依存マクロ内において、テスト構造体は、第１のカテゴリのレイアウト変数Ｌに関して、名目値Ｌ_０に固定された同じ値を有することができる。レイアウト変数Ｇは、ユークリッド空間Ｒ^ｑ内のベクトルである。第２のカテゴリのレイアウト変数のためのレイアウト変数Ｌ及びレイアウト変数の名目値Ｌ_０は、ユークリッド空間Ｒ^ｐ内のベクトルである。

図４を参照すると、レイアウト依存マクロ内で用いられるＬ及びＧの組合せのセットを表すテスト・ポイントは、−２から２までの範囲のＧのベクトル値を有するテスト・ポイントのセット、Ｄ_０、Ｇによって示される。テスト・ポイントのセットＤ_０、Ｇは、「レイアウト依存マクロ・テスト・ポイント」又はＬＤＭＴと呼ばれる。第２のカテゴリのレイアウト変数Ｇは、ユークリッド空間Ｒ^ｑ内で定義されるｎ次元ベクトルであり、図４に用いた−２から２までのベクトルは、第２のカテゴリのレイアウト変数Ｇの離散値を有するｎ次元ベクトルの計数を表す。レイアウト依存マクロ内のテスト・ポイントは、一度に一因子（one-factor-at-a-time）の方法、実験計画（design-of-experiments）（ＤＯＥ）方法、又は他の統計的方法を用いて選択することができる。レイアウト依存マクロからのモデル・パラメータの測定値のデータセットを用いて、応力モデルは、以下の式で与えられる応力モデルのパラメータ関数Ｐｓ（Ｌ，Ｇ）を計算する。

Ｐｓ（Ｌ，Ｇ）＝Ｐ_０×ｍ（Ｌ，Ｇ） （Ｄ．２）

応力モデルのパラメータ関数Ｐｓ（Ｌ，Ｇ）は、（ｐ＋ｑ）次元の多様体のドメイン内で定義され、この多様体はレイアウト変数Ｌ及びＧを表す（ｐ＋ｑ）次元ユークリッド空間Ｒ^ｐ＋ｑ内の部分集合であり、即ち、関数の変数はレイアウト変数Ｌ及びＧの組合せとなる。Ｐ_０は、ベース・モデルのパラメータ関数Ｐｂ（Ｌ，０）におけるのと同じ定数であり、これは通常、ベクトルＬの名目値、即ちＬ_０、及び、ベクトルＧの名目値、即ち０におけるモデル・パラメータの測定数値である。応力モデルのパラメータ乗数関数ｍ（Ｌ，Ｇ）は、Ｌ及びＧの関数として測定されたモデル・パラメータの値の変化を反映する無次元関数である。セット(集合)ＬＤＭＴにおけるＰの、Ｌ_０及びＧの異なる値において測定された測定値の、名目値Ｐ_０に対する比は、応力モデルのパラメータ乗数関数ｍ（Ｌ，Ｇ）を生成するように関数にフィッティングされる。ｍ（Ｌ，Ｇ）の値は（Ｌ_０，０）において１．０であり、Ｌ及びＧの関数として変化する。

応力モデルのパラメータ乗数関数ｍ（Ｌ，Ｇ）のフィッティングは、レイアウト依存マクロからのモデル・パラメータの測定値のデータセットに対して実行され、この段階では寸法スケーリング・マクロからのモデル・パラメータの測定値のデータセットに対しては実行されないことに注目されたい。

本発明によると、原の応力モデルのパラメータ関数Ｐｓ（Ｌ，Ｇ）のさらなる関数フィッティングが実行されて、コンパクト・モデルの正確さが改善される。応力モデルのパラメータ関数Ｐｓ（Ｌ，Ｇ）を「再フィッティング」するこのプロセスは、寸法スケーリング・マクロからのモデル・パラメータの測定値のデータセットを「再フィッティング」するのに必要な応力の変化を計算することによって実行される。換言すれば、再フィッティング・プロセスの媒体又はフィッティング・パラメータは、半導体デバイスに加わる計算された応力である。必須ではないが、縦応力成分及び横応力成分を用いることが好ましい。縦応力成分及び横成分の両方の方向は、半導体基板の表面を表す平面内にあり、互いに直交する。

例えば、モデリングする半導体デバイスは、ＭＯＳＦＥＴとすることができ、テスト・マクロ、即ち、寸法スケーリング・マクロ及びレイアウト依存マクロの両方はモデルＭＯＳＦＥＴを含むことができる。この場合、第１のカテゴリのレイアウト変数は、モデリングするＭＯＳＦＥＴの長さ及び／又は幅とすることができる。特に、長さはＭＯＳＦＥＴのチャネルの長さを指し、幅はＭＯＳＦＥＴのチャネルの幅を指す。レイアウト変数の第２のカテゴリにおいて、フィッティング・パラメータは、チャネル応力、又はＭＯＳＦＥＴのチャネル内の応力ベクトル場のベクトル値の加重平均とすることができる。必須ではないが、再フィッティング・プロセスには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーを用いることが好ましく、その結果ＭＯＳＦＥＴ内の３次元応力ベクトル場の効果は第１及び第２のスカラーによって近似される。上述のように、モデル・パラメータは、ＭＯＳＦＥＴのキャリア移動度、ＭＯＳＦＥＴの閾値電圧、ＭＯＳＦＥＴのチャネル内の応力、ＭＯＳＦＥＴのチャネル内の歪み、ＭＯＳＦＥＴのオン電流、ＭＯＳＦＥＴのオフ電流、及びＭＯＳＦＥＴの実効電流のうちの１つ又はサブセットとすることができる。或いは、モデル・パラメータはＭＯＳＦＥＴの何れかの他の応力依存モデル・パラメータとすることができる。

図３のブロック３３０を参照すると、変形乗数関数ｍ’（Ｌ，Ｇ）がｍ’（Ｌ’，０）＝１．０となるように導入され、ここでＬ’は、第１のカテゴリのレイアウト変数の空間から、再フィッティング・プロセスに用いられるテスト・ポイントの間でのＬの変化によって定義されるｐ_１次元部分空間へのＬの射影である。Ｌの成分の各々の名目値が原のものに対応する座標系が仮定され、その結果ベクトルＬ_０の座標は、Ｌ_０の全ての成分に対して０となる。Ｌ_０の何れかの名目成分が∞に設定される場合、∞を０に変換する数学的変換、例えばｙ＝１／ｘが用いられる。次元数ｐ_１は、再フィッティング・プロセス中に用いられるデータセット内の第１のカテゴリのレイアウト変数における少なくとも１つの固有寸法変数の変化の自由度の数である。

再フィッティングに用いられるテスト・ポイントのセット内で、少なくとも１つの固有寸法変数Ｌは、第１のカテゴリのレイアウト変数であるが、再フィッティングに用いられるテスト・ポイントの間でのＬの変化によって定義されるｐ_１次元の部分空間への射影Ｌ’と同じであり、その結果ｐ_１の自由度を有する。任意のＬに関する自由度がｐ−ｐ_１となる、少なくとも１つの固有寸法変数の他の成分は、再フィッティングに用いられるテスト・ポイントのセット内で一定に保たれる。換言すれば、再フィッティング・プロセス中に用いられるデータセット内のＬの固定定数の数はｐ_２であり、ここでｐ_１とｐ_２の和はｐに等しい。

例えば、半導体デバイスがＭＯＳＦＥＴである場合、第１のカテゴリのレイアウト変数は、ＭＯＳＦＥＴの長さ及び／又は幅を含むことができ、少なくとも１つの固有寸法変数はＭＯＳＦＥＴの長さとすることができる。第１のカテゴリのレイアウト変数Ｌは、一般に、長さ及び幅の両方の変化を含む。再フィッティング・プロセスには、変化する長さ及び固定幅を有するテスト・ポイントからのデータセットを用いることができる。再フィッティングに用いられるテスト・ポイントの間での第１のカテゴリのレイアウト変数の変化によって定義される部分空間は、長さによって定義される１次元空間である。幅は名目幅に固定される。再フィッティングに用いられるデータセットのドメイン内で、第１のカテゴリのレイアウト変数Ｌは、変化する長さ及び固定名目幅を有する。長さ変数の部分空間へのＬの射影Ｌ’は、変化する長さ及び名目幅を有し、その結果、Ｌと同じになる。射影Ｌ’によって定義される部分空間の自由度は１となる。名目値を有する他の成分の寸法、即ち、幅変数の寸法は１である。

一般に、射影Ｌ’の寸法は、第１のカテゴリのレイアウト変数Ｌの寸法より小さくなる可能性があり、又は第１のカテゴリのレイアウト変数Ｌと同じ寸法を有する可能性がある。ＭＯＳＦＥＴの場合、長さのみを、再フィッティングに用いるデータセット内の変化によって定義される部分空間の寸法とすることができ、その場合、Ｌ及びＬ’は、一般には異なり、又は代替的に、長さ及び幅の両方を再フィッティングに用いるデータセット内の変化によって定義される部分空間の寸法とすることができ、その場合には、Ｌ及びＬ’は、一般に等しくなる。

本発明によると、再フィッティング応力モデルのパラメータ関数Ｐ（Ｌ，Ｇ）は、変形乗数関数ｍ’（Ｌ，Ｇ）及び再フィッティング・ベース・モデルのパラメータ関数Ｐｆ｛σ（Ｌ，０）｝を用いて定義される。以下の関数関係が仮定される。

Ｐ（Ｌ，Ｇ）＝Ｐｆ｛σ（Ｌ，０）｝×ｍ’（Ｌ，Ｇ） （Ｄ．３）

換言すれば、モデル・パラメータＰは、Ｌ及びＧの関数として再フィッティング応力モデルのパラメータ関数Ｐ（Ｌ，Ｇ）によって近似される。再フィッティング応力モデルのパラメータ関数Ｐ（Ｌ，Ｇ）は、再フィッティング・ベース・モデルのパラメータ関数Ｐｆ｛σ（Ｌ，０）｝と変形乗数関数ｍ’（Ｌ，Ｇ）の積である。再フィッティング・ベース・モデルのパラメータ関数Ｐｆ｛σ（Ｌ，０）｝は、第２のカテゴリのレイアウト変数を０に設定し、Ｌの関数である応力パラメータσ（Ｌ，０）を有する寸法スケーリング・マクロからのモデル・パラメータの測定値のデータセットを再フィッティングすることによって、応力モデルのパラメータ関数Ｐｓ（Ｌ，Ｇ）から導出される。

図５を参照すると、寸法スケーリング・マクロからのモデル・パラメータの測定値Ｐ_ｉのデータセットが、寸法スケーリング・マクロにおける第１のカテゴリのレイアウト変数Ｌ_ｉの値の関数としてプロットされている。射影Ｌ’の変化の寸法が、第１のカテゴリのレイアウト変数Ｌの変化の寸法より小さい場合、テスト・ポイントのサブセットのみを用いて、測定値Ｐ_ｉを第１のカテゴリのレイアウト変数Ｌの射影Ｌ’にフィッティングする。テスト・ポイントのサブセットは、データセット内で変化する少なくとも１つの固有寸法変数以外の全ての他の固有寸法変数に対して、固定値、通常は名目値を有する。射影Ｌ’の変化の寸法が第１のカテゴリのレイアウト変数Ｌの変化の寸法と同じである場合には、寸法スケーリング・マクロから生成されたデータセットの全てを用いて、測定値Ｐ_ｉを、この場合Ｌに等しい射影Ｌ’にフィッティングすることができる。

図４を参照すると、測定値Ｐ_ｉを第１のカテゴリのレイアウト変数Ｌの射影Ｌ’にフィッティングするのに用いられるテスト・ポイントのサブセットは、交差集合（ＤＳＭＴ∩ＲＳＭＦＴ）によって定義されるドメインを有し、ここで、ＲＳＭＦＴ（再フィッティング応力モデルのフィッティング・テスト・ポイント）は、直接的又は間接的に応力モデルの再フィッティングに用いられる全てのテスト・ポイントのセット(集合)である。原の応力モデルのフィッティングに用いられる全てのテスト・ポイントのセットは、図４のセット(集合)ＬＤＭＴによって表される。再フィッティング・プロセス中にだけ用いられ、原の応力モデルのフィッティング中には用いられないテスト・ポイントのセットは、差集合、ＲＳＭＦＴ−ＬＤＭＴによって与えられる。

図３のブロック３４０を参照すると、関数形Ｐ（Ｌ，Ｇ）＝Ｐｆ｛σ（Ｌ，０）｝を用いて測定値Ｐ_ｉをフィッティングするのに必要な応力値σ_ｉが計算される。第１のカテゴリのレイアウト変数内の少なくとも１つの固有寸法変数の異なる値を有する、寸法スケーリング・マクロからのモデル・パラメータの測定値のデータセットは、寸法スケーリング・マクロからのデータをフィッティングするのに必要な応力を計算することによって再フィッティングされる。第１のカテゴリのレイアウト変数Ｌ_ｉのテスト・ポイント値の射影Ｌ’_ｉは、少なくとも１つの固有寸法変数の異なる値を有し、以下の関係を満たす。

Ｐ（Ｌ’_ｉ，０）＝Ｐｆ｛σ（Ｌ’_ｉ，０）｝ （Ｄ．４）

以下の式で定義されるオフセットＯ_ｉが計算される。

σ（Ｌ’_ｉ，０）＝σ（Ｌ_０，０）×Ｏ_ｉ （Ｄ．５）

式（Ｄ．４）及び（Ｄ．５）を組み合せて次式が得られる。

Ｐ（Ｌ’_ｉ，０）＝Ｐｆ｛σ（Ｌ_０，０）×Ｏ_ｉ｝ （Ｄ．６）

図６を参照すると、離散的な計算されたオフセット値Ｏ_ｉを有する寸法スケーリング・マクロからのモデル・パラメータの測定値Ｐ_１のデータセットの再フィッティングが示される。コンパクト・モデルに用いられる応力は３次元又は２次元ベクトルであるので、オフセット値Ｏ_ｉの各々は３つ又は２つの値のセット、即ち、ベクトルとすることができる。

図３のブロック３５０を参照すると、変数（引数）Ｌ’を有する連続オフセット・ベクトル関数Ｏ（Ｌ’）が、計算されたオフセット値Ｏ_ｉを連続関数にフィッティングすることによって定められる。この方法はグラフで図７に示される。Ｏ（Ｌ’）の値は、Ｌ’＝Ｌ’_０における、即ち、Ｌ’の名目値における応力の全ての成分に対して１．０に等しいが、一般には、３つ又は２つの成分を有する連続的に変化するベクトルである。

図８を参照すると、名目応力値σ（Ｌ_０，０）と連続オフセット・ベクトル関数Ｏ（Ｌ）の積が、第１のカテゴリのレイアウト変数内の少なくとも１つの固有寸法変数が変化するサブセットＬ’に対する式（Ｄ．３）のσ（Ｌ，０）に代入されて次式が得られる。

Ｐ（Ｌ’，０）＝Ｐｆ｛σ（Ｌ_０，，０）×Ｏ（Ｌ’）｝ （Ｄ．７）

図３を参照すると、実際の再フィッティング・プロセスには、再フィッティングに用いるモデル・パラメータの測定値に対するテスト条件として再フィッティング応力モデルのパラメータ・テスト・ポイント（ＲＳＭＦＴ）が用いられる。再フィッティング応力モデルのパラメータ・テスト・ポイント（ＲＳＭＦＴ）は、寸法スケーリング・マクロ・テスト・ポイント（ＤＳＭＴ）及びレイアウト・スケーリング・マクロ・テスト・ポイント（ＬＳＭＴ）の和集合（ユニオン）Ｕの部分集合である。再フィッティング応力モデルのパラメータ・テスト・ポイント（ＲＳＭＦＴ）は、ＤＳＭＴ−ＬＳＭＴで定義される差集合からの少なくとも１つのデータ・ポイントを含み、そしてＬＳＭＴの全てを含む。ＲＳＭＦＴは、和集合Ｕより小さい、即ち、（Ｕ−ＲＳＭＦＴ）≠φである可能性があり、或いは和集合Ｕと同じ、即ち、（Ｕ−ＲＳＭＦＴ）＝φである可能性がある。再フィッティング・プロセス中に用いられるデータセット内の変化する第１のカテゴリのレイアウト変数内の少なくとも１つの固有寸法変数によって定義される部分空間は、集合ＲＳＭＦＴ内でテスト・ポイントが占める部分空間に対応する。ＤＳＭＴ内のＬの自由度の大きさはｐである。交差集合（ＤＳＭＴ∩ＲＳＭＦＴ）内のＬの自由度の大きさはｐ_１である。差集合（ＲＳＭＦＴ−ＤＳＭＴ）内のＬの自由度の大きさはｐ_２である。ｐ_１とｐ_２の和はｐに等しい。和集合Ｕ内の自由度の大きさはｐ＋ｑである。ＲＳＭＦＴ内の自由度の大きさはｐ_１＋ｑである。

例えば、半導体デバイスがＭＯＳＦＥＴである場合、第１のカテゴリのレイアウト変数Ｌは、ＭＯＳＦＥＴの長さ及び幅を含むことができる。第１のカテゴリのレイアウト変数Ｌの値Ｌ’のサブセットは、長さの異なる値を含むことができ、一方、幅は、一定値、即ち、名目幅に固定される。この場合、再フィッティング応力モデルのパラメータ・テスト・ポイント（ＲＳＭＦＴ）は、レイアウト依存マクロ内のテスト・ポイント、及び寸法スケーリング・マクロ内の名目幅を有するテスト・ポイントだけを含む、即ち、ｐ_１＜ｐとなる。寸法スケーリング・マクロ内に非名目幅を有するテスト・ポイントが存在する場合には、（Ｕ−ＲＳＭＦＴ）≠φとなる。この場合、第１のカテゴリのレイアウト変数Ｌの値Ｌ’のサブセットは、寸法スケーリング・マクロ内の全ての変化を含み、即ちｐ_１＝ｐとなり、ＤＳＭＴ内の全てのテスト・ポイントに対応する、即ち、（Ｕ−ＲＳＭＦＴ）＝φとなる。

再フィッティング応力モデルには、縦応力成分及び横応力成分を用いることが好ましく、ここで縦応力成分及び横応力成分の両方の方向は、半導体基板の表面を表す平面内にあり、互いに直交する。半導体デバイスがＭＯＳＦＥＴである場合、縦応力成分は、チャネルの方向に沿った、即ち、ソースとドレインの間の電流の方向に沿った応力の成分とすることができる。横応力成分は、チャネルの平面、即ち、平面型ＭＯＳＦＥＴ内又はフィンＦＥＴ内のゲート誘電体によって画定される平面と平行な平面内の、縦応力成分に垂直な応力の成分とすることができる。或いは、横応力成分は、半導体基板の表面の平面内の、縦応力に垂直な方向に沿った応力の成分と定義することができる。

ベース・モデルのパラメータ関数Ｐ（Ｌ’，０）を再フィッティングする例示的な方法を本明細書で提示するが、ここで半導体デバイスはＭＯＳＦＥＴであり、第１のカテゴリのレイアウト変数の射影Ｌ’はチャネルの長さＬ_ｐｏｌｙである。式（Ｄ．６）のσ（Ｌ_０，０）×Ｏ（Ｌ’）に対応する量の一例は、σ_{Ｌｓｃａｌｅ}（Ｌ_ｐｏｌｙ）、即ち、チャネル長スケーリング・マクロ内のＬ_ｐｏｌｙの関数としてチャネル応力を表すベクトル、として定義される。式（Ｄ．７）を参照すると、ベース・モデルのパラメータ関数Ｐ（Ｌ’，０）は、移動度関数μ（Ｌ_ｐｏｌｙ）であり、これは応力依存関数μ｛σ（Ｌ_ｐｏｌｙ）｝として定義される。上述の一般の方法とＭＯＳＦＥＴに関する例示的な方法との間の対応は、以下のように要約することができる。

Ｐ（Ｌ’，０）→ μ（Ｌ_ｐｏｌｙ） （Ｄ．８．ａ）
Ｌ’→ Ｌ_ｐｏｌｙ （Ｄ．８．ｂ）
σ（Ｌ_０，０）×Ｏ（Ｌ’）→ σ_{Ｌｓｃａｌｅ}（Ｌ_ｐｏｌｙ）＝（σ^Ｌ _{Ｌｓｃａｌｅ}（Ｌ_ｐｏｌｙ）、σ^Ｔ _{Ｌｓｃａｌｅ}（Ｌ_ｐｏｌｙ）） （Ｄ．８．ｃ）
Ｐｆ｛σ（Ｌ_０，０）｝→ μ_０ （Ｄ．８．ｄ）
Ｐｆ｛σ（Ｌ_０，０）×Ｏ（Ｌ’）｝→μ（σ_{Ｌｓｃａｌｅ}（Ｌ_ｐｏｌｙ）） （Ｄ．８．ｅ）

例示的な方法における第１のカテゴリのレイアウト変数Ｌは、Ｌ_ｐｏｌｙ及びＷ_ｐｏｌｙ、即ち、ＭＯＳＦＥＴチャネルの長さ及び幅である。上で定義された「再フィッティング・プロセスに用いられるテスト・ポイントの間でのＬの変化によって定義されるｐ_１次元の部分空間」は、変数Ｌ_ｐｏｌｙよって定義される部分空間である。部分空間の次元数ｍ_１は１である。第１のカテゴリのレイアウト変数の内の固定された変数はＷ_ｐｏｌｙである。固定された変数の次元数ｐ_２は１である。

射影Ｌ’を特徴付ける少なくとも１つの固有寸法変数の成分（又はＬ’の成分の逆数）の高次係数を、一般に、ベース・モデルのパラメータ関数Ｐｆ｛σ（Ｌ_０，０）×Ｏ（Ｌ´）｝を再フィッティングするのに用いることができるが、ここでは、寸法スケーリング・マクロからのデータセットの再フィッティングによる、少なくとも１つの固有変数の定数、１次及び２次係数の生成の一実施例を説明する。ＭＯＳＦＥＴが関わる例示的な方法において、１／Ｌ_ｐｏｌｙの定数、１次及び２次係数が、ベース・モデルの移動度関数μ（σ_{Ｌｓｃａｌｅ}（Ｌ_ｐｏｌｙ））を再フィッティングするのに用いられる。１／Ｌ_ｐｏｌｙは、再フィッティング・プロセスに用いられる固有寸法変数として用いられる。１／Ｌ_ｐｏｌｙの定数、１次及び２次係数は、この場合には移動度μに関して計算される。移動度μ_１の測定値は、ｉが１から３までの３つの離散的指数を表す次式によりＬ_ｐｏｌｙの逆数の二次多項式にフィッティングされる。

μ_ｉ＝μ_０×ｍ_ｉ （Ｄ．９．ａ）

ここで、ｍ_ｉは、名目値の移動度、Ｌ_ｐｏｌｙのｉ番目の値即ちＬ_{ｐｏｌｙ、ｉ}に対してはμ_０、に対する変形乗数の値を表す。Ｔ_ｉは、再フィッティングの前にベース・モデルから取得されたＬ_{ｐｏｌｙ、ｉ}に対する未処理の補正されていない乗数を表す。ｃ^Ｌ _１は変形乗数に対する縦応力の１次のピエゾ抵抗係数を表し、Ｂ_０、Ｂ_１及びＢ_２は、それぞれ、変形乗数に対するゼロ次、１次及び２次の補正に関するフィッティング・パラメータを表す。例示的な方法において、ゼロ次補正は、μ_０（Ｔ_ｉ−ｃ^Ｌ _１Ｂ_０）であり、再フィッティングされた移動度関数に関する１／Ｌ_ｐｏｌｙの１次係数は、−μ_０ｃ^Ｌ _１Ｂ_１であり、そして、再フィッティングされた移動度関数に関する１／Ｌ_ｐｏｌｙの２次係数は、−μ_０ｃ^Ｌ _１Ｂ_２である。Ｂ_０、Ｂ_１及びＢ_２の値は、以下の式によって与えられる。

ここで、

図３のブロック３６０を参照すると、式（Ｄ．３）のＰｆ｛σ（Ｌ，０）｝に対する関数形は、式（Ｄ．７）によって与えられるＰｆ（Ｌ’，０）で近似される。再フィッティング応力モデルのパラメータ関数Ｐ（Ｌ、Ｇ）はここで、以下の式で与えられる確定形を有する。

Ｐ（Ｌ，Ｇ）＝Ｐｆ｛σ（Ｌ_０，０）×Ｏ（Ｌ’）｝×ｍ’（Ｌ，Ｇ） （Ｄ．１１）

これは代替的に以下のように書くことができ、

Ｐ（Ｌ，Ｇ）＝Ｐｆ｛σ（Ｌ，０）｝×ｍ’（Ｌ，Ｇ） （Ｄ．１２）

或いは、以下の形を有する変形乗数関数ｍ’（Ｌ，Ｇ）の式として書くことができる。

ｍ’（Ｌ，Ｇ）＝Ｐ（Ｌ，Ｇ）／Ｐｆ｛σ（Ｌ，０）｝ （Ｄ．１３）

Ｌは、半導体デバイスの少なくとも１つの固有寸法のセットであり、Ｇは形状パラメータのセットであり、Ｐ（Ｌ，Ｇ）はモデル・パラメータＰに対する寸法及びジオメトリ依存の式であり、σ（Ｌ，０）は第１のモデル半導体デバイスに加わる応力に関する寸法依存の式であり、そしてＰｆ｛σ（Ｌ，０）｝は再フィッティング応力モデル内のモデル・パラメータに関する応力依存の式である。変形乗数関数ｍ’（Ｌ，Ｇ）は再フィッティングに用いられる少なくとも１つの固有寸法の全ての値に対して、即ち、Ｌ’がＬの射影と同じとき、１．０である。例示的な方法において、再フィッティングの固有寸法変数をＬ_ｐｏｌｙ又は１／Ｌ_ｐｏｌｙとすることができ、変形乗数は、他のレイアウト変数の値が名目値である場合、即ち、Ｗ_ｐｏｌｙが名目値を有し、形状パラメータＧのセットが、例えば寸法スケーリング・マクロにおけるように、名目値を有する場合、Ｌ_ｐｏｌｙの全ての値に対して１．０と定義される。

図９を参照すると、変形乗数関数ｍ’（Ｌ，Ｇ）の例示的な概略の等高線図が示される。横軸は、再フィッティング・プロセスに用いられる少なくとも１つの固有寸法変数、例えば、ＭＯＳＦＥＴの例示的な方法における１／Ｌ_ｐｏｌｙ、の部分空間への、第１のカテゴリのレイアウト変数Ｌの射影Ｌ’によって定義される部分空間を表す。ｍ’（Ｌ，Ｇ）の値は、上述の第２のカテゴリのレイアウト変数であるＧの非名目値に対して、１．０とは異なるものとすることができる。また、射影Ｌ’がＬと異なる場合、即ち、再フィッティング・パラメータとして用いられる少なくとも１つの固有寸法変数以外の何れかの他の固有寸法変数が非名目値を有する場合には、ｍ’（Ｌ，Ｇ）の値は、１．０とは異なるものとすることができる。射影Ｌ’が第１のカテゴリのレイアウト変数Ｌと同じである場合には、ｍ’（Ｌ，Ｇ）は１．０に等しくなる。

図１０を参照すると、第１のカテゴリのレイアウト変数Ｌの射影Ｌ’によって定義される部分空間における変形乗数関数ｍ’（Ｌ’，０）の、射影Ｌ’の関数としてのプロットが示される。再フィッティング・プロセス中に変化する少なくとも１つの固有寸法変数は横軸に沿って変化し、一方他の固有寸法変数はそれらの名目値に設定される。再フィッティング・プロセスに用いられるテスト・ポイントの間で変化する、第１のカテゴリのレイアウト変数のパラメータによって定義されるＬ’の限定されたドメイン内で、即ち、図４の交差集合（ＤＳＭＴ∩ＲＳＭＦＴ）において、変形乗数関数ｍ’（Ｌ，０）は１．０に規格化される。

応力モデルを寸法スケーリング・マクロからのデータセットに再フィッティングする本方法を用いて、半導体デバイスをモデリングするように設計されたシステムの性能を改善し、半導体回路の動作をシミュレートし、及び／又は半導体回路の設計を最適化することができる。これらのシステム内では、半導体デバイスは、少なくとも１つの応力生成成分又は少なくとも１つの応力伝達成分を有する、即ち、半導体デバイスの性能が応力の影響を受ける。

これは、上述の方法の実施中にデータセットをフィッティングする各段階のためのフィッティング手段を準備することによって達成される。特に、第１のフィッティング手段は、寸法スケーリング・マクロからの第１のデータセットをベース・モデルにフィッティングするのに用いられ、その際、図３のブロック３１０に示すように、第１のモデル半導体デバイスの少なくとも１つの固有寸法が変化する。第２のフィッティング手段は、レイアウト依存マクロからの第２のデータセットを原の応力モデルにフィッティングするのに用いられ、その際、図３のブロック３２０に示すように、種々の形状寸法を有する少なくとも１つの形状クラスのインスタンスが、レイアウト依存マクロ内の第２のモデル半導体デバイスの周りに存在する。第３のフィッティング手段は、図３のブロック３３０乃至３６０に付随するパラグラフで説明するように、少なくとも１つのモデル・パラメータを第１のデータセットに再フィッティングして再フィッティング応力モデルを生成するのに用いられる。ベース・モデル及び原の応力モデルの両方は、少なくとも１つの応力依存モデル・パラメータを計算する機能を有する。少なくとも１つのモデル・パラメータに対する少なくとも１つのモデル・パラメータ式は、ベース・モデル及び原の応力モデルから生成され、次いで再フィッティング中に修正されて、少なくとも１つの応力依存モデル・パラメータの計算において改善された正確さを有する再フィティング応力モデルを与える。

第１、第２、及び第３のフィッティング手段の各々は、自動化されたコンピュータ・プログラムとすることができる。少なくとも１つのモデル・パラメータを第１のデータセットにフィッティングするのに、少なくとも１つの応力オフセットを計算する計算手段をまた用いることができる。

半導体回路動作をシミュレートするためのシステムのために、抽出手段及びコンパクト・モデルが準備される。抽出手段は半導体回路のレイアウト依存情報をレイアウト・データセットから抽出する。抽出手段は自動化されたコンピュータ・プログラムとすることができる。コンパクト・モデルは、レイアウト依存情報を受け取り、半導体回路の性能をモデリングするのに用いるための、半導体回路内の半導体デバイスに関する少なくとも１つの応力依存モデル・パラメータ値を生成する。少なくとも１つの応力依存モデル・パラメータ値は、上述のように、原の応力モデルを寸法スケーリング・マクロからの第１のデータセットに再フィッティングすることによって生成される再フィッティング応力モデルから生成される。再フィッティング応力モデルは、寸法依存応力オフセット関数に依存し、そして寸法依存応力オフセット関数は、応力をモデル・パラメータの測定値にフィッティングすることによって、レイアウト依存マクロからの第２のデータセットから生成される。

本システムは、上述の変形乗数関数ｍ’（Ｌ，Ｇ）を計算する手段をさらに備えることができる。

半導体回路の設計を最適化するためのシステムに関して、このシステムは、半導体回路の性能目標が満たされるかどうかを判断し、そして、性能目標が満たされない場合に性能目標が満たされない原因の診断を生成する、回路性能評価手段をさらに備えることができる。

レイアウトのデータセットは、性能目標が満たされない場合に、さらなるシミュレーションのために修正することができ、半導体回路の性能目標が達成されるか又はシミュレーションの結果がシミュレーションを停止するためのプリセット条件を満たすまで、もう一回りのシミュレーションが実行される。

本発明は特定の実施形態によって説明したが、前述の説明を考慮すれば、種々の代替物、修正物及び変形物が当業者に明らかとなる。従って、本発明は、本発明の範囲及び趣旨並びに添付の特許請求の範囲に入るそれら全ての代替物、修正物及び変形物を含むことが意図されている。

本発明は、半導体デバイス及びパッケージの自動設計自動化の分野において、より具体的には、超大規模集積（ＶＬＳＩ）及び超々大規模集積（ＵＬＳＩ）チップ及びマルチチップ・パッケージの設計及び製造において、産業上の利用可能性を有する。

２：犠牲ゲート
３：ゲート導体
４：コンタクト・バー
６：活性領域
８、８’：浅いトレンチ分離
９：境界

Claims (30)

1. 応力を加えられた半導体デバイスをモデリングする方法であって、
   寸法スケーリング・マクロを生成し、前記寸法スケーリング・マクロからの第１のデータセットをフィッティングすることによってベース・モデルを導出するステップ（３１０）であって、第１のモデル半導体デバイスの少なくとも１つの固有寸法が前記寸法スケーリング・マクロ内で変化し、前記ベース・モデルは少なくとも１つのモデル・パラメータを計算する機能を有する、ステップと、
   レイアウト依存マクロを生成し、前記レイアウト依存マクロからの第２のデータセットをフィッティングすることによって原の応力モデルを導出するステップ（３２０）であって、種々の形状寸法を有する少なくとも１つの形状クラスのインスタンスが前記レイアウト依存マクロ内の第２のモデル半導体デバイスの周りに存在し、前記原の応力モデルは前記少なくとも１つのモデル・パラメータを計算する機能を有する（３３０、３４０）、ステップと、
   前記原の応力モデルを前記第１のデータセットに再フィッティングして寸法依存応力オフセット関数を計算するステップ（３５０、３６０）と、
   前記寸法依存応力オフセット関数を再フィッティング応力モデルに組み込んで前記少なくとも１つのモデル・パラメータの計算値を与えるステップと
   を含む方法。
2. ｍ’（Ｌ，Ｇ）＝Ｐ（Ｌ，Ｇ）／Ｐｆ｛σ（Ｌ，０）｝の数学形を有する変形乗数関数ｍ’（Ｌ，Ｇ）を計算するステップを更に含み、
   ここでＬは前記半導体デバイスの少なくとも１つの固有寸法のセットであり、Ｇは形状パラメータのセットであり、Ｐ（Ｌ，Ｇ）はモデル・パラメータに関する寸法及びジオメトリ依存の式であり、σ（Ｌ，０）は前記第１のモデル半導体デバイスに加わる応力に関する寸法依存の式であり、Ｐｆ｛σ（Ｌ，０）｝はＧ＝０において見積られる前記再フィッティング応力モデルにおける前記モデル・パラメータに関する応力依存の式である、
   請求項１に記載の方法。
3. 前記変形乗数関数ｍ’（Ｌ，Ｇ）の値は、前記再フィッティングに用いられる前記少なくとも１つの固有寸法の全ての値に対して１．０である、請求項２に記載の方法。
4. 前記再フィッティング応力モデルには、縦応力成分及び横応力成分が用いられ、
   前記縦応力成分及び前記横応力成分の両方の方向は、半導体基板の表面を表す平面内にあり、互いに直交する、
   請求項１に記載の方法。
5. 前記第１のデータセットの前記再フィッティングにより、前記少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数を計算するステップをさらに含む、請求項４に記載の方法。
6. 前記半導体デバイスのレイアウト依存構造部をレイアウト・データセットから抽出するステップと、
   前記レイアウト依存構造部からの少なくとも１つの形状クラスのインスタンスを特徴付ける形状寸法を生成するステップと
   をさらに含む、請求項１に記載の方法。
7. 前記半導体デバイス、前記第１のモデル半導体デバイス、及び前記第２のモデル半導体デバイスは、それぞれ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、第１のモデルＭＯＳＦＥＴ、及び第２のモデルＭＯＳＦＥＴである、請求項１に記載の方法。
8. 前記再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーが用いられ、
   前記ＭＯＳＦＥＴ内の３次元応力場の効果は前記第１及び第２のスカラーによって近似される、
   請求項７に記載の方法。
9. 前記少なくとも１つのモデル・パラメータは、前記ＭＯＳＦＥＴのキャリア移動度、前記ＭＯＳＦＥＴの閾値電圧、前記ＭＯＳＦＥＴのチャネル内の応力、前記ＭＯＳＦＥＴのチャネル内の歪み、前記ＭＯＳＦＥＴのオン電流、前記ＭＯＳＦＥＴのオフ電流、及び前記ＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を含む、請求項７に記載の方法。
10. 前記少なくとも１つのモデル・パラメータは前記ＭＯＳＦＥＴのキャリア移動度である、請求項９に記載の方法。
11. 前記第１のモデルＭＯＳＦＥＴの前記少なくとも１つの固有寸法は、数学的意味において前記第１のモデル半導体デバイスの長さ及び幅を含む、請求項７に記載の方法。
12. 前記第１のデータセットの前記再フィッティングは、長さが変化する前記第１のモデルＭＯＳＦＥＴに対して実行される、請求項１１に記載の方法。
13. 少なくとも１つの応力生成成分又は少なくとも１つの応力伝達成分を有する半導体デバイスをモデリングするためのシステムであって、
    寸法スケーリング・マクロからの第１のデータセットをベース・モデルにフィッティングするための第１のフィッティング手段であって、第１のモデル半導体デバイスの少なくとも１つの固有寸法が前記寸法スケーリング・マクロ内で変化し、前記ベース・モデルは少なくとも１つのモデル・パラメータを計算する機能を有する、第１のフィッティング手段と、
    レイアウト依存マクロからの第１のデータセットを原の応力モデルにフィッティングするための第２のフィッティング手段であって、種々の形状寸法を有する少なくとも１つの形状クラスのインスタンスが前記レイアウト依存マクロ内の第２のモデル半導体デバイスの周りに存在し、前記原の応力モデルは前記少なくとも１つのモデル・パラメータを計算する機能を有する、第２のフィッティング手段と、
    前記少なくとも１つのモデル・パラメータを前記第１のデータセットに再フィッティングして再フィッティング応力モデルを生成する、第３のフィッティング手段と
    を備えるシステム。
14. 前記少なくとも１つのモデル・パラメータを前記第１のデータセットに前記フィッティングするステップ中に、少なくとも１つの応力オフセットを計算する計算手段をさらに備える、請求項１３に記載のシステム。
15. 前記再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーが用いられ、
    前記ＭＯＳＦＥＴ内の３次元応力場の効果は前記第１及び第２のスカラーによって近似される、
    請求項１３に記載のシステム。
16. 前記少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数が、前記第１のデータセットの前記再フィッティングにより計算される、請求項１３に記載のシステム。
17. 前記半導体デバイス、前記第１のモデル半導体デバイス、及び前記第２のモデル半導体デバイスは、それぞれ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、第１のモデルＭＯＳＦＥＴ、及び第２のモデルＭＯＳＦＥＴである、請求項１３に記載のシステム。
18. 前記少なくとも１つのモデル・パラメータは、前記ＭＯＳＦＥＴのキャリア移動度、前記ＭＯＳＦＥＴの閾値電圧、前記ＭＯＳＦＥＴのチャネル内の応力、前記ＭＯＳＦＥＴのチャネル内の歪み、前記ＭＯＳＦＥＴのオン電流、前記ＭＯＳＦＥＴのオフ電流、及び前記ＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を含む、請求項１７に記載のシステム。
19. 半導体回路動作をシミュレートするためのシステムであって、
    半導体回路のレイアウト依存情報をレイアウト・データセットから抽出する抽出手段と、
    前記レイアウト依存情報を受け取り、前記半導体回路の性能をモデリングするのに用いるための前記半導体回路内の半導体デバイスの少なくとも１つの応力依存モデル・パラメータ値を生成する、コンパクト・モデルと
    を備え、
    前記少なくとも１つの応力依存モデル・パラメータ値は、原の応力モデルを寸法スケーリング・マクロからの第１のデータセットに再フィッティングすることによって生成される再フィッティング応力モデルから生成され、
    前記再フィッティング応力モデルは寸法依存応力オフセット関数に依存し、
    前記寸法依存応力オフセット関数は、応力をレイアウト依存マクロからの第１のデータセットからのモデル・パラメータの測定値にフィッティングすることによって生成される、
    システム。
20. ｍ’（Ｌ，Ｇ）＝Ｐ（Ｌ，Ｇ）／Ｐｆ｛σ（Ｌ，０）｝の数学形を有する変形乗数関数ｍ’（Ｌ，Ｇ）を計算する手段を更に含み、
    ここでＬは前記半導体デバイスの少なくとも１つの固有寸法のセットであり、Ｇは形状パラメータのセットであり、Ｐ（Ｌ，Ｇ）はモデル・パラメータに関する寸法及びジオメトリ依存の式であり、σ（Ｌ，０）は前記第１のモデル半導体デバイスに加わる応力に関する寸法依存の式であり、Ｐｆ｛σ（Ｌ，０）｝は再フィッティング応力モデルにおける前記モデル・パラメータに関する応力依存の式である、
    請求項１９に記載のシステム。
21. 前記半導体デバイスはＭＯＳＦＥＴであり、前記再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーが用いられ、
    前記ＭＯＳＦＥＴ内の３次元応力場の効果は前記第１及び第２のスカラーによって近似される、
    請求項１９に記載のシステム。
22. 前記半導体デバイスはＭＯＳＦＥＴであり、
    前記少なくとも１つの応力依存モデル・パラメータは、前記ＭＯＳＦＥＴのキャリア移動度、前記ＭＯＳＦＥＴの閾値電圧、前記ＭＯＳＦＥＴのチャネル内の応力、前記ＭＯＳＦＥＴのチャネル内の歪み、前記ＭＯＳＦＥＴのオン電流、前記ＭＯＳＦＥＴのオフ電流、及び前記ＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を含む、
    請求項１９に記載の方法。
23. 前記再フィッティング応力モデルには、縦応力成分及び横応力成分が用いられ、
    前記縦応力成分及び前記横応力成分の両方の方向は、半導体基板の表面を表す平面内にあり、互いに直交する、
    請求項１９に記載のシステム。
24. 前記少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数が、前記第１のデータセットの前記再フィッティングにより計算される、請求項２３に記載のシステム。
25. 半導体回路の設計を最適化するためのシステムであって、
    前記半導体回路のレイアウト依存情報をレイアウト・データセットから抽出する抽出手段と、
    前記レイアウト依存情報を受け取り、前記半導体回路をシミュレートするためのコンパクト・モデルであって、再フィッティング応力モデルが少なくとも１つの応力依存モデル・パラメータ値を生成し、前記再フィッティング応力モデルは、原の応力モデルを寸法スケーリング・マクロからの第１のデータセットに再フィッティングすることによって生成され、寸法依存応力オフセット関数に依存し、前記寸法依存応力オフセット関数は、応力をレイアウト依存マクロからの第１のデータセットからのモデル・パラメータの測定値にフィッティングすることによって生成される、コンパクト・モデルと、
    前記半導体回路の性能目標が満たされるかどうかを判断し、性能目標が満たされない場合に、前記性能目標が満たされない原因の診断を生成する回路性能評価手段と
    を備えるシステム。
26. 前記レイアウト・データセットは、前記性能目標が満たされない場合に、さらなるシミュレーションのために修正することができ、前記半導体回路の前記性能目標が達成されるか又はシミュレーションの結果がシミュレーションを停止するためのプリセット条件を満たすまで、もう１回りのシミュレーション手順が実行される、請求項２５に記載のシステム。
27. 前記再フィッティング応力モデルには、縦応力成分及び横応力成分が用いられ、前記再フィッティング応力モデルは、前記第１のデータセットの前記再フィッティングにより、前記少なくとも１つのモデル・パラメータに関する少なくとも１つの固有変数の定数、１次及び２次係数を与える、請求項２５に記載のシステム。
28. 前記半導体回路はＭＯＳＦＥＴを含み、
    前記少なくとも１つの応力依存モデル・パラメータ値は、前記ＭＯＳＦＥＴのキャリア移動度、前記ＭＯＳＦＥＴの閾値電圧、前記ＭＯＳＦＥＴのチャネル内の応力、前記ＭＯＳＦＥＴのチャネル内の歪み、前記ＭＯＳＦＥＴのオン電流、前記ＭＯＳＦＥＴのオフ電流、及び前記ＭＯＳＦＥＴの実効電流から成る群から選択される少なくとも１つの物理量を表す、
    請求項２５に記載のシステム。
29. 前記半導体回路はＭＯＳＦＥＴを含み、
    前記再フィッティング応力モデルには、縦方向のチャネル応力である第１のスカラー、及び横方向のチャネル応力である第２のスカラーが用いられ、
    前記ＭＯＳＦＥＴ内の３次元応力場の効果は前記第１及び第２のスカラーによって近似される、
    請求項２５に記載のシステム。
30. 前記再フィッティング応力モデルは、前記少なくとも１つの応力依存モデル・パラメータに関する縦応力成分及び横応力成分の計算された定数、１次及び２次応力項係数を与える、
    請求項２５に記載のシステム。

Images