JP2010524143A - 不揮発性メモリアレイを有する電子デバイスとその使用方法 - Google Patents
不揮発性メモリアレイを有する電子デバイスとその使用方法 Download PDFInfo
- Publication number
- JP2010524143A JP2010524143A JP2010502190A JP2010502190A JP2010524143A JP 2010524143 A JP2010524143 A JP 2010524143A JP 2010502190 A JP2010502190 A JP 2010502190A JP 2010502190 A JP2010502190 A JP 2010502190A JP 2010524143 A JP2010524143 A JP 2010524143A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- source
- sector
- electronic device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
第1態様の他の実施形態では、第1メモリセルの消去は、第1セクタ内の第2メモリセルの消去禁止の前に、第1セクタ内の全てのメモリセルの消去を含む。他の実施形態では更に、第2メモリセルの消去禁止は、第1メモリセルを含むメモリセルセットを除く第1セクタ内の全てのメモリセルの消去禁止を含む。メモリセルグループはデータI/Oに対応し、メモリセルセットを有する。
Claims (20)
- 不揮発性メモリアレイを有する電子デバイスを使用する電子デバイス使用方法であって、
前記不揮発性メモリアレイの第1セクタ内の第1メモリセルを消去する消去ステップと;
前記第1メモリセルの消去中に、前記第1セクタ内の第2メモリセルの消去を禁止する消去禁止ステップと
を備えることを特徴とする、電子デバイス使用方法。 - 前記消去禁止ステップは、前記第2メモリセルのソースを、前記第2メモリセルのドレインよりも高い電位に設定する、請求項1記載の電子デバイスの使用方法。
- メモリセルの第1グループは、前記第1メモリセルと、第2セクタ内の第3メモリセルとを有し、
前記消去禁止ステップは、前記第1グループのソースに電気的連結されたソースビット線を、前記電位に設定する、請求項2記載の電子デバイス使用方法。 - 前記消去ステップは、前記第1メモリセルの制御ゲートと、前記第1メモリセルのソースとの間の第1電位差を形成することを含み、
前記消去禁止ステップは:
前記第2メモリセルの制御ゲートと、前記第2メモリセルのソースとの間の第2電位差を形成することと;
前記第3メモリセルの制御ゲートと、前記第3メモリセルのソースとの間の第3電位差を形成することと
を有し、前記第1電位差は、前記第2電位差よりも大きく、前記第2電位差は、前記第3電位差よりも大きい、請求項3記載の電子デバイス使用方法。 - 前記消去ステップは、前記消去禁止ステップの前に、前記第1セクタ内の全てのメモリセルを消去することを有する、請求項1記載の電子デバイス使用方法。
- 前記消去禁止ステップは、前記第1メモリセルを有するメモリセルセットを除く前記第1セクタ内の全てのメモリセルの消去を禁止することを有し、前記メモリセルセットを有するメモリセルグループは、データI/Oに対応する、請求項1記載の電子デバイス使用方法。
- 前記電子デバイス使用方法は更に、前記第1メモリセルの消去後、前記第1メモリセルの消去を検証する消去検証ステップを有する、請求項1記載の電子デバイス使用方法。
- 前記消去検証ステップは、前記第1メモリセルが読込まれるときに使用されるデータI/Oと同じデータI/Oを使用することを有する、請求項7記載の電子デバイス使用方法。
- 不揮発性メモリアレイを有する電子デバイスを使用する電子デバイス使用方法であって、前記電子デバイス使用方法は:
第1セクタと第2セクタを有する不揮発性メモリアレイを提供するメモリ提供ステップであって、前記第1セクタは、第1ソースを有する第1メモリセルを有し、前記第2セクタは、第2ソースを有する第2メモリセルを有することと;
前記第1メモリセルの消去を検証する消去検証ステップと;
前記第1メモリセルの追加消去を禁止する追加消去禁止ステップと
を備え、
前記追加消去禁止ステップは:
前記第1ソースを、第1電位に設定することと;
前記第2ソースを、前記第1電位と同じ第2電位に設定することと
を有することを特徴とする、電子デバイス使用方法。 - 前記電子デバイス使用方法は更に、前記追加消去禁止ステップと同じタイミングで、前記第1セクタ内の第3メモリセルを消去することを有する、請求項9記載の電子デバイス使用方法。
- 前記電子デバイス使用方法は更に、前記追加消去禁止ステップの前に、前記第1セクタ内の全てのメモリセルを消去することを有する、請求項10記載の電子デバイス使用方法。
- 前記電子デバイス使用方法は更に、前記消去検証ステップの前に、消去検証のために前記第1メモリセルを選択することを有する、請求項11記載の電子デバイス使用方法。
- 前記追加消去禁止ステップは、前記消去検証ステップの後で実行される、請求項11記載の電子デバイス使用方法。
- 前記追加消去禁止ステップは、前記第1ソースを、前記第1メモリセルの第1ドレインよりも高い電位に設定する、請求項10記載の電子デバイス使用方法。
- 前記追加消去禁止ステップは、前記第3メモリセルを有するメモリセルセットを除く前記第1セクタ内の全てのメモリセルの消去を禁止することを有する、請求項10記載の電子デバイス使用方法。
- 前記追加消去禁止ステップは:
前記第1メモリセルの制御ゲートと、前記第1メモリセルのソースとの間の第1電位差を形成することと;
前記第2メモリセルの制御ゲートと、前記第2メモリセルのソースとの間の第2電位差を形成することと
を含み、
前記第3メモリセルの消去は、前記第3メモリセルの制御ゲートと、前記第3メモリセルのソースとの間の第3電位差を形成することを含み、
前記第1電位差は、前記第2電位差よりも大きいが、前記第3電位差よりは小さい、請求項10記載の電子デバイス使用方法。 - 前記消去検証ステップは、前記第1メモリセルが読込まれるときに使用されるデータI/Oと同じデータI/Oを使用する、請求項9記載の電子デバイス使用方法。
- 不揮発性メモリアレイを有する電子デバイスであって、前記不揮発性メモリアレイの第1セクタは、第1メモリセルと第2メモリセルを有し、
前記第1メモリセルは、第1データI/Oに電気的連結された第1ソースを有し、
前記第2メモリセルは、前記第1データI/Oとは異なる第2データI/Oに電気的連結された第2ソースを有し、前記第1ソースは前記第2ソースから電気的絶縁されることを特徴とする、電子デバイス。 - 前記不揮発性メモリアレイの第2セクタは、第3メモリセルと第4メモリセルを有し、
前記第3メモリセルは、前記第1ソースに電気的連結された第3ソースを有し、
前記第4メモリセルは、前記第2ソースに電気的連結された第4ソースを有する、請求項18記載の電子デバイス。 - 前記第1メモリセルは更に:
第1ドレインと;
第1選択ゲート線に電気的連結された第1選択ゲートと;
第1制御ゲート線に電気的連結された第1制御ゲートと
を有し、
前記第2メモリセルは更に:
第2ドレインと;
前記第1選択ゲート線に電気的連結された第2選択ゲートと;
前記第1制御ゲート線に電気的連結された第2制御ゲートと
を有し、
前記第3メモリセルは更に:
前記第1ドレインに電気的連結された第3ドレインと;
前記第1選択ゲート線とは異なる第2選択ゲート線に電気的連結された第3選択ゲートと;
前記第1制御ゲート線とは異なる第2制御ゲート線に電気的連結された第3制御ゲートと
を有する、請求項19記載の電子デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/695,722 | 2007-04-03 | ||
US11/695,722 US7668018B2 (en) | 2007-04-03 | 2007-04-03 | Electronic device including a nonvolatile memory array and methods of using the same |
PCT/US2008/057637 WO2008124269A1 (en) | 2007-04-03 | 2008-03-20 | Electronic device including a nonvolatile memory array and methods of using the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010524143A true JP2010524143A (ja) | 2010-07-15 |
JP2010524143A5 JP2010524143A5 (ja) | 2011-05-12 |
JP5327900B2 JP5327900B2 (ja) | 2013-10-30 |
Family
ID=39826769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502190A Expired - Fee Related JP5327900B2 (ja) | 2007-04-03 | 2008-03-20 | 不揮発性メモリアレイを有する電子デバイスの使用方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7668018B2 (ja) |
JP (1) | JP5327900B2 (ja) |
CN (1) | CN101652855B (ja) |
WO (1) | WO2008124269A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536614B2 (en) | 2015-04-24 | 2017-01-03 | Nxp Usa, Inc. | Common source architecture for split gate memory |
US10074438B2 (en) | 2016-06-10 | 2018-09-11 | Cypress Semiconductor Corporation | Methods and devices for reducing program disturb in non-volatile memory cell arrays |
US9997253B1 (en) | 2016-12-08 | 2018-06-12 | Cypress Semiconductor Corporation | Non-volatile memory array with memory gate line and source line scrambling |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08203300A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | 半導体不揮発性記憶装置 |
JP2000331485A (ja) * | 1999-05-17 | 2000-11-30 | Nec Corp | 不揮発性半導体記憶装置及びその消去方法 |
JP2001023385A (ja) * | 1999-06-29 | 2001-01-26 | Motorola Inc | 半導体デバイス・メモリ・セルおよびその選択的消去方法 |
JP2003068086A (ja) * | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2004253021A (ja) * | 2003-02-18 | 2004-09-09 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2005025891A (ja) * | 2003-07-04 | 2005-01-27 | Toshiba Corp | 不揮発性半導体記憶装置、そのサブブロック消去方法および電子装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331724B1 (en) * | 1995-11-17 | 2001-12-18 | Nippon Precision Circuits, Inc. | Single transistor E2prom memory device with controlled erasing |
US5748538A (en) * | 1996-06-17 | 1998-05-05 | Aplus Integrated Circuits, Inc. | OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array |
JP4046877B2 (ja) * | 1998-12-14 | 2008-02-13 | 株式会社ルネサステクノロジ | 一括消去型不揮発性メモリおよび携帯電話 |
US6091104A (en) * | 1999-03-24 | 2000-07-18 | Chen; Chiou-Feng | Flash memory cell with self-aligned gates and fabrication process |
KR100383767B1 (ko) * | 1999-12-28 | 2003-05-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 소거 방법 |
US6620682B1 (en) * | 2001-02-27 | 2003-09-16 | Aplus Flash Technology, Inc. | Set of three level concurrent word line bias conditions for a nor type flash memory array |
US6584034B1 (en) * | 2001-04-23 | 2003-06-24 | Aplus Flash Technology Inc. | Flash memory array structure suitable for multiple simultaneous operations |
US6522585B2 (en) * | 2001-05-25 | 2003-02-18 | Sandisk Corporation | Dual-cell soft programming for virtual-ground memory arrays |
US6862223B1 (en) * | 2002-07-05 | 2005-03-01 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
US7299314B2 (en) * | 2003-12-31 | 2007-11-20 | Sandisk Corporation | Flash storage system with write/erase abort detection mechanism |
DE602005011574D1 (de) * | 2004-02-11 | 2009-01-22 | Nxp Bv | Hochspannungs-treiberschaltung mit schneller leseoperation |
US7042044B2 (en) * | 2004-02-18 | 2006-05-09 | Koucheng Wu | Nor-type channel-program channel-erase contactless flash memory on SOI |
US7145802B2 (en) * | 2004-08-31 | 2006-12-05 | Skymedi Corporation | Programming and manufacturing method for split gate memory cell |
JP2006309829A (ja) * | 2005-04-27 | 2006-11-09 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその制御方法 |
-
2007
- 2007-04-03 US US11/695,722 patent/US7668018B2/en not_active Expired - Fee Related
-
2008
- 2008-03-20 JP JP2010502190A patent/JP5327900B2/ja not_active Expired - Fee Related
- 2008-03-20 WO PCT/US2008/057637 patent/WO2008124269A1/en active Application Filing
- 2008-03-20 CN CN2008800112993A patent/CN101652855B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08203300A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | 半導体不揮発性記憶装置 |
JP2000331485A (ja) * | 1999-05-17 | 2000-11-30 | Nec Corp | 不揮発性半導体記憶装置及びその消去方法 |
JP2001023385A (ja) * | 1999-06-29 | 2001-01-26 | Motorola Inc | 半導体デバイス・メモリ・セルおよびその選択的消去方法 |
JP2003068086A (ja) * | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2004253021A (ja) * | 2003-02-18 | 2004-09-09 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2005025891A (ja) * | 2003-07-04 | 2005-01-27 | Toshiba Corp | 不揮発性半導体記憶装置、そのサブブロック消去方法および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101652855A (zh) | 2010-02-17 |
JP5327900B2 (ja) | 2013-10-30 |
US20080247255A1 (en) | 2008-10-09 |
US7668018B2 (en) | 2010-02-23 |
CN101652855B (zh) | 2013-06-19 |
WO2008124269A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8811089B2 (en) | Nonvolatile semiconductor memory device | |
US7881110B2 (en) | Method of programming nonvolatile memory device | |
US7808829B2 (en) | Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof | |
US9070474B2 (en) | Nonvolatile semiconductor memory device | |
US8737131B2 (en) | Programming memory cells using smaller step voltages for higher program levels | |
EP1729306A1 (en) | NAND flash memory device with compacted cell threshold voltage distribution | |
KR101076880B1 (ko) | 낸드 플래시 메모리소자의 프로그램 방법 | |
US8493796B2 (en) | Nonvolatile semiconductor memory device | |
KR100908562B1 (ko) | 불휘발성 메모리 소자의 소거 방법 | |
US9183070B2 (en) | Resting blocks of memory cells in response to the blocks being deemed to fail | |
JP2005071518A (ja) | 半導体集積回路 | |
JP2004171686A (ja) | 不揮発性半導体記憶装置およびそのデータ消去方法 | |
CN107103933B (zh) | 反及型闪存及其编程方法 | |
CN106558342B (zh) | 非易失性半导体存储装置及其擦除方法 | |
JP5327900B2 (ja) | 不揮発性メモリアレイを有する電子デバイスの使用方法 | |
JP2011233209A (ja) | 半導体記憶装置 | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JP2007042222A (ja) | 半導体装置 | |
KR101161393B1 (ko) | 플래쉬 메모리 장치의 소거 방법 | |
US9136009B1 (en) | Method to improve accuracy of a low voltage state in flash memory cells | |
JP2010033682A (ja) | 不揮発性半導体記憶装置 | |
JP2009301679A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR20070102178A (ko) | 플래쉬 메모리 소자 및 그 구동 방법 | |
JP2008293616A (ja) | 不揮発性半導体記憶装置の消去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110322 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5327900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |