JP2010521801A - 広バンドギャップ半導体デバイス - Google Patents

広バンドギャップ半導体デバイス Download PDF

Info

Publication number
JP2010521801A
JP2010521801A JP2009550894A JP2009550894A JP2010521801A JP 2010521801 A JP2010521801 A JP 2010521801A JP 2009550894 A JP2009550894 A JP 2009550894A JP 2009550894 A JP2009550894 A JP 2009550894A JP 2010521801 A JP2010521801 A JP 2010521801A
Authority
JP
Japan
Prior art keywords
crystal
iii
support structure
crystal support
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009550894A
Other languages
English (en)
Inventor
フラーム，ロバート，ユージン
エヌジー，ホック
ヴィヤス，ブリジェシュ
Original Assignee
アルカテル−ルーセント ユーエスエー インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント ユーエスエー インコーポレーテッド filed Critical アルカテル−ルーセント ユーエスエー インコーポレーテッド
Publication of JP2010521801A publication Critical patent/JP2010521801A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

結晶支持構造１１０をその上に有する基板１１５とＩＩＩ−Ｖ結晶２１０を備えるデバイス１００。ＩＩＩ−Ｖ結晶は、結晶支持構造の１つの単一接触領域１４０上にある。接触領域の面積は、ＩＩＩ−Ｖ結晶の表面積３２０の約５０パーセント以下である。

Description

本発明は、一般に、１つまたは複数のＩＩＩ−Ｖ結晶を有する半導体デバイスおよびその製造方法を対象とする。
ＩＩＩ−Ｖ結晶は、広いバンドギャップを有することができるので、いくつかの光学的および電子的用途において重要である。例えば、ある光電子デバイスでは、ＩＩＩ−Ｖ結晶が使用されて、他の方法では得るのが困難であるかもしれない波長の光（例えば、青色光）を放射することができる。しかし、ＩＩＩ−Ｖ結晶のエピタキシャル層を成長させること、または、そのような結晶を実際の応用に適した大きさに成長させることは、困難であることがある。また、ＩＩＩ−Ｖ結晶の格子定数が基板の格子定数に一致しないために、特定の種類の結晶基板、例えばシリコン上にＩＩＩ−Ｖ結晶のエピタキシャル層を成長させることが困難であることもある。特に、ＩＩＩ−Ｖ族結晶を異なる格子定数を有する基板上に成長させると、一般に、ＩＩＩ−Ｖ族結晶に欠陥が形成された。成長ＩＩＩ−Ｖ結晶に過剰な数の欠陥があると、そのとき、その結晶の光電子特性は損なわれる（例えば、発光効率の低下、または電気抵抗率の実質的な増加または減少）。
米国特許出願第１０／８３５，６３９号 米国特許出願第１１／４６０，９０１号 米国特許出願第１１／４５６，４２８号
Ｆ．Ａ．ＰｏｎｃｅおよびＤ．Ｐ．Ｂｏｕｒ、Ｎａｔｕｒｅ ３８６：３５１〜５９（１９９７）
一実施形態はデバイスである。本デバイスは、結晶支持構造をその上に有する基板とＩＩＩ−Ｖ結晶とを備える。ＩＩＩ−Ｖ結晶は、結晶支持構造の１つの単一接触領域上にある。接触領域の面積は、ＩＩＩ−Ｖ結晶の表面積の約５０パーセント以下である。
他のデバイス実施形態は、ＩＩＩ−Ｖ結晶を含む。ＩＩＩ−Ｖ結晶は、前記ＩＩＩ−Ｖ結晶の中心にある欠陥領域を除いて、一様な結晶方位を有する。この欠陥領域は、ＩＩＩ−Ｖ結晶の全体積の約１０パーセント未満を占める。
他の実施形態は、デバイスの製造方法である。本方法は、基板上に結晶支持構造を形成することを含み、結晶支持構造の各々は所定の接触領域を有している。本方法は、さらに、前記結晶支持構造の１つの接触領域上にＩＩＩ−Ｖ結晶を成長させることを含み、この接触領域の面積は、成長ＩＩＩ−Ｖ結晶の表面積の約５０パーセント以下である。
本発明は、添付の図に関係して読むとき下記の詳細な説明から最適に理解される。様々な特徴は、一定の率で拡大して図示されないことがあり、議論をはっきりさせるために、大きさが任意に大きくまたは小さくされていることがある。これから、添付の図面に関連して解釈される下記の説明を参照する。
基板上に結晶支持構造を形成した後の１つのデバイス例を示す断面図である。 １つのデバイス例の結晶支持構造の接触領域上にＩＩＩ−Ｖ結晶を成長させているときのデバイスを示す図である。 １つのデバイス例のＩＩＩ−Ｖ結晶２１０の成長完了時のデバイスを示す図である。 図３に示されたのと同じ製造段階のデバイスを示す透視図である。 一体化ＩＩＩ−Ｖ結晶層を形成した後の１つのデバイス例を示す断面図である。 ＩＩＩ−Ｖ結晶および結晶支持構造の隣接したものの間のギャップに重合体を満たした後の１つのデバイス例を示す部分透明切取り透視図である。 ＩＩＩ−Ｖ結晶および結晶支持構造の隣接したものの間のギャップに重合体を満たした後の１つのデバイス例を示す透視図である。 ２層ＩＩＩ−Ｖ結晶に接続する導電線を形成した後の１つのデバイス例を示す詳細透視図である。 結晶支持構造およびその上のＩＩＩ−Ｖ結晶を備える基板を接着層でさらに覆った後の１つのデバイス例を示す断面図である。 基板から接着層を除去した後の１つのデバイス例を示す断面図であり、ＩＩＩ−Ｖ結晶２１０が接着層に付いている。
本発明は、マイクロまたはナノ・サイズの結晶支持構造上で結晶の成長を開始させることによってＩＩＩ−Ｖ結晶中の欠陥の数を減少させることができるという認識の恩恵を受けている。結晶の成長が支持構造の接触領域を越えて伸びるときに、結晶のバルクは自由空間中、空気中、または他の気体／流体中にあるので、結晶と支持構造の間に格子不整合があるという問題は軽減される。結晶のバルクはせいぜい非固体に接触するので、最終結晶中の欠陥の数は減少する。さらに、これらの欠陥は、結晶支持構造の接触領域の周囲近くに局在化されることがある。
本明細書で使用されるようなＩＩＩ−Ｖ結晶という用語は、元素の周期律表（族表示に関するＩＵＰＡＣ協定）の１３族（すなわち、アメリカ協定を使用すると３Ａ族）の１種類の原子と１５族（すなわち、アメリカ協定を使用すると５Ａ族）の１種類の原子とを少なくとも含んだ、実質的に合金である結晶を意味する。本明細書で使用されるようなＩＩＩ−窒化物結晶という用語は、１３族の１種類の原子と窒素原子を少なくとも含んだ、実質的に合金である結晶を意味する。例示のＩＩＩ−Ｖ結晶には、二元合金ＧａＮ、ＡｌＮ、ＩｎＮおよび、ＡｌｘＧａ１−ｘＮ、ＩｎｘＧａ１−ｘＮ、ＩｎｘＡｌ１−ｘＮおよびＡｌｘＩｎｙＧａ１−ｘ−ｙＮのような他の合金から実質的に形成された結晶がある。ＩＩＩ−Ｖ結晶には、例えば伝導性を変える不純物原子を内因的または外因的にドープされた、そのような合金の結晶がある。
本明細書で使用されるような結晶支持構造という用語は、表面上の所定の隆起した特徴を意味し、この構造は、約１ｍｍ以下、好ましくは約０．１ｍｍよりも小さな少なくとも１つの横寸法を有する。結晶支持構造は、ナノ構造（少なくとも１つの横寸法が約１ミクロン以下）またはマイクロ構造（少なくとも１つの横寸法が約１ミリメートル以下）であってもよい。接触領域という用語は、ＩＩＩ−Ｖ結晶に直接接触する、または成長すなわちＩＩＩ−Ｖ結晶が始まるナノ構造の領域を意味する。
本発明の一実施形態は、装置を製造する方法である。図１〜１０は、選ばれた製造段階のデバイス例の断面図および透視図を示す。いくつかの実施形態では、デバイス１００は、発光または光検出デバイスまたはトランジスタとして構成される。
図１は、基板１１５上に結晶支持構造１１０を形成した後のデバイス１００（例えば、光電子デバイスなどの半導体デバイス）の断面図を示す。図示されるように、結晶支持構造１１０は、基板１１５のベース１２０の上に隆起した特徴である。例えば、この構造は、基板１１５の表面に対して実質的に垂直な外側壁を有することがある。
いくつかの場合には、結晶支持構造１１０は、基板１１５から形成される。例えば、基板（例えば、シリコン、サファイア）から成る基板１１５は、従来のプロセスを使用してパターン形成され（例えば、フォトリソグラフィ）、エッチングされ（例えば、反応性イオン・エッチング）、または微細加工されることがある。結晶支持構造１１０および基板１１５は、両方とも結晶シリコンから作られることがある。シリコンは、低コストで、かつ非常に多くの商用プロセスによってシリコンをパターン形成または機械加工できるために望ましい。いくつかの場合には、また、結晶支持構造１１０、基板１１５、または両方が導電性材料（例えば、シリコンまたは外因的にドープされたシリコン）から作られることが望ましい。
図示されるように、結晶支持構造１１０は、柱として構成されることがある。柱は円柱状に形作られることがあるが、他の形（例えば、円錐形、立方体、角柱、角錐、その他）が使用されことがある。いくつかの場合には、結晶支持構造１１０は、密閉型セル（例えば、六角形に形作られたセル）として構成される。結晶支持構造１１０は密閉型セルとして構成されることがあり、その密閉型セルは、他の密閉型セルに相互接続されることがあり、または独立していることがある。六角形状密閉型セルは、この構造が例えば円形セルよりも製造するのが容易であるので、また、この構造が本質的に機械的に安定でかつ機械的応力を構造全体にわたって分散させることができるので、好ましいことがある。結晶支持構造１１０に使えるかもしれない、様々な型のマイクロ構造またはナノ構造として構成された柱状で密閉型セル状の結晶支持構造１１０の構成および製作方法の例は、さらに、２００４年４月３０日に出願されたＫｒｏｕｐｅｎｋｉｎｅの米国特許出願第１０／８３５，６３９号および２００６年７月２８日に出願されたＫｒｏｕｐｅｎｋｉｎの米国特許出願第１１／４６０，９０１号に述べられており、これらの特許出願は両方とも、その全体が参照して本明細書に組み込まれる。
複数の柱状または密閉型セル状の結晶支持構造１１０は、基板１１５上にマイクロまたはナノ構造表面１２５を形成することができる。表面１２５上の結晶支持構造１１０は、互いに一様に間隔を開けて配置されることがあり、または不定の間隔で配置されることがある。いくつかの場合には、隣接した柱状結晶支持構造１１０間の横方向間隔１２７は、成長ＩＩＩ−Ｖ結晶の横方向厚さ（例えば、図３の厚さ３１０）よりも大きい。これによって、互いに分離された状態にある成長結晶の形成が容易になる。他の場合には、柱状結晶支持構造１１０の隣接したものの間の横方向間隔１２７は、隣接した柱状結晶支持構造１１０上に形成される結晶の一体化を容易にするように横方向厚さよりも小さくされる。
基板１１５上に１つまたは複数のグループ１３０の結晶支持構造１１０を備えることが望ましいことがある。例えば、柱または相互接続された密閉型セルとして構成された約１０から１００の結晶支持構造１１０は、そのグループ１３０の隣接した構成要素との間に、異なるグループ１３２の他の結晶支持構造１１０との間よりも近い間隔を開けて配置される。そのような構成によって、より大きな結晶の形成、例えば、グループ１３０の複数の結晶支持構造１１０に接触する薄膜ＩＩＩ−Ｖ結晶の形成を容易にすることができる。
図１にさらに示されるように、結晶支持構造１１０各々は、所定の接触領域１４０を有している。接触領域１４０は、結晶支持構造１１０の露出された部分である。結晶支持構造１１０の各々の上に単一接触領域１４０があることが望ましいことがある。その理由は、このことが、最小限の欠陥のある単結晶の成長を助長するからである。１つの結晶支持構造１１０上に複数の結晶を形成すると（例えば、１つの構造１１０当たりに複数の接触領域１４０を有することによって）、結晶が互いに接触する場所に複数の欠陥部位が形成されるようになることがあり、さらに、個々の結晶の大きさが制限されることがある。
いくつかの場合には、接触領域１４０は、結晶支持構造１１０の上面１４５にあり、この構造１１０の上面全体１４５を含むことがある。上面１４５に接触領域１４０を有することで、結晶支持構造１１０の個々の１つまたはグループ１３０の上に大きな結晶を形成することが容易になる。同じ面、例えば構造１１０が形成された基板１１５と同じ面全てに結晶のアレイを形成することが目的であるとき、上面１４５に接触領域１４０を有することがまた有利であることがある。しかし、他の場合には、接触領域１４０は、結晶支持構造１１０の側壁１５０にあることがある。側壁１５０に接触領域１４０を有することで、隣接した結晶支持構造１１０を橋で結ぶ結晶の形成が容易になることがある。
所定の接触領域１４０が成長結晶の所望の最終的な大きさに比べて小さいことが有利である。というのは、このことは、結晶中の欠陥の範囲を最小限にするのに役立つからである。小さな横寸法１６０の結晶支持構造１１０の上面１４５に接触領域１４０を有することで、小さな接触領域１４０は容易になる。例えば、結晶支持構造１１０が柱として構成されるとき、約１ｍｍ以下の少なくとも１つの寸法は、柱の直径に対応する横寸法１６０であってもよい。
直径１６０は、いくつかの要素の釣り合いを取るように注意深く設計される。接触領域１４０の大きさを最小限にして結晶欠陥を最小限にするために、直径１６０を小さくすることが望ましい。しかし、直径は、機械的支持および安定性を結晶に与えることができるだけ大きくなければならない。いくつかの場合には、直径１６０は、結晶支持構造１１０を通した電気伝導を可能にすることができるだけ大きくなければならない。いくつかの好ましい実施形態では、柱状結晶支持構造１１０の直径１６０は、約１００から３００ナノメートルに及ぶ。
いくつかの場合には、成長結晶がベース１２０またはその上の任意の結晶堆積材料に触れて結晶中に欠陥を形成しないように、構造１１０の高さ１６５は、成長ＩＩＩ−Ｖ結晶の縦方向厚さ（例えば、下の図３に示された厚さ３１２）の少なくとも約２倍であることが望ましい。いくつかの好ましい実施形態では、高さ１６５は、約２から１０ミクロンの範囲にある。
エピタキシャルＩＩＩ−Ｖ結晶のシード付けおよび成長を容易にするように接触領域１４０を構成することが望ましい。いくつかの場合には、接触領域１４０は、その上に成長されるべきＩＩＩ−Ｖ結晶の原子の格子ジオメトリと実質的に同様な原子の格子ジオメトリを有する。結晶の格子ジオメトリに対応するように接触領域１４０の格子ジオメトリを選ぶことは、最小限の欠陥のある結晶のエピタキシャル成長を助長するのに役立つ。いくつかの好ましい実施形態では、接触領域１４０および前記ＩＩＩ−Ｖ結晶２１０の結晶格子は、両方とも実質的に六方晶系ジオメトリである。例えば、結晶が六方晶系結晶構造を有するとき（例えば、ＧａＮまたはＩｎＮのようなＩＩＩ−窒化物結晶）、結晶支持構造１１０は、（１１１）方位を有するシリコン・ウェーハまたは基板１１５上のシリコン層から形成することができる。そのような例では、構造１１０の上面１４５上にある接触領域１４０は、原子の六方晶系格子配列を有する。同様に、結晶が立方晶系結晶構造（例えば、ＧａＡｓまたはＩｎｐ）を有するとき、結晶支持構造１１０は、（１００）方位を有するシリコン・ウェーハ基板を縦方向にエッチングすることによって形成することができる。そのような例では、構造１１０の上面１４５の接触領域１４０は、原子の立方晶系格子配列を有する。
結晶支持構造１１０の各々が全く同じ形または寸法を有することは必要でない。結晶支持構造１１０間の間隔が互いに全く同じであること、または前記構造が全て相互接続されているか全て独立していることもまた必要でない。しかし、そのようなユニタリ構成は、製造の容易さために好ましいことがある。
図２は、接触領域１４０上にＩＩＩ−Ｖ結晶２１０を成長させているときのデバイス１００を示す。いくつかの場合には、ＩＩＩ−Ｖ結晶２１０がＩＩＩ−窒化物から成ることが望ましい。その理由は、ＩＩＩ−窒化物は一般に大きなバンドギャップを有するからである。また、そのような合金から形成された結晶２１０は横方向成長を容易にして、例えば六角形板を形成する。
接触領域１４０上に直接生じる結晶２１０の最初の部分は、欠陥領域２１５と呼ばれる。本明細書で使用されるような欠陥領域２１５という用語は、実質的に高い濃度の格子欠陥、例えばディスロケーションまたはディスクリネーションを有する結晶２１０の部分として定義される。一般に、様々な種類の格子欠陥、例えばスレッディング欠陥の濃度は、欠陥領域２１５では、同じ結晶２１０の他の領域の少なくとも約１０倍以上、または約１００倍以上でもあると予想される。結晶２１０は欠陥領域２１５（接触領域を除く）から全ての方向に外に向かって成長することができるので、欠陥領域２１５は、一般に結晶２１０の中心にある。すなわち、欠陥領域２１５は、結晶２１０の１つまたは複数の外側縁２１７から離れた、結晶の中心部分２１６にある。
欠陥領域２１５は、一般に、接触領域１４０に隣接している。成長ＩＩＩ−Ｖ結晶２１０の透過電子顕微鏡（ＴＥＭ）像の平面図または断面図を精査することによって、欠陥領域２１５を識別し、さらにそれの全体積を実質的に定量化することができる。例えば、ＩＩＩ−窒化物結晶２１０（例えば、ＩｎＮまたはＧａＮ）では、接触領域１４０の上に縦方向に突出し横方向に突出しない、結晶の六方晶系の形をした１つまたは複数のスレッド欠陥２２０を、欠陥領域２１５は含むことがある。ＩＩＩ−Ｖ結晶中のそのようなスレッディング欠陥の例は、Ｆ．Ａ．ＰｏｎｃｅおよびＤ．Ｐ．Ｂｏｕｒ、Ｎａｔｕｒｅ ３８６：３５１〜５９（１９９７）に示されており、これは、その全体が参照して本明細書に組み込まれる。デバイス１００のいくつかの実施形態では、欠陥領域２１５は、ＩＩＩ−Ｖ結晶２１０の全体積の約１０パーセント未満を占める。いくつかの場合には、スレッド欠陥２２０、したがって欠陥領域２１５は、結晶の他方の面２２２（例えば、接触領域１４０に隣接した面と反対側の面）までずっと伸びていない。他の場合には、接触領域１４と反対側の面２２２に隣接した結晶２１０のスレッド欠陥２２０密度は、接触領域１４０に隣接した結晶２１０のスレッド欠陥２２０密度よりも小さい。
デバイス１００のいくつかの好ましい実施形態では、接触領域１４０に隣接している欠陥領域２１５を除いて、ＩＩＩ−Ｖ結晶２１０は低欠陥密度を有する。本明細書で使用されるような低欠陥密度という用語は、約１×１０８ｃｍ−２未満のスレッディング欠陥２２０密度として定義される。欠陥領域２１５は、一般に、約１×１０８ｃｍ−２を超えるスレッディング欠陥２２０密度を有する。いくつかの実施形態では、欠陥領域２１５のスレッディング欠陥２２０密度は、結晶２１０のその他の所のスレッディング欠陥２２０密度の約１０倍であり、いくつかの場合には１００倍である。例えば、いくつかの実施形態では、欠陥領域２１５でのスレッディング欠陥２２０密度は約１×１０８ｃｍ−２以上であり、欠陥領域２１５以外でのＩＩＩ−Ｖ結晶２１０のスレッド欠陥密度は約１×１０７ｃｍ−２未満であり、より好ましくは、約１×１０６ｃｍ−２未満である。
結晶２１０の縦方向成長と横方向成長の相対的な速度は、接触領域１４０がさらされるＩＩＩ族原子２２５とＶ族原子２３０の相対的な量を調節することによってさらに制御することができる。ＩＩＩ−Ｖ結晶２１０の成長は、ＩＩＩ−Ｖ結晶２１０の縦方向成長よりも速い横方向成長を助長する比のＩＩＩ族原子２２５とＶ族原子２３０に接触領域１４０をさらすことを含むことがある。例えば、ＧａＮまたはＩｎＮのようなＩＩＩ−窒化物結晶を成長させるとき、約１：１（例えば、ＩＩＩ族原子：Ｖ族原子）よりも大きな比のＩＩＩ族原子２２５とＶ族原子２３０に接触領域１４０をさらすことで、縦方向成長よりも速い横方向成長が助長される。同様にこの比を調節して、例えば、この比を約１：１未満に変えることによって、横方向成長よりも速い結晶の縦方向成長を助長することができる。
いくつかの好ましい実施形態では、ＩＩＩ−Ｖ結晶２１０のエピタキシャル成長は、分子ビーム・エピタキシー（ＭＢＥ）・プロセスを使用することによって容易になる。例えば、ＩＩＩ−窒化物結晶２１０がシリコン結晶支持構造１１０上に成長される場合を検討してみる。ＭＢＥプロセスは、Ｎ２の供給ガス（約０．１から１ｓｃｃｍ）および約２５０から４００ワットのプラズマ・パワーを使用する無線周波プラズマを含むことができる。窒素以外のＶ族原子２３０を生成するために、異なる供給ガスが使用されることができる。ＭＢＥプロセスは、さらに、金属供給源（例えば、噴散セル）を含むことができ、金属供給源の温度は、様々なＩＩＩ族原子２２５フラックスを可能にする範囲に調節される（例えば、Ｇａの場合には約９００から１０５０℃、Ｉｎの場合には約７００から８５０℃、Ａｌの場合には約１０５０から１２５０℃）。接触領域１４０に与えられる、Ｖ族原子２３０に対するＩＩＩ族原子２２５の相対的な量は、供給ガスの流量、金属供給源の温度、または両方を変えることによって調節することができる。
ＭＢＥプロセスは、さらに、エピタキシャル結晶２１０の形成を容易にするように基板１１５またはデバイス１００全体の温度を調節することを含むことができる。基板１１５の温度が接触領域１４０からＩＩＩ族原子２２５を蒸発させるほど高すぎないことが重要である。また、基板の温度がＩＩＩ族原子２２５の金属液滴の堆積を助長するほど低すぎないことも重要である。基板１１５の適切な温度は、どのＩＩＩ族原子２２５が使用されるかに依存する。例えば、Ｉｎ、Ｇａ、およびＡｌの場合、基板１１５の温度は、好ましくは、約３５０から５００℃まで、約６５０から８００℃まで、および約７００から９００℃までにそれぞれ及ぶ。
当業者は理解することであろうが、ＭＢＥプロセスの特定の条件は、ＩＩＩ族原子およびＶ族原子の供給を容易にするように調節される。また、当業者は理解することであろうが、ＭＢＥ以外の技術、例えば気相エピタキシャル法が使用されることができる。
ＩＩＩ−Ｖ結晶２１０は、１より多い層を含むことができる。例えば、所望の横方向厚さの結晶を形成した後で、ＭＢＥプロセスを調節して、結晶２１０の縦方向成長を助長することができる。さらに、供給ガスまたは金属供給源を変えて、異なる組成を有するＩＩＩ−Ｖ結晶層を形成することができる。例えば、図８に示されるように、ＩＩＩ−Ｖ結晶は、ＳｉドープＧａＮから成るｎ型ＩＩＩ−Ｖ層２４０およびＭｇドープＧａＮから成るｐ型ＩＩＩ−Ｖ層２４５を有することができる。複数層ＩＩＩ−Ｖ結晶の組成のさらに他の例は、２００６年７月１０日に出願されたＮｇの米国特許出願第１１／４５６，４２８号に示されており、この出願は、その全体が参照して本明細書に組み込まれる。当業者は理解することであろうが、ＩＩＩ−Ｖ結晶２１０の組成は、所望のバンドギャップを有する、したがって光の適切な波長に対して感度を有する結晶を生成するように調節されることができる。
図３は、結晶２１０の成長完了時のデバイス１００を示す。図４は、図３に示されたのと同じ製造段階のデバイス１００の透視図を示す。図３の断面図は、図４の視線３−３に対応する。
いくつかの場合には、結晶支持構造１１０の各々の上に別個に形成された個々のＩＩＩ−Ｖ結晶２１０があるように、結晶２１０の成長は終了される。そのような場合、隣接した個々の結晶支持構造１１０間の横方向間隔１２７は、成長ＩＩＩ−Ｖ結晶２１０の横方向厚さ３１０よりも大きい。結晶の形が円板の形（例えば、あるＩＩＩ−窒化物結晶で形成されるような六角形板）に近い場合には、結晶の横方向厚さ３１０は結晶２１０の直径に対応する。例えば、いくつかの場合には、柱状結晶支持構造１１０の直径１６０は、成長ＩＩＩ−Ｖ結晶２１０の平均横方向厚さ３１０（例えば、直径）の約１０パーセント以下である。いくつかの場合には、柱状結晶支持構造の各々は、それぞれ、個々の結晶支持構造１１０上にあるＩＩＩ−Ｖ結晶２１０の個々のものの横方向厚さ３１０の約１０パーセント以下の直径１６０を有する。いくつかの実施形態では、分離された結晶２１０（例えば、ＧａＮまたはＩｎＮ）は、約１から５０ミクロンの横方向厚さ３１０および約１から２０ミクロンの縦方向厚さ３１２を有する。
上で指摘されたように、結晶のバルクは空気（または、結晶を囲繞するどんな他の気体または液体媒体にも）に接触するがただ１つの固体表面、接触領域１４０だけに接するように結晶２１０を構成することによって、結晶２１０中の欠陥の範囲を最小限し局在化することができる。接触領域１４０の面積が成長結晶２１０の表面積３２０よりも実質的に小さいことが好ましい。いくつかの好ましい実施形態では、接触領域１４０の面積３２５は、成長ＩＩＩ−Ｖ結晶２１０（例えば、成長プロセスによって生成された最終的な結晶）の表面積３２０の約５０パーセント以下である。本明細書で使用されるような表面積３２０という用語は、接触領域１４０に接する成長ＩＩＩ−Ｖ結晶２１０の面３３０の全表面積を意味する。デバイス１００のいくつかの好ましい実施形態では、接触領域１４０の面積３２５は、成長ＩＩＩ−Ｖ結晶２１０の表面積３２０の約５０パーセント以下、好ましくは約１０パーセント以下、さらにより好ましくは約１パーセント以下である。
デバイス１００のいくつかの実施形態では、結晶２１０の成長は（図３〜４）、１つの層が形成されるまで延長される。例えば、図５は、結晶支持構造１１０上で成長する複数（例えば、少なくとも２つ）のＩＩＩ−Ｖ結晶２１０が融合して１つの連続した一体化ＩＩＩ−Ｖ結晶層５１０を形成するまで、ＩＩＩ族およびＶ族原子２２５、２３０（図２）にさらすことを延長した後のデバイス１００の断面図を示す。例えば、このさらすことは、ＩＩＩ−Ｖ結晶２１０の縦方向成長よりも速い横方向成長を助長する条件を、層５１０が形成されるまで延長することを含むことができる。
図５に示されるように、一体化層５１０は、複数の接触領域１４０に接することができ、各接触領域１４０は異なる結晶支持構造１１０上にある。いくつかの実施形態では、複数の欠陥領域２１５があることがあり、各欠陥領域は、個々の結晶２１０（図２〜４）が、融合して一体化層５１０を形成する前に接触していた結晶支持構造１１０の接触領域１４０の上に生じている。いくつかの場合には、別個の結晶が一体化する場所に追加の欠陥５１５があることがある。
いくつかの場合には、一体化層５１０は、デバイス１００の光放射または検出コンポーネントとして直接使用されることがある。結晶支持構造１１０間に横たわる層５１０の無欠陥領域５２０をさらに処理して、例えば発光、光検出またはトランジスタ・デバイスを形成することができる。例えば図５に示されるような他の場合には、一体化層５１０は、その上のより厚いＩＩＩ−Ｖ結晶膜５３０の成長のシード付けをするために使用される。すなわち、一体化層５１０は、その上にＩＩＩ−Ｖ結晶膜５３０を成長させるためのシード層として使用される。一体化層５１０をシード層として使用することで、一体化層５１０よりも欠陥の少ないより大きなエピタキシャルＩＩＩ−Ｖ結晶膜５２０の形成が助長される。例えば、いくつかの場合には、ＩＩＩ−Ｖ結晶膜５２０は、少なくとも約１０００ミクロン、より好ましくは少なくとも約１００００ミクロンの横方向厚さ５３５、および少なくとも約１００ミクロン、好ましくは約２５０ミクロン以上の縦方向厚さ５４０を有する。
デバイス１００のいくつかの実施形態では、結晶支持構造１１０は、デバイス１００のコンポーネント部分として残っている。例えば、導電性結晶支持構造１１０は、ＩＩＩ−Ｖ結晶２１０への電気接続を実現するように構成されることがある。結晶支持構造１１０は、また、例えば図６〜７に示されるようなデバイスのさらに他の製作ステップ中に、複数のＩＩＩ−Ｖ結晶２１０を共通平面６１０内に保持するのに役立つことができる。
図６は、図４に示された見方に似たデバイス１００の部分透明切取り透視図を示す。図７は、同様な非透明透視図を示す。図６および７のデバイス１００は、ＩＩＩ−Ｖ結晶２１０および結晶支持構造１１０の隣接したものの間のギャップ６１５に重合体６２０を満たした後で示されている。例えば、流体プレポリマーがギャップ６１５に導入されることがある。いくつかの場合には、重合体６２０は電気絶縁性であって、導電性結晶支持構造１１０間の電気絶縁を容易にする。重合体６２０の例には、ポリアミドおよびスピンオン・ガラスがある。例えば図６に示されるようないくつかの場合には、重合体６２０は、結晶支持構造１１０を覆うがＩＩＩ−Ｖ結晶２１０を覆われていないままにしておくように構成されることがある。重合体６２０は、例えばデバイス１００の動きによるＩＩＩ−Ｖ結晶２１０の望ましくない動きを妨げるのに役立つことができる。
図６および７にさらに示されるように、重合体６２０はまた、ＩＩＩ−Ｖ結晶２１０に結合された導電線６４０を支持するための表面６３０を実現することができる。図８は、例えばｎ型ＩＩＩ−Ｖ層２４０およびｐ型ＩＩＩ−Ｖ層２４５を含む２層ＩＩＩ−Ｖ結晶２１０に接続する導電線６４０を形成した後のデバイス１００の詳細透視図を示す。デバイス１００のいくつかの実施形態では、分離されたＩＩＩ−Ｖ結晶２１０は、個々のアドレス指定可能な導電線６４０に接続される。どうようにして導電材料を表面６３０上に堆積させ次にパターン形成して導電線６４０を形成することができるかを、当業者は分かっているだろう。いくつかの場合には、可視光（例えば、酸化インジウム錫）または赤外光（ポリシリコン）に対して透明な導電線６４０を使用することが望ましい。
デバイス１００の他の実施形態では、結晶支持構造１１０が除去され、したがって、この構造１１０および基板１１５は、デバイス１００のコンポーネントでない。そのような実施形態では、結晶支持構造１１０からＩＩＩ−Ｖ結晶２１０を分離するために、さらに他のステップが必要とされる。
図９は、結晶支持構造１１０およびＩＩＩ−Ｖ結晶２１０をその上に有する基板１１５を接着層９１０でさらに覆った後の、図３に示されたものに似たデバイス１００の断面図を示す。例えば、図３に示された製造段階のデバイス１００が、接着層９１０で覆われることがある。ＩＩＩ−Ｖ結晶２１０の上面２２２は接着層９１０に接着している。いくつかの場合には、接着層９１０は、ポリジメチルシロキサン（ＰＤＭＳ）などの可撓性重合体である。
図１０は、ＩＩＩ−Ｖ結晶２１０が接着層９１０に付いている状態で基板１１５から接着層９１０を除去した後のデバイスの断面図を示す。結晶支持構造１１０（図９）とＩＩＩ−Ｖ結晶２１０の間の接触は破壊される。その結果、支持構造１１０（図９）の接触領域１４０に以前は隣接していたＩＩＩ−Ｖ結晶２１０の中心欠陥領域２１５は、今では、接着層９１０と別の方向に向いている。いくつかの例では、結晶支持構造１１０の一部がＩＩＩ−Ｖ結晶２１０に付いたままであることがある。そのような例では、結晶支持構造１１０（図９）の依然として付いている部分は、結晶支持構造１１０（図９）を含んだデバイス１００をエッチング液にさらすことによって除去することができる。例えば、シリコンから作られた結晶支持構造１１０は、フッ化水素酸、硝酸またはこれらの混合物を含むエッチング液にさらされることがある。
接着層９１０に接着されたＩＩＩ−Ｖ結晶２１０は、次に、図５および６の背景で先に述べられたものと同様な導電線に結合されて、可撓性の発光、光検出、またはトランジスタ・デバイス１００を形成することができる。
実施形態が詳細に説明されたが、当業者は、これらを考慮して様々な変化物、代替物および変更物を本発明の範囲から逸脱することなしに作ることができることを理解すべきである。

Claims (10)

  1. 結晶支持構造をその上に有する基板と、
    前記結晶支持構造の１つの単一接触領域上のＩＩＩ−Ｖ結晶とを備え、前記接触領域の面積が、前記ＩＩＩ−Ｖ結晶の表面積の約５０パーセント以下であるデバイス。
  2. 前記結晶支持構造の柱状のものが、前記結晶支持構造の前記柱状のものの上にある前記ＩＩＩ−Ｖ結晶の個々のものの横方向厚さの約１０パーセント以下の直径を有する、請求項１に記載のデバイス。
  3. 前記ＩＩＩ−Ｖ結晶が、複数の前記接触領域に接する１つの一体化層である、請求項１に記載のデバイス。
  4. 前記デバイスが、発光デバイス、光検出デバイスまたはトランジスタ・デバイスとして動作するように構成される、請求項１に記載のデバイス。
  5. ＩＩＩ−Ｖ結晶であって、前記ＩＩＩ−Ｖ結晶の中心にある欠陥領域を除いて、一様な結晶方位を有するＩＩＩ−Ｖ結晶を備え、前記欠陥領域が前記ＩＩＩ−Ｖ結晶の全体積の約１０パーセント未満を占める、デバイス。
  6. 前記欠陥領域の欠陥密度が、約１×１０８ｃｍ−２以上であり、前記欠陥領域以外で前記ＩＩＩ−Ｖ結晶の欠陥密度が約１×１０７ｃｍ−２未満である、請求項５に記載のデバイス。
  7. 基板上に結晶支持構造を形成するステップであって、前記結晶支持構造の各々が所定の接触領域を有するステップと、
    前記結晶支持構造の１つの前記接触領域上にＩＩＩ−Ｖ結晶を成長させるステップとを含み、前記接触領域の面積が前記成長ＩＩＩ−Ｖ結晶の表面積の約５０パーセント以下である、デバイス製造方法。
  8. 前記結晶支持構造を形成する前記ステップは、前記結晶支持構造の各々が約１ｍｍ以下の少なくとも１つの横方向寸法をそれぞれ有するように、前記基板をパターン形成しエッチングするステップを含む、請求項７に記載の方法。
  9. 前記ＩＩＩ−Ｖ結晶を成長させる前記ステップが、前記ＩＩＩ−Ｖ結晶の縦方向成長よりも速い前記ＩＩＩ−Ｖ結晶の横方向成長を助長する比のＩＩＩ族原子とＶ族原子に前記接触領域をさらすステップを含む、請求項７に記載の方法。
  10. 前記結晶支持構造上で成長する複数の前記ＩＩＩ−Ｖ結晶が融合して一体化ＩＩＩ−Ｖ層を形成するまで、前記さらすステップを延長することをさらに含む、請求項９に記載の方法。
JP2009550894A 2007-02-19 2008-02-19 広バンドギャップ半導体デバイス Pending JP2010521801A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/676,329 US7692198B2 (en) 2007-02-19 2007-02-19 Wide-bandgap semiconductor devices
PCT/US2008/002143 WO2008103331A2 (en) 2007-02-19 2008-02-19 Wide-bandgap semiconductor devices

Publications (1)

Publication Number Publication Date
JP2010521801A true JP2010521801A (ja) 2010-06-24

Family

ID=39382051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009550894A Pending JP2010521801A (ja) 2007-02-19 2008-02-19 広バンドギャップ半導体デバイス

Country Status (6)

Country Link
US (2) US7692198B2 (ja)
EP (1) EP2113040A2 (ja)
JP (1) JP2010521801A (ja)
KR (1) KR101293333B1 (ja)
CN (1) CN101622689B (ja)
WO (1) WO2008103331A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535051A (ja) * 2014-09-25 2017-11-24 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2936904B1 (fr) * 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
WO2010053963A1 (en) * 2008-11-07 2010-05-14 The Regents Of The University Of California Controlling relative growth rates of different exposed crystallographic facets of a group-iii nitride crystal during the ammonothermal growth of a group-iii nitride crystal
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
KR102248478B1 (ko) 2014-09-18 2021-05-06 인텔 코포레이션 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
EP3221886A4 (en) 2014-11-18 2018-07-11 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
EP3235005A4 (en) 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
US10211327B2 (en) 2015-05-19 2019-02-19 Intel Corporation Semiconductor devices with raised doped crystalline structures
EP3314659A4 (en) 2015-06-26 2019-01-23 INTEL Corporation HETEROSEPITAXIAL STRUCTURES WITH STABLE SUBSTRATE INTERFACE MATERIAL AT HIGH TEMPERATURE
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145516A (ja) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の製造方法
JP2000331937A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2001345282A (ja) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002252422A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物半導体の形成方法
JP2003063895A (ja) * 2001-06-13 2003-03-05 Nichia Chem Ind Ltd 窒化物半導体基板、及びその製造方法
JP2004158500A (ja) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
US20040157358A1 (en) * 2001-08-01 2004-08-12 Kazumasa Hiramatsu Group III nitride semiconductor film and its production method
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
KR100677683B1 (ko) * 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP4876319B2 (ja) * 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
JP4201541B2 (ja) * 2002-07-19 2008-12-24 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
GB2436398B (en) 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145516A (ja) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の製造方法
JP2000331937A (ja) * 1999-03-17 2000-11-30 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2001345282A (ja) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002252422A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物半導体の形成方法
JP2003063895A (ja) * 2001-06-13 2003-03-05 Nichia Chem Ind Ltd 窒化物半導体基板、及びその製造方法
US20040157358A1 (en) * 2001-08-01 2004-08-12 Kazumasa Hiramatsu Group III nitride semiconductor film and its production method
JP2004158500A (ja) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535051A (ja) * 2014-09-25 2017-11-24 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造

Also Published As

Publication number Publication date
KR101293333B1 (ko) 2013-08-06
US20080197358A1 (en) 2008-08-21
KR20090112708A (ko) 2009-10-28
WO2008103331A2 (en) 2008-08-28
WO2008103331A3 (en) 2008-11-06
EP2113040A2 (en) 2009-11-04
CN101622689A (zh) 2010-01-06
US20100105197A1 (en) 2010-04-29
CN101622689B (zh) 2011-05-18
US7692198B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
JP2010521801A (ja) 広バンドギャップ半導体デバイス
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
US9947829B2 (en) Substrate with buffer layer for oriented nanowire growth
CN101443887B (zh) Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US20080261403A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
TWI440073B (zh) 電路結構的製造方法
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
US8334156B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
KR100809235B1 (ko) 질화물 반도체 발광소자 제조방법
US7651927B2 (en) Semiconductor device and method for fabricating the same
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
KR100809234B1 (ko) 질화물 반도체 발광소자 제조방법
JP2011192752A (ja) 半導体素子の製造方法
US20060269745A1 (en) Nano wires and method of manufacturing the same
US20210183652A1 (en) Method of forming gallium nitride film over soi substrate
RU2758776C2 (ru) Способ изготовления наноколончатой гетероструктуры на основе соединений iii-n
KR101761833B1 (ko) 반도체 기판, 그 제조 방법, 반도체 디바이스 및 그 제조 방법
EP4345922A1 (en) Gan-on-si epiwafer comprising a strain-decoupling sub-stack
JP5437121B2 (ja) 半導体素子の製造方法
BRPI0708752A2 (pt) crescimento pulsado de nanofio de gan e aplicações em materiais e dispositivos de substrato semicondutor de nitreto do grupo iii

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120618

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130517

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140127

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140404