JP2010516162A - 直列通信システムにおける直列データの送受信方法及び装置とこのための直列通信システム - Google Patents

Abstract

本発明は、直列通信システムにおいて信号の変化を最小にすることにより効率的な直列データの送受信方法及び装置とこのための直列通信システムを開示する。直列通信システムにおいてコーディングされた並列データを直列データに変換し、上記直列データを送信する方法は、上記コーディングされた並列データの情報ビットが圧縮されないように所定のビット値を有するビットとして定義される上記情報ビットが１番目に発見される位置を決定するステップと、上記決定された位置に到達するまで上記１番目に発見される情報ビットと上記１番目に発見される情報ビットの次の少なくとも１つのビットを圧縮された直列データとして直列に送信するステップと、を含む。

Description

本発明は、直列通信システムにおける直列データの送受信方法とこのための直列通信システムに関する。特に、直列通信システムにおいて信号の変化（Bit Transition）を最小にすることにより効率的な直列データの送受信方法及び装置とこのための直列通信システムに関する。

従来知られているように、従来のオンチップ又はオフチップ並列通信システムは、多くの数の導線を必要とし、導線間のクロストーク、遅延差（Skew）などを含む問題が発生する。したがって、オフチップ直列通信システム（例えば、イーサネット、ＵＳＢ（Universal Serial Bus）、ＩＥＥＥ１３９４、ＰＣＩ-ＥＸＰＲＥＳＳなど）が、電気製品間の有線通信、コンピュータ間のインターネット通信、及びチップ内部の機能ブロック間の通信などのために使用される。また、並列バス方式だけを採用したオンチップ通信システムの状態でも、オンチップ直列通信システムは、上述した導線間のクロストーク及び遅延差の問題だけでなく並列送信線の接続混雑度（Wiring Congestion）も解決するために研究されている。このようなオンチップ直列通信方式は、ネットワークオンチップ（Network-on-Chip：以下、“ＮｏＣ”と称する。）のような多機能、高性能のマルチコアシステムオンチップ（System-on-Chip：以下、“ＳｏＣ”と称する。）に採用されている。

図１は、従来技術による直列データの送受信装置の構成を示すブロック図である。

従来の直列通信システムは、入力されたＮビットの並列データ１０１を直列データ１０５に変換し、これを送信する送信部１１０と、送信部１１０からの直列データを受信し、これをＮビットの並列データ１０９に変換する受信部１５０とを含む。

送信部１１０は、ＦＩＦＯ（First In First Out）タイプを有する第１の信号処理部１１１に格納されているＮビットの並列データ１０１を直列変換部１１５を介して直列データ１０５に順次に変換させ、直列データ１０５を直列送信線１３０にロードする。この際に、直列データ１０５は、最上位ビット（Most Significant Bit：以下、“ＭＳＢ”と称する。）から送信する方式が一般的である。

受信部１５０は、順次に入力される直列データ１０５を並列変換部１５１を介して並列データに変換した後に、この並列データを第２の信号処理部１５５に格納し、Ｎビットの並列データ１０９を出力する。

一方、図１に示した従来技術による第１の信号処理部１１１及び第２の信号処理部１５５は省略されてもよく、個別のコーディング方式が適用される場合には、コーダ１１３及びデコーダ１５３を追加してもよい。

以下、図１に示したコーダ１１３及びデコーダ１５３に適用可能なコーディング方式について説明する。

イーサネット（ＩＥＥＥ８０２．３）の場合におけるように、個別のクロック信号を必要とせずデータからクロックを抽出する場合には、直流-均衡（DC-Balanced）コード（例えば、８Ｂ／１０Ｂコード）を使用する。特に、直流-均衡コーディング方式によると、５回未満の連続されたシンボル（０又は１）が発生するように意図的に直列送信線１３０に変化を起こす。これは、直列送信線１３０からクロックを抽出することを容易にする。

しかしながら、直流-均衡コーディング方式は、直列送信線１３０で変化の数を増加させるために送受信電力を増加させる。また、８ビットの有効データを送信するために実際には１０ビットが送信されるため、２５％のオーバーヘッドが発生する。直流-均衡コーディング方式は、個別のクロック信号を使用する場合又はオンチップ通信システムの場合におけるように、送信部１１０と受信部１５０とが同期する場合に使用される必要がない。

送信部１１０と受信部１５０とが同期する場合に、送受信電力を最小化するための方法には、アナログ方法及びデジタル方法がある。このアナログ方法は、信号レベルを低くするロウスイングシグナリング（Low-Swing Signaling）方式を含み、デジタル方法は、直列送信線１３０上の信号変化を最小化する方式（例えば、サイレント（SILENT）コーディング方式）を含む。

従来のデジタル方法の中の１つとして研究されたサイレントコーディング方式は、排他的論理和（Exclusive OR：以下、“ＸＯＲ”と称する。）コードを直列送信方式に適用する方式で、関連文献“SILENT:Serialized Low Energy Transition Coding for On-Chip Interconnection Networks”, Kangmin Lee, et al., IEEE ICCAD 2004, pp. 448-451.に記載されている。

図２は、サイレントコーディング方式を示す図である。

以下、Ｎビットの並列データが８ビットのデータであることを仮定し、この方式を図１を参照して説明する。

図２に示す第１の信号処理部１１１は、ＦＩＦＯ形式のバッファであり、順次に入力される並列データＷ０乃至Ｗ３をコーダ１１３に送信する。コーダ１１３は、ＸＯＲコードを直列送信方式に適用するサイレントコーディング方式を採用し、現在送信されるデータビットが前に送信されたデータビットと同一である場合には０が使用され、これらが相異である場合には１が使用される方式で、順次にコーディングされたデータＷ’０〜Ｗ’３ ２０１を生成する。直列変換部１１５は、この生成されたデータ２０３を直列化し、図２Ａに示すように、サイレントコーディングされた直列データ２０５を直列送信線１３０にロードする。

サイレントコーディング方式を適用する結果として、図２Ａに示すように、サイレントコーディングされた直列データ２０５は、信号変化の数が６回であるのに対して、サイレントコーディングが適用されなかった元の直列データ２０７は、信号変化の数が１７回であることを分かる。サイレントコーディングにより信号変化の数が減少される理由は、連続的な並列データ間の連関性（locality）が存在するためである。

しかしながら、このようなサイレントコーディングが直列通信システムに適用される場合、コーディングを適用しない従来の方法に比べて電力が効率的に減少されるが、送信速度には利得が発生しない。言い換えれば、このサイレントコーディングが直列データへの変換のための直列通信システムに適用されても、直列データの送信の間には、送信速度も帯域幅も増加されることができない。

また、直列通信システムが採用した直列送信方式は、少数の送信線を使用し、したがって、多くの数の送信線を使用することにより複数のビットを同時に送信する並列送信方式に比べて送信帯域幅が非常に小さい。この小さな送信帯域幅の問題点を解決するために、送信速度を数倍高める。高速回路による面積及び電力上の問題だけではなく、これによりもたらされる高速設計の難しさも発生する。

したがって、直列通信システムにおいて、信号の変化を最小にすることができるようにサイレントコーディングされたデータを圧縮することにより、使用可能な帯域幅を増加させることができる方式に対する必要性が高まっている。

したがって、本発明は、上述した従来技術の問題点を解決するために提案されたものであり、その目的は、直列通信システムにおける信号の変化を最小にすることができる効率的な直列データの送受信方法及び装置とこのための直列通信システムを提供することにある。

本発明の他の目的は、直列通信システムにおけるコーディングされたデータを圧縮することにより、使用可能な帯域幅を増加させることができる直列データの送受信方法及び装置とこのための直列通信システムを提供することにある。

上記のような目的を達成するために、本発明の実施形態の一態様によれば、直列通信システムにおいてコーディングされた並列データを直列データに変換し、上記直列データを送信する方法を提供する。上記方法は、上記コーディングされた並列データの情報ビットが圧縮されないように所定のビット値を有するビットとして定義される上記情報ビットが１番目に発見される位置を決定するステップと、上記決定された位置に到達するまで上記１番目に発見される情報ビットと上記１番目に発見される情報ビットの次の少なくとも１つのビットとを圧縮された直列データとして直列に送信するステップと、を有することを特徴とする。

本発明の実施形態の他の態様によれば、直列通信システムにおいて直列データをコーディングされた並列データに変換し、上記コーディングされた並列データを受信する方法を提供する。上記方法は、圧縮された直列データの終わりを示す信号が入力されるまで上記圧縮された直列データの各ビットを受信するステップと、上記受信した各ビットと上記受信した各ビットの後に所定のビット値を有する少なくとも１つのビットで構成された上記コーディングされた並列データを出力するステップと、を有することを特徴とする。

本発明の実施形態のさらに他の態様によれば、直列通信システムにおいてコーディングされた並列データを直列データに変換し、上記直列データを送信する装置を提供する。上記装置は、上記コーディングされた並列データの情報ビットが圧縮されないように所定のビット値を有するビットとして定義される上記情報ビットが１番目に発見される位置に到達するまでカウントを増加させつつ上記カウントを出力し、上記位置に到達すると、圧縮された直列データの終わりを示す信号を送信する圧縮部と、上記コーディングされた並列データの中で、上記出力されたカウントが示す位置に対応するビットを上記圧縮された直列データとして直列に送信する直列変換部と、を有することを特徴とする。

本発明の実施形態のさらなる他の態様によれば、直列通信システムにおいて直列データをコーディングされた並列データに変換し、上記コーディングされた並列データを受信する装置を提供する。上記装置は、圧縮された直列データの終わりを示す信号が入力されるまでカウントを増加させつつ上記カウントを出力する圧縮解除部と、所定のビット値を予め格納する複数のラッチを有し、上記圧縮された直列データの各ビットを受信し、上記出力されたカウントに対応するビットを対応するラッチに格納し、上記圧縮された直列データの終わりを示す信号が入力される場合に、上記複数のラッチに格納されているビットを上記コーディングされた並列データとして出力する並列変換部と、を有することを特徴とする。

本発明の実施形態のさらに他の１つの態様によれば、コーディングされた並列データを直列データに変換し、上記直列データを送受信する直列通信システムを提供する。上記システムは、上記コーディングされた並列データの情報ビットが圧縮されないように所定のビット値を有するビットとして定義される上記情報ビットが１番目に発見される位置に到達するまで第１のカウントを増加させつつ上記第１のカウントを出力し、上記位置に到達すると、圧縮された直列データの終わりを示す信号を送信し、上記コーディングされた並列データの中で、上記出力された第１のカウントが示す位置に対応するビットを上記圧縮された直列データとして直列に送信する直列データ送信装置と、上記圧縮された直列データの終わりを示す信号が入力されるまで第２のカウントを増加させつつ上記第２のカウントを出力し、所定のビット値を有する複数のラッチを有し、上記圧縮された直列データの各ビットを受信し、上記第２のカウントに対応するビットを対応するラッチに格納し、上記圧縮された直列データの終わりを示す信号が入力されると、上記複数のラッチに格納されているビットを上記コーディングされた並列データとして出力する直列データ受信装置と、を有することを特徴とする。

本発明は、直列通信システムにおいて並列データを直列データに変換し送信する場合に、従来のコーディング方式を用いて信号変化の数を減少させ、送信の間に消費される動的電力を最小にすることができる。

また、圧縮コーディング方式を使用して送信量を低減させることにより、送信時間を短縮させることができる。したがって、同一の時間にさらに多くの量のデータを送信することができ、有効送信帯域幅を増加させることができる。

従来技術による直列データの送受信装置の構成を示すブロック図である。 サイレントコーディング方式を示す図である。 本発明の実施形態による圧縮された直列データの送受信装置の構成を示すブロック図である。 図３に示した送信部に含まれている圧縮部の構成を詳細に示すブロック図である。 図３に示した送信部に含まれている直列変換部の構成を詳細に示すブロック図である。 図３に示した受信部に含まれている圧縮解除部の構成を詳細に示すブロック図である。 図３に示した受信部に含まれている並列変換部の構成を詳細に示すブロック図である。 本発明の実施形態による圧縮された直列データを送信する過程を示すフローチャートである。 本発明の実施形態による送信装置が圧縮された直列データを送信する過程を示す図である。 本発明の実施形態による圧縮された直列データを受信する過程を示すフローチャートである。 本発明の実施形態による受信装置が圧縮された直列データを受信する過程を示す図である。

以下、本発明の好適な一実施形態を添付図面を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知の機能または構成に関する具体的な説明は省略する。そして、後述する用語は、本発明での機能を考慮して定義された用語であり、これは、ユーザ及び運用者の意図又は慣例に従って変わっても良い。従って、これらの定義は、本発明の全体の内容に基づいて定義されなければならない。

まず、本発明の基本概念について説明する。本発明によると、コーディングされた並列データを圧縮された直列データに変換する方式で、コーディングされた並列データのビットが前に送信されたデータの対応するビットと差がない場合には、このビット（“同一のビット”）を除去する。言い換えれば、同一のビットが直列データに圧縮され変換される並列データから除去されることにより、送受信されるデータの量を低減させる。これは、この直列データを送受信するのに必要とされる時間を短縮させ、実際の送信線の使用可能な帯域幅を向上させる。

前に送信された並列データと差がないビットを圧縮するために、直列通信システムの初期設定の間にコーディング方式及び圧縮しないビットを設定すべきである。

以下、本発明の実施形態は、直列通信システムの初期設定の間に、サイレントコーディングがコーダ及びデコーダに適用され、サイレントコーディングされた並列データの‘０’ビットが圧縮されるビットであり、‘１’ビットが圧縮されないビット（“情報ビット”）であると仮定して説明する。

図３は、本発明の実施形態による圧縮された直列データの送受信装置の構成を示すブロック図である。

図３を参照すると、直列通信システムは、サイレントコーディング方式を入力されたＮビットの並列データ３０１に適用し、これを圧縮された直列データ３０５に変換する送信部３１０と、この圧縮された直列データ３０５を受信して圧縮を解除し、サイレントデコーディング方式を適用することにより初期に入力されたＮビットの並列データ３０９をデコーディングする受信部３５０と、を含む。

送信部３１０は、第１の信号処理部３１１と、コーダ３１３と、直列変換部３１５と、圧縮部３１７とを含む。受信部３５０は、並列変換部３５１と、デコーダ３５３と、第２の信号処理部３５５と、圧縮解除部３５７とを含む。

送信部３１０のコーダ３１３及び受信部３５０のデコーダ３５３は、第１の信号処理部３１１及び第２の信号処理部３５５と同様に、従来技術の場合と同一の方式で動作し、ここでは、詳細な説明を省略する。

図３に示した送信部３１０の圧縮部３１７は、コーダ３１３からコーディングされた並列データを入力として受信し、直列変換制御信号Ｃ１及び圧縮された直列データ３０５の終わりを示すための信号（“ｅｎｄ_ｏｆ_ｗｏｒｄ”）３０３を出力する。この際に、ｅｎｄ_ｏｆ_ｗｏｒｄ３０３は、［ＨＩＧＨ］信号及び［ＬＯＷ］信号を含む。下記の説明において、ｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＨＩＧＨ］信号である場合に、圧縮された直列データ３０５の終わりを示すと仮定する。圧縮部３１７は、図４を参照してより詳細に説明する。

直列変換部３１５は、コーディングされた並列データを直列変換制御信号Ｃ１を用いて直列データ３０５に変換する。直列変換部３１５は、多段接続マルチプレクサ（Multistage Multiplexer）を使用して図５に示すように実現されてもよい。

受信部３５０の圧縮解除部３５７は、ｅｎｄ_ｏｆ_ｗｏｒｄ３０３の入力を用いて並列変換制御信号Ｃ２を出力する。圧縮解除部３５７は、図６に示すように第１のカウンター６０１を用いて実現されてもよく、図６を参照してより詳細に説明する。

並列変換部３５１は、並列変換制御信号Ｃ２を用いて送信され圧縮された直列データ３０５をコーディングされた並列データに変換し、デマルチプレクサ７０１及び複数のラッチ７０３を用いて図７に示すように実現されてもよい。

図４は、図３に示した圧縮部３１７の構成を詳細に示すブロック図である。

本発明の実施形態によると、圧縮部３１７は、ロジック回路で実現され、エンコーダ４０１と、第１のカウンター４０３と、比較器４０５とを含む。

図４に示すエンコーダ４０１は、コーディングされた並列データ３０７を入力として受信し、各ビットをスキャンすることにより第１の情報ビット‘１’が発見される位置を決定する。エンコーダ４０１で各ビットをスキャンすることにより情報ビットを発見する動作は、最上位ビット（Most Significant Bit：以下、“ＭＳＢ”と称する。）又は最下位ビット（Least Significant Bit：以下、“ＬＳＢ”と称する。）から開始する。しかしながら、マルチメディアコンテンツ又はデジタル信号が処理される際に上位ビットが急激に変化する場合は頻繁には発生せず、メモリ処理の間に、アドレスが次々に増加するために、前に送信されたデータと現在送信されたデータ間の変化は、主に下位ビットで発生する。これは、上位ビットを圧縮すべき場合がさらに多く発生することを意味する。したがって、下記の実施形態では、ＭＳＢからスキャニングを開始する方式を説明する。例えば、エンコーダ４０１に入力された８ビットのコーディングされた並列データ３０７が［０００００１００］である場合に、エンコーダ４０１は、ＭＳＢからスキャニングを開始し、第１の情報ビット‘１’を第２のビット（０番目のビットからのカウンティング）の位置で発見する。したがって、［０１０］は、第１のビットの位置として出力される。

圧縮部３１７の第１のカウンター４０３は、０から１ずつ増加したカウントを比較器４０５に出力し、この増加したカウントを直列変換制御信号Ｃ１としても出力する。以下、特に別の内容で示さない以上、このカウントは、第１のカウンター４０３により出力されると仮定する。

第１のカウンター４０３は、比較器４０５から［ＨＩＧＨ］信号を受信する場合にカウントをリセットする。例えば、このカウントが［０００］から［０１０］まで１ずつ増加する場合及び第１のカウンター４０３が比較器４０５から［ＨＩＧＨ］信号を受信する場合に、第１のカウンター４０３は、［０００→００１→０１０→リセット］を比較器４０５に出力し、［０００→００１→０１０→リセット］を直列変換制御信号Ｃ１としても出力する。

この発見された第１の情報ビットの位置が第１のカウンター４０３から入力されたカウントと同一である場合に、比較器４０５は、第１のカウンター４０３に［ＨＩＧＨ］信号（１ビット）を送信し、［ＨＩＧＨ］信号を有するクロックをｅｎｄ_ｏｆ_ｗｏｒｄ３０３に送信する。例えば、この発見された第１の情報ビットの位置が［０１０］である場合及び第１のカウンター４０３から入力されたカウントが［０１０］である場合に、比較器４０５は、［ＨＩＧＨ］信号を第１のカウンター４０３に送信し、［ＨＩＧＨ］信号を有するクロックをｅｎｄ_ｏｆ_ｗｏｒｄ３０３に送信する。一方、この発見された第１の情報ビットの位置が第１のカウンター４０３から入力されたカウントと異なる場合に、比較器４０５は、［ＬＯＷ］信号をｅｎｄ_ｏｆ_ｗｏｒｄ３０３に出力する。

図５は、図３に示した送信部３１０に含まれている直列変換部の構成を詳細に示すブロック図である。

図５を参照すると、直列変換部３１５は、コーディングされた並列データ３０７のビット数により複数のマルチプレクサを用いて実現されてもよい。直列変換部３１５は、コーダ３１３からコーディングされた並列データ３０７を受信し、第１のカウンター４０３により出力された直列変換制御信号Ｃ１に基づいてカウントが示す位置に対応するビットを出力する。例えば、直列変換部３１５に入力されたデータが［０００００１００］である場合及び１ずつ増加する第１のカウンター４０３により出力された直列変換制御信号Ｃ１が［０００］である場合に、直列変換部３１５は、直列データ３０５の０番目のビット、すなわち［０］を出力する。直列変換制御信号Ｃ１が［０１０］である場合に、直列変換部３１５は、直列データ３０５の１番目のビット、すなわち［０］を出力する。直列変換制御信号Ｃ１が［０１０］である場合に、直列変換部３１５は、直列データ３０５の２番目のビット、すなわち［１］を出力する。

図６は、図３に示した受信部に含まれている圧縮解除部の構成を詳細に示すブロック図である。

図６を参照すると、圧縮された直列データ３０５が受信部３５０に入力される場合に、圧縮解除部３５７の第２のカウンター６０１は、０から１ずつ増加する並列変換制御信号Ｃ２を出力する。［ＨＩＧＨ］信号をｅｎｄ_ｏｆ_ｗｏｒｄ３０３として受信すると、第２のカウンター６０１は、カウントを増加させずリセットする。これは、第２のカウンター６０１が圧縮部３１７の第１のカウンター４０３と同一の動作を実行する。例えば、このカウントが［０００］から［０１０］まで１ずつ増加する場合及び［ＨＩＧＨ］信号がｅｎｄ_ｏｆ_ｗｏｒｄ３０３として入力される場合に、第２のカウンター６０１は、［０００→００１→０１０→リセット］を並列変換制御信号Ｃ２として出力する。

図７は、図３に示した受信部に含まれている並列変換部の構成を詳細に示すブロック図である。

図７を参照すると、並列変換部３５１は、デマルチプレクサ７０１及び複数のラッチ７０３を含む。並列変換部３５１のデマルチプレクサ７０１は、圧縮された直列データ３０５を送信部１１０から受信し、各ビットを並列変換制御信号Ｃ２に基づいて対応するラッチに出力する。デマルチプレクサ７０１に入力された圧縮された直列データ３０５が［０００００１００］であると仮定して、並列変換制御信号Ｃ２が［０００］である場合に、圧縮された直列データ３０５の０番目のビット、すなわち［０］をラッチ０に出力し、並列変換制御信号Ｃ２が［００１］である場合に、圧縮された直列データ３０５の１番目のビット、すなわち［０］をラッチ１に出力し、並列変換制御信号Ｃ２が［０１０］である場合に、圧縮された直列データ３０５の２番目のビット、すなわち［１］をラッチ２に出力する。

複数のラッチ７０３の数は、デマルチプレクサ７０１により出力されたビットの数と同一であり、これにより、各ビットが入力される前に初期のｅｎｄ_ｏｆ_ｗｏｒｄ３０３によってリセットされる。デマルチプレクサ７０１により出力された各ビットは、対応するラッチ７０３に格納されている。並列変換制御信号Ｃ２に従って複数のラッチ７０３の中のいずれか１つに出力されるビットがない場合に、対応するラッチは、初期リセットとして［０］を格納する。例えば、［０］が圧縮された直列データ３０５の０番目のビットとしてラッチ０に出力される場合に、［０］はラッチ０に格納され、［０］が圧縮された直列データ３０５の１番目のビットとしてラッチ１に出力される場合に、［０］はラッチ１に格納され、［１］が圧縮された直列データ３０５の２番目のビットとしてラッチ２に出力される場合に、［１］はラッチ２に格納される。ラッチ３乃至ラッチ７に出力されるビットがない場合に、ラッチ３乃至ラッチ７は、初期のリセットとして［０］を格納する。一方、直列通信システムの初期設定の間に、このコーディングされた並列データの中の‘１’及び‘０’ビットが圧縮及び情報ビットとしてそれぞれ設定された場合に、［１］は初期リセットとして設定されなければならない。

このように、デマルチプレクサ７０１及び複数のラッチ７０３を含む並列変換部３５１は、圧縮された直列データ３０５をＮビットのコーディングされた並列データ３０７に変換する。

図８は、本発明の実施形態による圧縮された直列データを送信する過程を示すフローチャートである。

図８を参照すると、ステップ８０１で、送信部３１０が並列データを受信する場合に、ステップ８０３で、送信部３１０のコーダ３１３は、前の並列データ及び入力された並列データの各ビットに対してサイレントコーディングを実行する。その後に、ステップ８０５で、圧縮部３１７のエンコーダ４０１は、コーディングされた並列データ３０７を受信し、各ビットをスキャンし、第１の情報ビット‘１’が発見される位置を決定する。

ステップ８０７で、直列変換部３１５は、カウントに対応する直列変換制御信号Ｃ１に基づいて、カウントが示す位置に対応するこのコーディングされた並列データ３０７のビットを出力する。ステップ８０７で、直列通信システムの初期である場合には、直列変換部３１５は、初期カウント値０が示す位置に対応するビットを出力する。

ステップ８０９で、比較器４０５は、この入力されたカウントが発見された第１の情報ビットの位置と同一であるか否かを比較する。ステップ８０９で、この入力されたカウントが発見された第１の情報ビットの位置と同一である場合には、比較器４０５はステップ８１３に進み、この入力されたカウントが発見された第１の情報ビットの位置と同一でない場合には、比較器４０５はステップ８１１に進む。ステップ８１１で、第１のカウンター４０３は、カウントを１増加させ、ステップ８０７で、増加されたこのカウントを直列変換部３１５に送信する。

一方、このカウントが発見された第１の情報ビットの位置と同一である場合に、比較器４０５は、ステップ８１３で、［ＨＩＧＨ］信号を第１のカウンター４０３に入力することにより第１のカウンター４０３がこのカウントをリセットする。この際に、このリセットは、コーディングされたデータがこれ以上送信されることを防止する。比較器４０５は、ステップ８１５で、［ＨＩＧＨ］信号をｅｎｄ_ｏｆ_ｗｏｒｄ３０３として出力する。その後に、ステップ８１７で、送信部３１０は、圧縮された直列データ３０５の送信を完了する。

図９は、本発明の実施形態による送信装置が圧縮された直列データを送信する過程を示す図である。

本発明の実施形態に従って、８ビットの並列データ［０１０１００１１］が送信部３１０に入力され、コーダ３１３がサイレントコーディングされた並列データ［０００００１００］を出力するという仮定に基づいて、送信部３１０でこのコーディングされた並列データ［０００００１００］を圧縮された直列データ［１００］に変換する過程について説明する。

図９を参照すると、圧縮部３１７のエンコーダ４０１は、［０００００１００］をこのコーディングされた並列データの入力として受信し、まずＭＳＢをスキャンし、発見された第１の情報ビット‘１’の位置が２に対応するので、［０１０］を出力する。第１のカウンター４０３は、［０００］をカウントし、これを比較器４０５に出力し、直列変換制御信号Ｃ１としても出力する。この際に、直列変換部３１５は、カウント［０００］に対応する直列変換制御信号Ｃ１に基づいて、カウント［０００］が示す位置に対応するこのコーディングされたデータのビット、すなわち、［１］を出力する。比較器４０５は、カウント［００１］を発見された第１の情報ビットの位置［０１０］と比較し、この２つの値が異なるため、［ＬＯＷ］信号をｅｎｄ_ｏｆ_ｗｏｒｄ３０３として出力する。

また、このカウント［０００］が発見された第１の情報ビットの位置［０１０］と異なるので、第１のカウンター４０３は、このカウントを１増加させ、結果として得られた［００１］を比較器４０５に出力し、直列変換制御信号Ｃ１としても出力する。この際に、直列変換部３１５は、カウント［００１］に対応する直列変換制御信号Ｃ１に基づいて、カウント［００１］に対応するこのコーディングされたデータのビット、すなわち、ビット［０］を出力する。比較器４０５は、カウント［００１］を発見された第１の情報ビットの位置［０１０］と比較し、この２つの値が異なるため、［ＬＯＷ］信号をｅｎｄ_ｏｆ_ｗｏｒｄ３０３として出力する。

また、このカウント［００１］が発見された第１の情報ビットの位置［０１０］と異なるので、第１のカウンター４０３は、このカウントを１増加させ、結果として得られた［０１０］を比較器４０５に出力し、直列変換制御信号Ｃ１としても出力する。この際に、直列変換部３１５は、カウント［０１０］に対応する直列変換制御信号Ｃ１に基づいて、カウント［０１０］に対応するこのコーディングされたデータのビット、すなわち、ビット［１］を出力する。比較器４０５は、カウント［０１０］を発見された第１の情報ビットの位置［０１０］と比較し、この２つの値が同一であるため、［ＨＩＧＨ］信号をｅｎｄ_ｏｆ_ｗｏｒｄ３０３として出力する。この際に、［ＨＩＧＨ］信号を比較器４０５から受信した後に、第１のカウンター４０３は、このカウントをリセットし、コーディングされた並列データの上位５ビット［０００００］が送信されることを防止する。したがって、送信部３１０は、［ＨＩＧＨ-ＬＯＷ-ＬＯＷ］をｅｎｄ_ｏｆ_ｗｏｒｄ３０３として送信し、［１００］を圧縮された直列データ３０５として受信部３５０に送信する。

図１０は、本発明の実施形態による圧縮された直列データを受信する過程を示すフローチャートである。

図１０を参照すると、受信部３５０は、ステップ１００１で、送信部３１０から圧縮された直列データ３０５の各ビットを受信する。並列変換部３５１は、ステップ１００３で、カウントに対応するビットを対応するラッチに格納する。直列通信システムの初期である場合に、並列変換部３５１は、ステップ１００３で、初期カウント値［０］に対応するビットを対応するラッチに格納する。

ステップ１００５で、第２のカウンター６０１は、ｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＨＩＧＨ］信号であるか否かを判定する。ｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＨＩＧＨ］信号である場合に、第２のカウンター６０１は、ステップ１００９に進み、［ＬＯＷ］信号である場合に、ステップ１００７に進む。ステップ１００７で、第２のカウンター６０１は、このカウントを１増加させることにより次のビットを対応するラッチに格納し、ステップ１００３に進む。

一方、ｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＨＩＧＨ］信号である場合には、並列変換部３５１は、ステップ１００９で、 複数のラッチ７０３に格納されているビットを出力する。この際に、複数のラッチの中でカウントに対応するビットが格納されていないラッチは、前に圧縮された直列データが受信された際に実行したラッチリセット動作の結果として［０］を出力する。並列変換部３５１は、ステップ１０１１で、次に送信される直列データを格納するために複数のラッチをリセットする。したがって、受信部３５０は、ステップ１０１３で、送信部３１０が送信した圧縮された直列データをＮビットのコーディングされた並列データ３０７に変換した後に、このコーディングされた並列データ３０７をデコーディングし、並列データ３０９の受信を完了する。

図１１は、本発明の実施形態による受信装置が圧縮された直列データを受信する過程を示す図である。

本発明の実施形態に従って、図９を参照して説明したように、受信部３５０がｅｎｄ_ｏｆ_ｗｏｒｄとしての［ＨＩＧＨ-ＬＯＷ-ＬＯＷ］及び圧縮された直列データ［１００］を送信部３１０から受信したという仮定に基づいて、受信部３５０でこの圧縮された直列データ［１００］を並列データに変換する過程について説明する。

図１１を参照すると、受信部３５０が圧縮された直列データ［１００］の各ビットを送信部３１０から受信する場合に、受信部３５０に含まれている圧縮解除部３５７の第２のカウンター６０１は、［０００］をカウントする。並列変換部７０１は、カウント［０００］に対応するビットである［０］をラッチ０に格納する。カウント［０００］の場合にｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＬＯＷ］信号であるため、第２のカウンター６０１は、次のビットを対応するラッチに格納するためにカウントを１増加させる。

並列変換部７０１に格納されている次のビットは、ラッチ１内の増加されたカウント［００１］に対応するビット［０］である。カウント［００１］の場合にｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＬＯＷ］信号であるため、第２のカウンター６０１は、カウントを１増加させる。

並列変換部７０１に格納されている次のビットは、ラッチ１内の増加されたカウント［０１０］に対応するビット［１］である。カウント［０１０］の場合にｅｎｄ_ｏｆ_ｗｏｒｄ３０３が［ＨＩＧＨ］信号であるため、第２のカウンター６０１は、複数のラッチに格納されている各ビット［０００００１００］を出力する。この際に、複数のラッチの中にカウントに対応するビットが格納されていないラッチ３乃至ラッチ７は、前の直列データが受信された際に実行したラッチリセット動作の結果として０を出力する。並列変換部３５１は、次に送信される直列データを格納するために複数のラッチをリセットする。

受信部３５０は、複数のラッチ７０３により出力されたこのコーディングされた並列データ３０７、すなわち、ビット［０００００１００］をデコーディングし、初期に送信された並列データ［０１０１００１１］の受信を完了する。

上述したように、本発明は、サイレントコーディングにより発生した０ビットを除去することにより直列データを圧縮する。

従来技術のランレングス（Run-Length）コード方式との詳細な比較を本発明の長所をさらに示すために記載する。このランレングス方式によると、同一の値が直列データストリーム上に連続的に反復される場合に、反復個数及び対応する値を一回だけ記載することにより全ストリーム量を低減させる。例えば、ストリーム［ＡＡＡＡＡＡＡＡＡＡＡＡＢＡＡＡＡＡＡＡＡＡＡＡＡＡＢＢＢＡＡＡＡＡＡＢＡＡＡＡＡＡＡＡＡＡ］の場合に、対応するランレングスコードは、個数及びシンボルの組合せである［１２］ＡＢ［１３］Ａ［３］Ｂ［６］ＡＢ［１０］Ａである（各数字は、シンボルの反復回数を示す。）。このようなランレングスコード方式は、基本的に２進数でない文字のストリームに適合し、このストリームの長さが長く、文字が連続的に多く反復される場合に効率的である。

図９及び図１１を参照して説明した８ビットのデータ［０００００１００］の場合に、対応するランレングスコードは、［５］０１［２］０である。これが２進数で表現される場合に、個数及びシンボルがすべて２進数で表現されるため、この個数とシンボルとを明確に区別する方法が曖昧である。すなわち、２進数で表現すると、［１０１０１０１００］である。このような２進データは、８ビットを超過し、この情報だけでデコーディングされることはできない。このランレングスコードで個数とシンボルとを識別するための方法を使用する場合に（例えば、ＡＳＣＩＩ文字コードへの変換）、全ビットの数は、８ビットを大幅に超過する。要約すれば、本発明とは異なり、比較的少ないデータの単位（例えば、８ビット、３２ビット、６４ビット）が高いレートで送信される場合には、このランレングスコードを使用することは非効率的である。

以上、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲及び趣旨を逸脱することなく様々な変更が可能であるということは、当業者には明らかであり、本発明の範囲は、上述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるべきである。

Claims (21)

1. 直列通信システムにおいてコーディングされた並列データを直列データに変換し、前記直列データを送信する方法であって、
   前記コーディングされた並列データの情報ビットが圧縮されないように、所定のビット値を有するビットとして定義される前記情報ビットが１番目に発見される位置を決定するステップと、
   前記決定された位置に到達するまで前記１番目に発見される情報ビットと前記１番目に発見される情報ビットの次の少なくとも１つのビットとを圧縮された直列データとして直列に送信するステップと、
   を有することを特徴とする方法。
2. 前記決定するステップは、前記コーディングされた並列データの最上位ビット（ＭＳＢ）からスキャンすることにより、前記情報ビットが前記１番目に発見される位置を決定することを特徴とする請求項１に記載の方法。
3. 前記圧縮された直列データを送信しつつ前記１番目に発見される情報ビットを送信する際に、前記圧縮された直列データの終わりを示す信号を送信することを特徴とする請求項２に記載の方法。
4. 前記コーディングされた並列データは、前に送信された並列データと現在送信された並列データとの各ビットの排他的論理和（ＸＯＲ）演算を行うことによりサイレントコーディングされた並列データであることを特徴とする請求項１に記載の方法。
5. 直列通信システムにおいて直列データをコーディングされた並列データに変換し、前記コーディングされた並列データを受信する方法であって、
   圧縮された直列データの終わりを示す信号が入力されるまで前記圧縮された直列データの各ビットを受信するステップと、
   前記受信した各ビットと前記受信した各ビットの後に所定のビット値を有する少なくとも１つのビットで構成された前記コーディングされた並列データを出力するステップと、
   を有することを特徴とする方法。
6. 前記受信するステップは、前記ビット値に基づいて初期設定される前記コーディングされた並列データのサイズだけの複数のラッチの中対応するラッチに前記受信した各ビットを格納することを特徴とする請求項５に記載の方法。
7. 前記コーディングされた並列データは、前に送信された並列データと現在送信された並列データとの各ビットの排他的論理和（ＸＯＲ）演算を行うことによりサイレントコーディングされた並列データであることを特徴とする請求項５に記載の方法。
8. 直列通信システムにおいてコーディングされた並列データを直列データに変換し、前記直列データを送信する装置であって、
   前記コーディングされた並列データの情報ビットが圧縮されないように、所定のビット値を有するビットとして定義される前記情報ビットが１番目に発見される位置に到達するまでカウントを増加させつつ前記カウントを出力し、前記位置に到達すると、圧縮された直列データの終わりを示す信号を送信する圧縮部と、
   前記コーディングされた並列データの中で、前記出力されたカウントが示す位置に対応するビットを前記圧縮された直列データとして直列に送信する直列変換部と、
   を有することを特徴とする装置。
9. 前記圧縮部は、
   前記コーディングされた並列データで前記１番目に発見される情報ビットの位置を決定するエンコーダと、
   前記１番目に発見される情報ビットの位置に到達するまで前記カウントを増加させつつ前記カウントを出力するカウンターと、
   前記カウントが前記１番目に発見される情報ビットの位置に到達すると、前記カウンターをリセットし、前記圧縮された直列データの終わりを示す信号を出力する比較器と、を有することを特徴とする請求項８に記載の装置。
10. 前記エンコーダは、前記コーディングされた並列データの最上位ビット（ＭＳＢ）からスキャンすることにより、前記１番目に発見される情報ビットの位置を決定することを特徴とする請求項９に記載の装置。
11. 前記直列変換部は、前記コーディングされた並列データを入力として受信し、前記出力されたカウントに対応する位置のビットを直列に送信するマルチプレクサを含むことを特徴とする請求項９に記載の装置。
12. 前記コーディングされた並列データは、前に送信された並列データと現在送信された並列データとの各ビットの排他的論理和（ＸＯＲ）演算を行うことによりサイレントコーディングされた並列データであることを特徴とする請求項８に記載の装置。
13. 直列通信システムにおいて直列データをコーディングされた並列データに変換し、前記コーディングされた並列データを受信する装置であって、
    圧縮された直列データの終わりを示す信号が入力されるまでカウントを増加させつつ前記カウントを出力する圧縮解除部と、
    所定のビット値を予め格納する複数のラッチを有し、前記圧縮された直列データの各ビットを受信し、前記出力されたカウントに対応するビットを対応するラッチに格納し、前記圧縮された直列データの終わりを示す信号が入力される場合に、前記複数のラッチに格納されているビットを前記コーディングされた並列データとして出力する並列変換部と、
    を有することを特徴とする装置。
14. 前記コーディングされた並列データは、前に送信された並列データと現在送信された並列データとの各ビットの排他的論理和（ＸＯＲ）演算を行うことによりサイレントコーディングされた並列データであることを特徴とする請求項１３に記載の装置。
15. コーディングされた並列データを直列データに変換し、前記直列データを送受信する直列通信システムであって、
    前記コーディングされた並列データの情報ビットが圧縮されないように、所定のビット値を有するビットとして定義される前記情報ビットが１番目に発見される位置に到達するまで第１のカウントを増加させつつ前記第１のカウントを出力し、前記位置に到達すると、圧縮された直列データの終わりを示す信号を送信し、前記コーディングされた並列データの中で、前記出力された第１のカウントが示す位置に対応するビットを前記圧縮された直列データとして直列に送信する直列データ送信装置と、
    前記圧縮された直列データの終わりを示す信号が入力されるまで第２のカウントを増加させつつ前記第２のカウントを出力し、所定のビット値を有する複数のラッチを有し、前記圧縮された直列データの各ビットを受信し、前記第２のカウントに対応するビットを対応するラッチに格納し、前記圧縮された直列データの終わりを示す信号が入力されると、前記複数のラッチに格納されているビットを前記コーディングされた並列データとして出力する直列データ受信装置と、
    を有することを特徴とするシステム。
16. 前記直列データ送信装置は、
    前記コーディングされた並列データで前記情報ビットが１番目に発見される位置に到達するまで前記第１のカウントを増加させつつ前記第１のカウントを出力し、前記１番目に発見される位置に到達すると、前記圧縮された直列データの終わりを示す信号を送信する圧縮部と、
    前記コーディングされた並列データの中で、前記出力された第１のカウントが示す位置に対応するビットを前記圧縮された直列データとして直列に送信する直列変換部と、を有することを特徴とする請求項１５に記載のシステム。
17. 前記圧縮部は、
    前記コーディングされた並列データで前記１番目に発見される情報ビットの位置を決定するエンコーダと、
    前記１番目に発見される情報ビットの位置に到達するまで前記第１のカウントを増加させつつ前記第１のカウントを出力するカウンターと、
    前記第１のカウントが前記１番目に発見される情報ビットの位置に到達すると、前記カウンターをリセットし、前記圧縮された直列データの終わりを示す信号を出力する比較器と、
    を有することを特徴とする請求項１６に記載のシステム。
18. 前記エンコーダは、前記コーディングされた並列データの最上位ビット（ＭＳＢ）からスキャンすることにより、前記１番目に発見される情報ビットの位置を決定することを特徴とする請求項１７に記載のシステム。
19. 前記直列変換部は、前記コーディングされた並列データを入力として受信し、前記出力された第１のカウントに対応する位置のビットを直列に送信するマルチプレクサを含むことを特徴とする請求項１７に記載のシステム。
20. 前記直列データ受信装置は、
    前記圧縮された直列データの終わりを示す信号が入力されるまで前記第２のカウントを増加させつつ前記第２のカウントを出力する圧縮解除部と、
    前記圧縮された直列データの各ビットを受信し、前記出力された第２のカウントに対応するビットを対応するラッチに格納し、前記圧縮された直列データの終わりを示す信号が入力される場合に、前記複数のラッチに格納されているビットを前記コーディングされた並列データとして出力する並列変換部と、を有することを特徴とする請求項１５に記載のシステム。
21. 前記コーディングされた並列データは、前に送信された並列データと現在送信された並列データとの各ビットの排他的論理和（ＸＯＲ）演算を行うことによりサイレントコーディングされた並列データであることを特徴とする請求項１５に記載のシステム。

Images