JP3612219B2 - 画像データ送受信処理方法及びその装置 - Google Patents
画像データ送受信処理方法及びその装置 Download PDFInfo
- Publication number
- JP3612219B2 JP3612219B2 JP25811298A JP25811298A JP3612219B2 JP 3612219 B2 JP3612219 B2 JP 3612219B2 JP 25811298 A JP25811298 A JP 25811298A JP 25811298 A JP25811298 A JP 25811298A JP 3612219 B2 JP3612219 B2 JP 3612219B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- parallel
- image data
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Image Input (AREA)
- Facsimiles In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スキャナ、デジタル複写機、ファクシミリ等の画像処理分野に適用される画像データ送受信処理方法及びその装置に関する。
【０００２】
【従来の技術】
一般に、この種の画像処理分野においては、例えば、画像読取部から得られてデジタル化されたパラレルな画像信号をパラレル／シリアル変換器によりシリアル信号に変換して、シリアル信号として画像処理部側に送信し、画像処理部側ではシリアル信号をシリアル／パラレル変換器によりパラレル信号に変換して受信するようにしている。この際、画像処理の同期をとるため、同期信号を伴うことなる。即ち、デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信し、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信するようにしている。
【０００３】
このような転送処理において、正常な画像信号の転送を行なわせ、誤動作等を防止するためには、受信側で同期信号を正確に再現し得ることが重要である。
【０００４】
この点、例えば特開平７−２９８２２１号公報によれば、伝送エラーなどによる同期乱れを発生しにくくする映像信号の伝送における同期信号のエラー検出法が提案されている。
【０００５】
【発明が解決しようとする課題】
ところが、特開平７−２９８２２１号公報による場合、伝送エラーを積極的に検出して補正することにより、同期乱れを抑えるようにしているに過ぎず、根本的な対策とはなっていない。
【０００６】
そこで、本発明は、低コストにして、送信側のクロックスキュー等により誤った同期信号を発生することがない画像データ送受信処理方法及びその装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明の画像データ送受信処理方法は、デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信し、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信する画像データ送受信処理方法において、送信側では同一の前記同期信号をシリアル信号中に連続して複数個割付けて送信し、受信側ではシリアル信号中に割付けられた複数個の前記同期信号中の１個分のみを同期信号として取り出すようにした。
【０００８】
従って、シリアル信号として画像データと同期信号とを転送させる際に、同期信号に関しては連続する複数ビット分として割付けているので、受信側でパラレル信号に変換して受信するときに同期信号を認識し得る確率が数段に高まるため、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【０００９】
請求項２記載の発明の画像データ送受信処理装置は、デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信出力するパラレル／シリアル変換器と、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信するシリアル／パラレル変換器とを備えた画像データ送受信処理装置において、前記パラレル／シリアル変換器に入力させる同一の前記同期信号を複数個分のパラレルな同期信号に増数する同期信号増数手段と、前記シリアル／パラレル変換器から出力される同期信号としてシリアル信号中に割付けられた連続する複数個の前記同期信号中の１個分のみを取り出す同期信号特定手段と、を備える。
【００１０】
従って、パラレル／シリアル変換器からシリアル信号として画像データと同期信号とを転送させる際に、同期信号に関しては同期信号増数手段により連続する複数ビット分として割付けているので、シリアル／パラレル変換器側でパラレル信号に変換して受信するときに同期信号を認識し得る確率が数段に高まるため、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【００１１】
請求項３記載の発明は、請求項２記載の画像データ送受信処理装置において、前記パラレル／シリアル変換器から前記シリアル／パラレル変換器へ送信されるシリアル信号は差動信号である。
【００１２】
従って、差動信号方式で伝送するとノイズに強いため、送信側から受信側までの距離が長い場合でも安定して送信することができる上に、電磁波対策上も有利となる。
【００１３】
請求項４記載の発明は、請求項２記載の画像データ送受信処理装置において、前記同期信号特定手段は、シリアル信号において連続する複数個の前記同期信号中のうち真ん中又は真ん中に近い１個分を取り出す。
【００１４】
従って、シリアル信号において多少のビット位相ずれがあったとしても、その前後のビットに割当てられている同期信号を認識し得る確率が高く、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【００１５】
【発明の実施の形態】
本発明の一実施の形態を図面に基づいて説明する。図１は本実施の形態の画像処理装置の一部の構成を示すブロック図である。まず、ＣＣＤ１等の画像読取素子とサンプル・ホールド回路等を備えたアナログ処理部２とによる読取部３は、タイミング信号発生回路４からのＣＣＤクロック信号等のクロックにより動作する。読取部４から出力されるアナログ画像信号ａｄｔは、アナログ／デジタル変換器（Ａ／ＤＣ）５によりデジタル化された画像データｄｄｔ０〜ｄｄｔ７に変換され、パラレル／シリアル変換器６に入力される。
【００１６】
タイミング信号発生回路４はＣＰＵ７による制御下に、プリンタ部（図示せず）からのトリガ信号ＸＲＤＳＹＮＣを基にタイミングをとり、読取画像１ラインの動作信号（画像データに対する同期信号ＸＬＳＹＮＣ、データ転送クロックＣＬＫＩＮ、ＣＣＤクロック信号等）を生成し、出力する。このタイミング信号発生回路４から出力される同期信号ＸＬＳＹＮＣ、データ転送クロックＣＬＫＩＮもパラレル／シリアル変換器６に入力される。ここで、同期信号ＸＬＳＹＮＣに関しては、パラレル／シリアル変換器６によりシリアル信号に変換された際に連続した複数ビット（ここでは、５ビット）の同期信号なるデータ列として割付けられるようにパラレル／シリアル変換器６の５端子分にパラレルに入力されている。この同期信号ＸＬＳＹＮＣの入力部分が同期信号増数手段８として構成されている。
【００１７】
これに対応して、本実施の形態では、パラレル／シリアル変換器６は例えば７ビット×２チャンネル構成とされ、図２に示すように、画像データｄｄｔ０〜ｄｄｔ６で１チャンネル、画像データｄｄｔ７及び５つの同期信号ＸＬＳＹＮＣ（ＬＣと表記）で１チャンネルとなるようにアサインされている。また、転送クロックＣＬＫＩＮは周波数はそのままでＴＸＣＬＫとしてＴＸ１，ＴＸ２と同様に差動信号にてシリアル信号が転送される設定とされている。このパラレル／シリアル変換器６にはパラレル／シリアル変換するために必要なＰＬＬ９が内蔵されており、ＰＬＬ９は入力された転送クロックＣＬＫＩＮに対応して逓倍された周波数で内部動作する。
【００１８】
一方、パラレル／シリアル変換器６の出力側に対してシリアル伝送路１０を介して接続されたシリアル／パラレル変換器１１が受信側（画像処理部側）に設けられている。このシリアル／パラレル変換器１１は転送クロックＣＬＫＩＮ，ＴＸＣＬＫに対応して出力される転送クロックＯＵＴＣＬＫに同期して、画像データｄｄｔ０〜ｄｄｔ７をシリアル信号からパラレル信号に変換し次工程側に出力する。このシリアル／パラレル変換器１１は同期信号ＸＳＹＮＣもシリアル信号からパラレル信号に変換して出力するものであるが、本実施の形態では、５つの連続する同期信号ＸＳＹＮＣの内、位相ずれ等がない場合に３番目（真ん中）の１ビット分の同期信号ＸＳＹＮＣが出力される出力部分からのみ取り出すように設定されている。図１中のシリアル／パラレル変換器１１における同期信号ＸＳＹＮＣの取出部分が同期信号特定手段１２として機能する。
【００１９】
このような構成において、図３はパラレル／シリアル変換器６に対するパラレル入力信号例を示し、図４はシリアル／パラレル変換器１１からのパラレル出力信号例を示すタイムチャートである。タイミング信号発生回路４に入力されるトリガ信号ＸＲＤＳＹＮＣは非同期で発生する。このため、タイミング信号発生回路４がトリガ信号ＸＲＤＳＹＮＣを取り込んで、読取画像１ラインの動作信号（画像データに対する同期信号ＸＬＳＹＮＣ、データ転送クロックＣＬＫＩＮ、ＣＣＤクロック信号等）を生成し、出力する際には、図３中のＡ部分に示すように転送クロックＣＬＫＩＮが一定のデューティの場合もあるが、図３中のＢ部分に矢印で示すように転送クロックＣＬＫＩＮのデューティが半クロック分ずれることもある（送信側のクロックスキュー）。
【００２０】
このような状況下において、図３中のＡ部分に示すような一定のデューティの場合には問題がないが、図３中のＢ部分に示すようなクロックスキューを生じた場合にはＰＬＬのロックが外れてしまうことがあり、安定するまでは図２に示すようなシリアル信号における画像データとクロックＴＸＣＬＫとの位相関係が崩れてしまい、隣のデータが誤って入ってしまうことなる。画像データｄｄｔ０〜ｄｄｔ７と一緒に転送される同期信号ＸＬＳＹＮＣは、その後の画像処理の同期をとるためのものであるので、同期信号ＸＬＳＹＮＣが誤送信されると画像データが目茶苦茶になってしまう。図４中のＢ部分に矢印で示す同期信号ＸＬＳＹＮＣは送信側のクロックスキューにより誤って発生した同期信号である。即ち、パラレル／シリアル変換器６に対して１つの同期信号ＸＬＳＹＮＣしか入っていないとすると、クロックＴＸＣＬＫとＴＸ１との位相関係がずれた場合に、受信側のシリアル／パラレル変換器１１の同期信号取出部分から同期信号ではない信号を同期信号ＸＬＳＹＮＣとして認識してしまう可能性がある。
【００２１】
この点、本実施の形態では、トリガ信号ＸＲＤＳＹＮＣに基づき生成された同期信号ＸＬＳＹＮＣを単にパラレル／シリアル変換してシリアル送信せずに、この同期信号ＸＬＳＹＮＣをシリアル送信時に連続する５ビット分として並ぶようにアサインし、かつ、受信側でのシリアル／パラレル変換後にはシリアル信号において連続する５ビット分の同期信号ＸＬＳＹＮＣ中の真ん中（３番目）の１ビット分のみを最終的に同期信号ＸＬＳＹＮＣとして取り出すようにしているので、送信側のクロックスキュー等によりＰＬＬが多少不安定になって１，２ビット分データがずれるようなことがあっても、同期信号ＸＬＳＹＮＣは化けることなく、図４のＢ部分中の２番目のパルス信号として示すように取り出される。即ち、連続する５ビット分の同期信号ＸＬＳＹＮＣがシリアル／パラレル変換器１１側まで送られてその内の真ん中の１ビット分の同期信号ＸＬＳＹＮＣのみが、同期信号特定手段１２として機能する取出部分から取り出されるので、１，２ビット分位相ずれが生じたとしても前後に割当てられた他の同期信号ＸＬＳＹＮＣでカバーされ、この取出部分からは同期信号ＸＬＳＹＮＣが化けることなく取り出されることとなる。
【００２２】
また、本実施の形態では、シリアル伝送路１０上を伝送されるシリアル信号を差動信号としているので、ノイズに強くてＥＭＩ（電磁波対策）的にも有利な上に、読取部側から画像処理部側までの距離が長くても安定して送信することができる。即ち、本実施の形態では、シリアル伝送路１０上を伝送されるシリアル信号ＴＸ１，ＴＸ２，ＴＸＣＬＫを何れも物理的に２本の信号線を用いて、各々論理的に正逆論理の組合せとして送信させるものである。この点を図５を参照して説明する。図示例は、図３中の信号ＴＸ２の例であり、２本の信号線の内、１本（ＴＸ２（＋））は通常送信する場合の論理信号用であり、残りの１本（ＴＸ２（−））はその論理とは逆極性に反転させた論理信号用である。受信側では、これらの信号ＴＸ２（＋），ＴＸ２（−）側の論理の組合せが相対的にＡ０の場合には“１”、Ａ１の場合には“０”として認識する。信号ＴＸ２（＋），ＴＸ２（−）は、或る電圧振幅があるわけで、仮に突発的なノイズが入った場合を考える。差動信号方式の場合、通常、２本の信号線は物理的に接近して配線されるので、何れか一方の信号線にのみノイズが入るということは極めて希であり、一般的には、２本の信号線に同時にノイズが入ってその信号レベルを揺さぶるといえる。ここに、差動信号の場合、受信側では信号ＴＸ２（＋），ＴＸ２（−）の相対的な組合せに基づき信号が“１”か“０”かを判断するので、両方にノイズが入った場合には相殺されて相対的にはノイズが入ったとは見倣さないため、ノイズに強いといえる。また、信号ＴＸ２（＋），ＴＸ２（−）は互いに逆極性の信号であるので、片側の信号電圧が変化した場合には他方の信号電圧はそれとは逆側に変化する。ここに、２本の信号線は物理的に接近しているため、電圧変化による輻射ノイズの発生を打ち消し合うこととなり、ＥＭＩ対策上も有利となる。
【００２３】
なお、本実施の形態では、同期信号ＸＬＳＹＮＣを５ビット分に増やし、そのシリアル信号において連続する５ビット分の真ん中の１ビット分の同期信号ＸＬＳＹＮＣを取り出すようにしたが、５ビット分に限らず、例えば、６ビット分とし、真ん中に近い３ビット目又は４ビット目の１ビット分の同期信号ＸＬＳＹＮＣを取り出すようにしてもよい。
【００２４】
【発明の効果】
請求項１記載の発明の画像データ送受信処理方法によれば、受信側でパラレル信号に変換して受信するときに同期信号を認識し得る確率を数段に高めることができ、送信側のクロックスキュー等により誤った同期信号を発生しないようにすることができる。
【００２５】
請求項２記載の発明の画像データ送受信処理装置によれば、シリアル／パラレル変換器側でパラレル信号に変換して受信するときに同期信号を認識し得る確率を数段に高めることができ、送信側のクロックスキュー等により誤った同期信号を発生しないようにすることができる。
【００２６】
請求項３記載の発明によれば、請求項２記載の画像データ送受信処理装置において、シリアル信号を差動信号としているので、ノイズに強く、送信側から受信側までの距離が長い場合でも安定して送信することができ、電磁波対策上も有利となる。
【００２７】
請求項４記載の発明によれは、請求項２記載の画像データ送受信処理装置において、シリアル信号において多少のビット位相ずれがあったとしても、その前後に割当てられている同期信号を認識し得る確率を高めることができ、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック図である。
【図２】シリアル信号例を示すタイムチャートである。
【図３】パラレル入力信号例を示すタイムチャートである。
【図４】パラレル入力信号例を示すタイムチャートである。
【図５】差動信号による伝送方式を説明するためのタイムチャートである。
【符号の説明】
６ パラレル／シリアル変換器
８ 同期信号増数手段
１１ シリアル／パラレル変換器
１２ 同期信号特定手段
【発明の属する技術分野】
本発明は、スキャナ、デジタル複写機、ファクシミリ等の画像処理分野に適用される画像データ送受信処理方法及びその装置に関する。
【０００２】
【従来の技術】
一般に、この種の画像処理分野においては、例えば、画像読取部から得られてデジタル化されたパラレルな画像信号をパラレル／シリアル変換器によりシリアル信号に変換して、シリアル信号として画像処理部側に送信し、画像処理部側ではシリアル信号をシリアル／パラレル変換器によりパラレル信号に変換して受信するようにしている。この際、画像処理の同期をとるため、同期信号を伴うことなる。即ち、デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信し、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信するようにしている。
【０００３】
このような転送処理において、正常な画像信号の転送を行なわせ、誤動作等を防止するためには、受信側で同期信号を正確に再現し得ることが重要である。
【０００４】
この点、例えば特開平７−２９８２２１号公報によれば、伝送エラーなどによる同期乱れを発生しにくくする映像信号の伝送における同期信号のエラー検出法が提案されている。
【０００５】
【発明が解決しようとする課題】
ところが、特開平７−２９８２２１号公報による場合、伝送エラーを積極的に検出して補正することにより、同期乱れを抑えるようにしているに過ぎず、根本的な対策とはなっていない。
【０００６】
そこで、本発明は、低コストにして、送信側のクロックスキュー等により誤った同期信号を発生することがない画像データ送受信処理方法及びその装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明の画像データ送受信処理方法は、デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信し、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信する画像データ送受信処理方法において、送信側では同一の前記同期信号をシリアル信号中に連続して複数個割付けて送信し、受信側ではシリアル信号中に割付けられた複数個の前記同期信号中の１個分のみを同期信号として取り出すようにした。
【０００８】
従って、シリアル信号として画像データと同期信号とを転送させる際に、同期信号に関しては連続する複数ビット分として割付けているので、受信側でパラレル信号に変換して受信するときに同期信号を認識し得る確率が数段に高まるため、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【０００９】
請求項２記載の発明の画像データ送受信処理装置は、デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信出力するパラレル／シリアル変換器と、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信するシリアル／パラレル変換器とを備えた画像データ送受信処理装置において、前記パラレル／シリアル変換器に入力させる同一の前記同期信号を複数個分のパラレルな同期信号に増数する同期信号増数手段と、前記シリアル／パラレル変換器から出力される同期信号としてシリアル信号中に割付けられた連続する複数個の前記同期信号中の１個分のみを取り出す同期信号特定手段と、を備える。
【００１０】
従って、パラレル／シリアル変換器からシリアル信号として画像データと同期信号とを転送させる際に、同期信号に関しては同期信号増数手段により連続する複数ビット分として割付けているので、シリアル／パラレル変換器側でパラレル信号に変換して受信するときに同期信号を認識し得る確率が数段に高まるため、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【００１１】
請求項３記載の発明は、請求項２記載の画像データ送受信処理装置において、前記パラレル／シリアル変換器から前記シリアル／パラレル変換器へ送信されるシリアル信号は差動信号である。
【００１２】
従って、差動信号方式で伝送するとノイズに強いため、送信側から受信側までの距離が長い場合でも安定して送信することができる上に、電磁波対策上も有利となる。
【００１３】
請求項４記載の発明は、請求項２記載の画像データ送受信処理装置において、前記同期信号特定手段は、シリアル信号において連続する複数個の前記同期信号中のうち真ん中又は真ん中に近い１個分を取り出す。
【００１４】
従って、シリアル信号において多少のビット位相ずれがあったとしても、その前後のビットに割当てられている同期信号を認識し得る確率が高く、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【００１５】
【発明の実施の形態】
本発明の一実施の形態を図面に基づいて説明する。図１は本実施の形態の画像処理装置の一部の構成を示すブロック図である。まず、ＣＣＤ１等の画像読取素子とサンプル・ホールド回路等を備えたアナログ処理部２とによる読取部３は、タイミング信号発生回路４からのＣＣＤクロック信号等のクロックにより動作する。読取部４から出力されるアナログ画像信号ａｄｔは、アナログ／デジタル変換器（Ａ／ＤＣ）５によりデジタル化された画像データｄｄｔ０〜ｄｄｔ７に変換され、パラレル／シリアル変換器６に入力される。
【００１６】
タイミング信号発生回路４はＣＰＵ７による制御下に、プリンタ部（図示せず）からのトリガ信号ＸＲＤＳＹＮＣを基にタイミングをとり、読取画像１ラインの動作信号（画像データに対する同期信号ＸＬＳＹＮＣ、データ転送クロックＣＬＫＩＮ、ＣＣＤクロック信号等）を生成し、出力する。このタイミング信号発生回路４から出力される同期信号ＸＬＳＹＮＣ、データ転送クロックＣＬＫＩＮもパラレル／シリアル変換器６に入力される。ここで、同期信号ＸＬＳＹＮＣに関しては、パラレル／シリアル変換器６によりシリアル信号に変換された際に連続した複数ビット（ここでは、５ビット）の同期信号なるデータ列として割付けられるようにパラレル／シリアル変換器６の５端子分にパラレルに入力されている。この同期信号ＸＬＳＹＮＣの入力部分が同期信号増数手段８として構成されている。
【００１７】
これに対応して、本実施の形態では、パラレル／シリアル変換器６は例えば７ビット×２チャンネル構成とされ、図２に示すように、画像データｄｄｔ０〜ｄｄｔ６で１チャンネル、画像データｄｄｔ７及び５つの同期信号ＸＬＳＹＮＣ（ＬＣと表記）で１チャンネルとなるようにアサインされている。また、転送クロックＣＬＫＩＮは周波数はそのままでＴＸＣＬＫとしてＴＸ１，ＴＸ２と同様に差動信号にてシリアル信号が転送される設定とされている。このパラレル／シリアル変換器６にはパラレル／シリアル変換するために必要なＰＬＬ９が内蔵されており、ＰＬＬ９は入力された転送クロックＣＬＫＩＮに対応して逓倍された周波数で内部動作する。
【００１８】
一方、パラレル／シリアル変換器６の出力側に対してシリアル伝送路１０を介して接続されたシリアル／パラレル変換器１１が受信側（画像処理部側）に設けられている。このシリアル／パラレル変換器１１は転送クロックＣＬＫＩＮ，ＴＸＣＬＫに対応して出力される転送クロックＯＵＴＣＬＫに同期して、画像データｄｄｔ０〜ｄｄｔ７をシリアル信号からパラレル信号に変換し次工程側に出力する。このシリアル／パラレル変換器１１は同期信号ＸＳＹＮＣもシリアル信号からパラレル信号に変換して出力するものであるが、本実施の形態では、５つの連続する同期信号ＸＳＹＮＣの内、位相ずれ等がない場合に３番目（真ん中）の１ビット分の同期信号ＸＳＹＮＣが出力される出力部分からのみ取り出すように設定されている。図１中のシリアル／パラレル変換器１１における同期信号ＸＳＹＮＣの取出部分が同期信号特定手段１２として機能する。
【００１９】
このような構成において、図３はパラレル／シリアル変換器６に対するパラレル入力信号例を示し、図４はシリアル／パラレル変換器１１からのパラレル出力信号例を示すタイムチャートである。タイミング信号発生回路４に入力されるトリガ信号ＸＲＤＳＹＮＣは非同期で発生する。このため、タイミング信号発生回路４がトリガ信号ＸＲＤＳＹＮＣを取り込んで、読取画像１ラインの動作信号（画像データに対する同期信号ＸＬＳＹＮＣ、データ転送クロックＣＬＫＩＮ、ＣＣＤクロック信号等）を生成し、出力する際には、図３中のＡ部分に示すように転送クロックＣＬＫＩＮが一定のデューティの場合もあるが、図３中のＢ部分に矢印で示すように転送クロックＣＬＫＩＮのデューティが半クロック分ずれることもある（送信側のクロックスキュー）。
【００２０】
このような状況下において、図３中のＡ部分に示すような一定のデューティの場合には問題がないが、図３中のＢ部分に示すようなクロックスキューを生じた場合にはＰＬＬのロックが外れてしまうことがあり、安定するまでは図２に示すようなシリアル信号における画像データとクロックＴＸＣＬＫとの位相関係が崩れてしまい、隣のデータが誤って入ってしまうことなる。画像データｄｄｔ０〜ｄｄｔ７と一緒に転送される同期信号ＸＬＳＹＮＣは、その後の画像処理の同期をとるためのものであるので、同期信号ＸＬＳＹＮＣが誤送信されると画像データが目茶苦茶になってしまう。図４中のＢ部分に矢印で示す同期信号ＸＬＳＹＮＣは送信側のクロックスキューにより誤って発生した同期信号である。即ち、パラレル／シリアル変換器６に対して１つの同期信号ＸＬＳＹＮＣしか入っていないとすると、クロックＴＸＣＬＫとＴＸ１との位相関係がずれた場合に、受信側のシリアル／パラレル変換器１１の同期信号取出部分から同期信号ではない信号を同期信号ＸＬＳＹＮＣとして認識してしまう可能性がある。
【００２１】
この点、本実施の形態では、トリガ信号ＸＲＤＳＹＮＣに基づき生成された同期信号ＸＬＳＹＮＣを単にパラレル／シリアル変換してシリアル送信せずに、この同期信号ＸＬＳＹＮＣをシリアル送信時に連続する５ビット分として並ぶようにアサインし、かつ、受信側でのシリアル／パラレル変換後にはシリアル信号において連続する５ビット分の同期信号ＸＬＳＹＮＣ中の真ん中（３番目）の１ビット分のみを最終的に同期信号ＸＬＳＹＮＣとして取り出すようにしているので、送信側のクロックスキュー等によりＰＬＬが多少不安定になって１，２ビット分データがずれるようなことがあっても、同期信号ＸＬＳＹＮＣは化けることなく、図４のＢ部分中の２番目のパルス信号として示すように取り出される。即ち、連続する５ビット分の同期信号ＸＬＳＹＮＣがシリアル／パラレル変換器１１側まで送られてその内の真ん中の１ビット分の同期信号ＸＬＳＹＮＣのみが、同期信号特定手段１２として機能する取出部分から取り出されるので、１，２ビット分位相ずれが生じたとしても前後に割当てられた他の同期信号ＸＬＳＹＮＣでカバーされ、この取出部分からは同期信号ＸＬＳＹＮＣが化けることなく取り出されることとなる。
【００２２】
また、本実施の形態では、シリアル伝送路１０上を伝送されるシリアル信号を差動信号としているので、ノイズに強くてＥＭＩ（電磁波対策）的にも有利な上に、読取部側から画像処理部側までの距離が長くても安定して送信することができる。即ち、本実施の形態では、シリアル伝送路１０上を伝送されるシリアル信号ＴＸ１，ＴＸ２，ＴＸＣＬＫを何れも物理的に２本の信号線を用いて、各々論理的に正逆論理の組合せとして送信させるものである。この点を図５を参照して説明する。図示例は、図３中の信号ＴＸ２の例であり、２本の信号線の内、１本（ＴＸ２（＋））は通常送信する場合の論理信号用であり、残りの１本（ＴＸ２（−））はその論理とは逆極性に反転させた論理信号用である。受信側では、これらの信号ＴＸ２（＋），ＴＸ２（−）側の論理の組合せが相対的にＡ０の場合には“１”、Ａ１の場合には“０”として認識する。信号ＴＸ２（＋），ＴＸ２（−）は、或る電圧振幅があるわけで、仮に突発的なノイズが入った場合を考える。差動信号方式の場合、通常、２本の信号線は物理的に接近して配線されるので、何れか一方の信号線にのみノイズが入るということは極めて希であり、一般的には、２本の信号線に同時にノイズが入ってその信号レベルを揺さぶるといえる。ここに、差動信号の場合、受信側では信号ＴＸ２（＋），ＴＸ２（−）の相対的な組合せに基づき信号が“１”か“０”かを判断するので、両方にノイズが入った場合には相殺されて相対的にはノイズが入ったとは見倣さないため、ノイズに強いといえる。また、信号ＴＸ２（＋），ＴＸ２（−）は互いに逆極性の信号であるので、片側の信号電圧が変化した場合には他方の信号電圧はそれとは逆側に変化する。ここに、２本の信号線は物理的に接近しているため、電圧変化による輻射ノイズの発生を打ち消し合うこととなり、ＥＭＩ対策上も有利となる。
【００２３】
なお、本実施の形態では、同期信号ＸＬＳＹＮＣを５ビット分に増やし、そのシリアル信号において連続する５ビット分の真ん中の１ビット分の同期信号ＸＬＳＹＮＣを取り出すようにしたが、５ビット分に限らず、例えば、６ビット分とし、真ん中に近い３ビット目又は４ビット目の１ビット分の同期信号ＸＬＳＹＮＣを取り出すようにしてもよい。
【００２４】
【発明の効果】
請求項１記載の発明の画像データ送受信処理方法によれば、受信側でパラレル信号に変換して受信するときに同期信号を認識し得る確率を数段に高めることができ、送信側のクロックスキュー等により誤った同期信号を発生しないようにすることができる。
【００２５】
請求項２記載の発明の画像データ送受信処理装置によれば、シリアル／パラレル変換器側でパラレル信号に変換して受信するときに同期信号を認識し得る確率を数段に高めることができ、送信側のクロックスキュー等により誤った同期信号を発生しないようにすることができる。
【００２６】
請求項３記載の発明によれば、請求項２記載の画像データ送受信処理装置において、シリアル信号を差動信号としているので、ノイズに強く、送信側から受信側までの距離が長い場合でも安定して送信することができ、電磁波対策上も有利となる。
【００２７】
請求項４記載の発明によれは、請求項２記載の画像データ送受信処理装置において、シリアル信号において多少のビット位相ずれがあったとしても、その前後に割当てられている同期信号を認識し得る確率を高めることができ、送信側のクロックスキュー等により誤った同期信号を発生することがない。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック図である。
【図２】シリアル信号例を示すタイムチャートである。
【図３】パラレル入力信号例を示すタイムチャートである。
【図４】パラレル入力信号例を示すタイムチャートである。
【図５】差動信号による伝送方式を説明するためのタイムチャートである。
【符号の説明】
６ パラレル／シリアル変換器
８ 同期信号増数手段
１１ シリアル／パラレル変換器
１２ 同期信号特定手段
Claims (4)
- デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信し、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信する画像データ送受信処理方法において、
送信側では同一の前記同期信号をシリアル信号中に連続して複数個割付けて送信し、受信側ではシリアル信号中に割付けられた複数個の前記同期信号中の１個分のみを同期信号として取り出すようにしたことを特徴とする画像データ送受信処理方法。 - デジタル化された画像データを同期信号とともにパラレル／シリアル変換してシリアル信号として送信出力するパラレル／シリアル変換器と、送信されたシリアル信号をシリアル／パラレル変換して画像データを同期信号とともにパラレル信号として受信するシリアル／パラレル変換器とを備えた画像データ送受信処理装置において、
前記パラレル／シリアル変換器に入力させる同一の前記同期信号を複数個分のパラレルな同期信号に増数する同期信号増数手段と、
前記シリアル／パラレル変換器から出力される同期信号としてシリアル信号中に割付けられた連続する複数個の前記同期信号中の１個分のみを取り出す同期信号特定手段と、
を備えることを特徴とする画像データ送受信処理装置。 - 前記パラレル／シリアル変換器から前記シリアル／パラレル変換器へ送信されるシリアル信号は差動信号であることを特徴とする請求項２記載の画像データ送受信処理装置。
- 前記同期信号特定手段は、シリアル信号において連続する複数個の前記同期信号中のうち真ん中又は真ん中に近い１個分を取り出すことを特徴とする請求項２記載の画像データ送受信処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25811298A JP3612219B2 (ja) | 1998-09-11 | 1998-09-11 | 画像データ送受信処理方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25811298A JP3612219B2 (ja) | 1998-09-11 | 1998-09-11 | 画像データ送受信処理方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092255A JP2000092255A (ja) | 2000-03-31 |
| JP3612219B2 true JP3612219B2 (ja) | 2005-01-19 |
Family
ID=17315679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25811298A Expired - Lifetime JP3612219B2 (ja) | 1998-09-11 | 1998-09-11 | 画像データ送受信処理方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612219B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4019286B2 (ja) | 2005-02-10 | 2007-12-12 | セイコーエプソン株式会社 | アナログフロントエンド回路及び電子機器 |
| KR100969748B1 (ko) | 2007-01-29 | 2010-07-13 | 삼성전자주식회사 | 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템 |
| JP5948959B2 (ja) * | 2011-03-18 | 2016-07-06 | 株式会社リコー | 伝送装置、伝送方法、画像形成装置及び送信装置 |
| JP6150618B2 (ja) * | 2013-05-31 | 2017-06-21 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置、データ転送方法 |
-
1998
- 1998-09-11 JP JP25811298A patent/JP3612219B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000092255A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001374A (en) | Digital filter for removing short duration noise | |
| US4881165A (en) | Method and apparatus for high speed data transmission between two systems operating under the same clock with unknown and non constant skew in the clock between the two systems | |
| US4592072A (en) | Decoder for self-clocking serial data communications | |
| EP0094178A2 (en) | Interface for serial data communications link | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US7174484B2 (en) | Data transmission system | |
| JP3612219B2 (ja) | 画像データ送受信処理方法及びその装置 | |
| US6044121A (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
| US5365547A (en) | 1X asynchronous data sampling clock for plus minus topology applications | |
| EP0237238B1 (en) | Decoder | |
| JP2003304225A (ja) | データリカバリ回路 | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| EP0389697A2 (en) | Serial data receiver | |
| US7082484B2 (en) | Architecture for advanced serial link between two cards | |
| US5636248A (en) | Method and system for regenerating amplitude and timing characteristics of an analog signal | |
| KR20030075140A (ko) | 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기 | |
| US6603336B1 (en) | Signal duration representation by conformational clock cycles in different time domains | |
| JP2001060977A (ja) | 伝送システム | |
| JP3157029B2 (ja) | データ受信装置 | |
| US7161986B2 (en) | Data transmission system and data transmitter/receiver for use therein, and method thereof | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| WO2004066576A1 (en) | Method and device for transmitting a pulse width modulated self-clocking signal | |
| JP2000332741A (ja) | 通信装置 | |
| US7020795B2 (en) | Operating method for detecting and solving underflow and overflow by using oversampling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |