KR20080070949A

KR20080070949A - 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템

Info

Publication number: KR20080070949A
Application number: KR1020070008889A
Authority: KR
Inventors: 이강민
Original assignee: 삼성전자주식회사
Priority date: 2007-01-29
Filing date: 2007-01-29
Publication date: 2008-08-01
Also published as: CN101595645A; EP2127097A4; JP2010516162A; WO2008093973A1; US7675438B2; CN101595645B; KR100969748B1; US20080180288A1; EP2127097A1; EP2127097B1

Abstract

본 발명은 직렬 통신시스템에서 직렬 데이터의 송수신 방법 및 장치에 관한 것으로, 특히 직렬 통신시스템에서 신호의 변화를 최소화하여 효율적인 직렬 데이터의 송수신 방법 및 장치에 관한 것이다.

상기 본 발명에 따라 직렬 통신 시스템에서 코딩된 병렬 데이터를 직렬 데이터로 변환하여 전송하는 방법은 사일런트 코딩된 병렬 데이터에서 첫 번째 발견되는 정보 비트의 위치를 출력하는 과정과, 상기 정보 비트의 위치에 도달될 때까지 카운트를 증가시켜가면서 상기 사일런트 코딩된 병렬 데이터를 비트 단위로 직렬 출력하는 과정을 포함한다.

이상 설명한 바와 같이, 본 발명은 직렬 통신시스템에서 병렬 데이터를 직렬 데이터로 변환하여 전송하는 경우, 종래 코딩 방식을 이용하여 신호변화 수(Bit Transition)을 감소시켜 전송시 소모하는 동적 전력을 최소화 하였다.

또한 본 발명은 압축코딩방식을 사용하여 전송량을 줄임으로써, 전송시 걸리는 시간을 감소할 수 있다. 이에 따라 동일 시간에 더 많은 개수의 데이터를 전송할 수 있으므로, 유효 전송 대역폭을 증가 시킬 수 있다.

압축된 직렬 데이터, 병렬 데이터, 사일런트 코드.

Description

직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING/RECEIVING SERIAL DATA IN SERIAL COMMUNICATION SYSTEM}

도 1은 종래 직렬 데이터의 송수신 장치를 나타낸 블록도,

도 2는 사일런트 코딩 방식을 나타낸 도면,

도 3은 본 발명의 실시 예에 따라 압축된 직렬 데이터의 송수신 장치를 나타낸 블록도,

도 4는 도 3의 송신부에 포함된 압축부를 상세히 나타낸 블록도,

도 5는 도 3의 송신부에 포함된 직렬변환부를 상세히 나타낸 블록도,

도 6은 도 3의 수신부에 포함된 압축해제부를 상세히 나타낸 블록도,

도 7은 도 3의 수신부에 포함된 병렬변환부를 상세히 나타낸 블록도,

도 8은 본 발명의 실시 예에 따라 압축된 직렬 데이터의 송신 과정을 나타낸 순서도,

도 9는 본 발명의 실시 예에 따른 송신장치에서 적용되는 압축된 직렬 데이터의 송신과정을 예를 들어 나타낸 도면,

도 10은 본 발명의 실시 예에 따라 압축된 직렬 데이터의 수신 과정을 나타낸 순서도,

도 11은 본 발명의 실시 예에 따른 수신장치에서 적용되는 압축된 직렬 데이터의 수신과정을 예를 들어 나타낸 도면.

종래 온-칩 또는 오프-칩 병렬 통신시스템에서는 도선의 수를 많이 필요로 하여 도선간 혼신(Crosstalk), 지연차(Skew) 등의 문제가 발생한다. 상기와 같은 문제로 인해 전기제품 간의 유선통신, 또는 컴퓨터간의 인터넷 통신, 그리고 칩 내부 기능 블록간의 통신 등에 오프-칩 직렬 통신시스템(예를 들어, 이더넷, USB(Universal Serial Bus), IEEE1394, PCI-EXPRESS 등)을 사용하고 있다. 또한 최근 도선의 수가 무한정하다고 알려져 병렬 버스 방식만을 사용하던 온-칩 통신시스템에서도 상기 도선간 혼신, 지연차 뿐만 아니라 병렬 전송선 연결의 혼잡도(Wiring Congestion) 문제를 해결하기 위해 온-칩 직렬 통신시스템을 연구하고 있으며, 네트웍-온-칩(Network-on-Chip : NoC)과 같은 다기능, 고성능의 멀티코어 시스템-온-칩(System-on-Chip : SoC)에서 상기 온-칩 직렬 통신시스템 방식을 사용하고 있다.

도 1은 종래 직렬 데이터의 송수신 장치를 나타낸 블록도이다.

종래 직렬 통신시스템은 입력된 N비트의 병렬 데이터(101)를 직렬 데이터(105)로 변환하여 송신하는 송신부(110)와, 상기 송신부(110)로부터 송신된 직렬 데이터(105)를 수신하여 N비트의 병렬 데이터(101)로 변환하는 수신부(150)를 포함한다.

상기 송신부(110)는 FIFO(First In First Out) 형식을 갖는 제1 신호 처리부(111)에 저장된 N비트의 병렬 데이터(101)를 순차적으로 직렬변환부(115)를 통해 직렬 데이터(105)로 변환시킨 후, 직렬 전송선(130)에 상기 직렬 데이터(105)를 싣는다. 이때 직렬 데이터(105)는 최상위비트(Most Significant Bit : 이하 MSB")부터 전송하는 방식이 일반적이다.

그리고 수신부(150)는 순차적으로 입력되는 직렬 데이터(150)를 병렬변환부(151)를 통해 병렬 데이터로 변환한 후, 변환된 병렬 데이터를 제2 신호 처리부(155)에 저장하여 N비트의 병렬 데이터(101)로 출력한다.

한편, 도 1에서 종래 실시 예에 따라 제1 신호 처리부(111) 및 제2 신호 처리부(155)는 생략될 수 있으며, 별도의 코딩(Coding) 방식이 적용될 경우 코딩부(113)와 디코딩부(153)를 추가할 수 있다.

이하, 도 1의 코딩부(113) 및 디코딩부(153)에서 적용가능한 코딩방식에 대하여 설명하기로 한다.

현재 이더넷(IEEE 802.3)과 같이 별도의 클럭 신호를 필요로 하지 않고 데이터에서 클럭을 추출하는 경우, 8B/10B 코드와 같은 직류-균형(DC-Balanced) 코드를 사용한다. 상기 직류-균형 코딩방식은 5번 이상의 연속된 심볼(0 또는 1)이 발생하지 않도록 의도적으로 직렬 전송선(130)에 변화(Transition)를 일으키는 방식이다. 상기와 같이 직류-균형 코딩방식은 의도적으로 직렬 전송선(130)에 변화를 일으키므로 직렬 전송선(130)으로부터 클럭을 추출해 내기 용이하다. 그러나 직류-균형 코딩방식은 직렬 전송선(130)에서 변화의 수를 증가시켜 송수신 전력을 증가시킬 뿐 아니라 8 비트의 유효 데이터를 전송하기 위해 10 비트로 코딩된 데이터를 전송하므로 25%의 성능저하(Overhead)를 초래한다.

또한 별도의 클럭 신호를 사용하는 경우나, 온-칩과 같이 송신부(110)와 수신부(150)사이에 동기(Synchronize)가 되는 경우에는 상기 직류-균형 코딩 방식을 사용할 필요가 없다. 상기와 같이 송신부(110)와 수신부(150) 사이에 동기가 되는 경우, 송수신 전력을 최소하기 위한 방법으로는 아날로그적인 방법과 디지털적인 방법이 있다. 상기 아날로그적인 방법으로는 신호 레벨을 낮추는 로우-스위칭 시스널링(Low-Swing Signaling) 방식이 있고, 디지털적인 방법으로는 직렬 전송선(130)상의 신호 변화(Bit Transition)을 최소로 줄이는 방식(예를 들어, 사일런트 코드(SILENT Code) 방식)이 있다.

종래 디지털적인 방법으로 연구된 사일런트 코딩 방식은 배타적 논리합(Exclusive OR : 이하 : XOR) 코드를 직렬전송방식에 응용한 방식으로 관련문헌 [Kangmin Lee, et al., "SILENT: Serialized Low Energy Transition Coding for On-Chip Interconnection Networks," IEEE ICCAD 2004, pp. 448-451]에 기재되어 있다.

도 2는 사일런트 코딩 방식을 나타낸 도면이다.

이하, 종래 N비트의 병렬 데이터는 8비트임을 가정하여, 도 1을 참고하여 설명하기로 한다.

도 2에서 제1 신호 처리부(111)는 FIFO 형식을 갖는 버퍼로써, 순차적으로 입력되는 병렬 데이터(W0 내지 W3)(101)를 코딩부(113)로 전송한다. 상기 코딩부(113)는 XOR 코드를 직렬전송방식에 응용한 사일런트 코딩 방식으로, 현재 전송되는 데이터의 비트와 이전 전송된 데이터의 비트가 동일한 경우 0, 상이한 경우 1로 코딩하여 코딩된 데이터(W0~W'3)(201)를 생성한다. 그리고 직렬변환부(115)는 상기 생성된 데이터를 직렬화(203)하여 직렬 전송선(130)에 도 2의 (가)와 같이 사일런트 코드된 직렬 데이터(205)를 싣는다.

상기 도 2에서 사일런트 코딩 방식를 적용한 결과, 도 2의 (가)와 같이 사일런트 코드된 직렬 데이터(205)는 신호변화의 수가 6회인데 반하여, (나)와 같이 사일런트 코드가 적용되지 않은 원본 직렬 데이터(207)는 신호변화의 수가 17회임을 알 수 있다. 상기와 같이 사일런트 코드를 적용하였을 경우, 신호변화의 수가 줄어드는 이유는 연속되는 병렬 데이터 사이에서 연관성(Locality)이 존재하기 때문이다.

그러나 직렬 통신시스템에서 사일런트 코딩을 적용하는 경우. 종래 코딩을 적용하지 않은 경우에 비해 전력이 효과적으로 감소하지만, 전송 속도에는 이득이 발생하지 않는다. 즉, 직렬 통신시스템에서 사일런트 코딩을 적용하여 직렬 데이터로 변환하는 방식은 직렬 데이터 송신 시, 전송 속도를 높이거나 대역폭을 높일 수 없다.

또한 직렬 통신시스템에서 직렬전송방식의 경우 적은 양의 전송선을 사용하기 때문에, 많은 양의 전송선을 사용하여 동시에 여러 비트를 전송하는 병렬전송방식에 비하여 전송 대역폭은 매우 낮다. 상기 전송 대역폭이 낮은 문제점을 해결하기 위해 전송속도(Bit Rate)를 수 배 높여서 사용하게 되는데, 이로 인하여 초래되는 고속 설계의 어려움과 고속회로로 인한 면적 및 전력상의 문제가 발생한다.

본 발명은 직렬 통신시스템에서 신호의 변화를 최소화할 수 있는 효율적인 직렬 데이터의 송수신 방법 및 장치를 제공한다.

또한 본 발명은 직렬 통신시스템에서 코딩된 데이터를 압축하여 가용 대역폭을 높일 수 있는 직렬 데이터의 송수신 방법 및 장치를 제공한다.

또한 상기 본 발명에 따라 직렬 통신 시스템에서 직렬 데이터를 코딩된 병렬 데이터로 변환하여 수신하는 방법은 압축된 직렬 데이터의 끝을 의미하는 신호가 입력될 때까지 카운트를 증가시켜가며 상기 압축된 직렬 데이터를 비트단위로 해당 래치에 저장하는 과정과, 상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력된 경우, 복수의 래치에 저장된 비트를 병렬 출력하는 과정을 포함한다.

또한 상기 본 발명에 따라 직렬 통신 시스템에서 코딩된 병렬 데이터를 직렬 데이터로 변환하여 전송하는 장치는 사일런트 코딩된 병렬 데이터에서 첫 번째 발견되는 정보 비트의 위치에 도달될 때까지 카운트를 증가시켜가면서 직렬 변환부에 상기 카운트를 출력하고, 상기 사일런트 코딩된 병렬 데이터의 끝을 의미하는 신호를 수신 장치에 출력하는 압축부와, 상기 출력된 카운트가 가리키는 위치에 해당하는 상기 사일런트 코딩된 병렬 데이터를 비트 단위로 직렬 출력하는 직렬 변환부를 포함한다.

또한 상기 본 발명에 따라 직렬 통신시스템에서 직렬 데이터를 코딩된 병렬 데이터로 변환하여 수신하는 장치는 압축된 직렬 데이터의 끝을 의미하는 신호가 입력될 때까지 카운트를 증가시켜 출력하는 압축해제부와, 상기 압축된 직렬 데이터 중 상기 카운트된 위치에 해당하는 비트를 해당 래치에 저장하고, 상기 압축된 직렬데이터의 끝을 의미하는 신호가 입력된 경우, 복수의 래치에 저장된 비트를 출력하는 병렬 변환부를 포함한다.

또한 상기 본 발명에 따라 코딩된 병렬 데이터를 직렬 데이터로 변환하여 송수신하는 직렬 통신 시스템은 사일런트 코딩된 병렬 데이터에서 첫 번째 발견되는 정보 비트의 위치에 도달될 때까지 제1 카운트를 증가시켜가면서 상기 사일런트 코딩된 병렬 데이터를 비트 단위로 직렬 출력하여 압축된 직렬 데이터를 전송하는 직렬 데이터 전송 장치와, 상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력될 때까지 제2 카운트를 증가시켜가며 상기 압축된 직렬 데이터를 비트 단위로 해당 래치에 저장하고, 상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력되면 복수의 래치에 저장된 비트를 병렬 출력하는 직렬 데이터 수신 장치를 포함한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 또한 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 이용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.

먼저 본 발명의 기본 개념을 설명하면, 본 발명은 코딩된 병렬 데이터를 압축된 직렬 데이터로 변환하는 방식으로서, 코딩된 병렬 데이터에서 이전 전송된 병렬 데이터와 차이가 나지 않는 비트(이하, 동일 비트)를 제거한다. 그리고 상기 동일 비트가 제거된 병렬 데이터를 압축하여 직렬 데이터로 변환하는 방식으로 송수신할 데이터의 양을 감소시킴으로써 직렬 데이터의 송수신에 소요되는 시간을 낮추어 실제 전송선의 가용 대역폭을 높일 수 있는 방안을 제공한다.

상기 본 발명에서 이전 전송된 병렬 데이터와 차이가 나지 않는 비트를 제거하고 압축하기 위해, 직렬 통신시스템의 초기설정 시, 코딩방식 및 압축하지 않을 비트를 설정하여야 한다.

이하, 본 발명의 실시 예에 따라 직렬 통신시스템의 초기설정 시, 코딩부(313) 및 디코딩부(353)에서 사일런트 코딩을 적용하여, 사일런트 코딩된 병렬 데이터 중 '0'비트를 압축비트로 '1'비트를 압축하지 않을 비트로 설정하였다고 가정하여 설명하기로 한다. 그리고 상기 압축하지 않을 비트를 정보비트라 정의하여 설명하기로 한다.

도 3은 본 발명의 실시 예에 따라 압축된 직렬 데이터의 송수신 장치를 나타낸 블록도이다.

도 3에서 직렬 통신시스템은 입력된 N비트의 병렬 데이터(301)에 사일런트 코딩방식을 적용한 후, 압축된 직렬 데이터(305)로 변환하는 송신부(310)와, 상기 압축된 직렬 데이터(305)를 수신하여 압축을 해제하고, 사일런트 디코딩방식을 적용하여 초기 입력된 N비트의 병렬 데이터(301)를 디코딩하는 수신부(350)를 포함한다.

그리고 상기 송신부(310)는 제1 신호처리부(311)와, 코딩부(313)와, 직렬변환부(315)와, 압축부(317)를 포함하며, 상기 수신부(350)는 병렬변환부(351)와, 디코딩부(353)와, 제2 신호처리부(355)와, 압축해제부(357)를 포함한다.

상기 송신부(310) 또는 수신부(350)에 포함된 제1 신호처리부(311) 또는 제2 신호처리부(355)와, 코딩부(313) 또는 디코딩부(353)에서 수행되는 동작은 종래와 동일하므로 상세한 설명은 생략하기로 한다.

도 3에서 송신부(310)에 포함된 압축부(317)는 코딩부(313)로부터 코딩된 병렬 데이터를 입력으로 받아서 직렬변환 제어 신호(C1)와, 압축된 직렬 데이터(305) 의 끝을 알려주기 위한 신호(이하 End_Of_Word")(303)를 출력한다. 이때 상기 End_Of_Word(303)는 [HIGH]신호와 [LOW]신호를 포함하며, [HIGH]신호일 경우, 압축된 직렬 데이터(305)의 끝을 의미한다. 상기 압축부(317)는 아래 도 4에서 상세히 설명하기로 한다.

그리고 직렬변환부(315)는 코딩된 병렬 데이터를 상기 직렬변환 제어 신호(C1)를 이용하여 직렬 데이터(305)로 변환한다. 상기 직렬변환부(315)는 다단연결 멀티플렉서(Multistage Multiplexer)를 사용하여 아래 도 5와 같이 구현될 수 있다.

상기 수신부(350)에 포함된 압축해제부(357)는 End_Of_Word(303) 입력을 이용하여 병렬변환 제어 신호(C2)를 출력한다. 상기 압축해제부(357)는 제1 카운터(Counter)(601)를 사용하여 아래 도 6과 같이 구현될 수 있으며, 아래 도 6에서 상세히 설명하기로 한다. 그리고 병렬변환부(351)는 송신되는 압축된 직렬 데이터(305)와, 병렬변환 제어 신호(C2)를 이용하여 코딩된 병렬 데이터로 변환하며, 디멀티플렉서(Demultiplexer)(701) 및 복수의 래치(Latch)(703)을 사용하여 아래 도 7과 같이 구현될 수 있다.

도 4는 도 3의 송신부에 포함된 압축부를 상세히 나타낸 블록도이다.

본 발명의 실시 예에 따라 압축부(317)는 로직으로 구현되며, 인코더(401)와, 제1 카운터(403)와, 비교기(405)를 포함한다.

도 4에서 인코더(401)는 코딩된 병렬 데이터(307)를 입력받아 각 비트를 스캔하여 첫 번째 발견되는 정보비트 '1'에 대한 비트의 위치를 출력한다.

상기 인코더(401)에서 수행되는 각 비트를 스캔하여 첫 번째 정보비트를 발견하는 동작은 MSB부터 수행될 수도 있으며 LSB부터 수행될 수도 있다. 그러나 멀티미디어 컨텐츠나 디지털 신호 처리에서 상위 비트가 급격히 변화하는 경우는 자주발생하지 않으며, 메모리 처리시 주소는 순차적으로 증가하기 때문에 이전 전송된 데이터와 현재 전송된 데이터간의 변화는 주로 하위비트에서 발생한다. 이에 따라 상위비트를 압축하여야 하는 경우가 더 많이 발생하므로 이하 본 발명의 실시 예에서는 MSB비트부터 스캔하는 방식을 설명하기로 한다.

예를들어, 상기 인코더(401)는 8비트의 코딩된 병렬 데이터(307)로 [00000100]이 입력된 경우, MSB부터 스캔하여 첫 번째 발견되는 정보비트 '1'이 2번째 비트(0 번째 비트부터 카운트)에 위치하므로 2번째 비트의 위치로 [010]을 출력한다.

상기 압축부(317)의 제1 카운터(403)는 0부터 1씩 증가하여 증가한 카운트를 비교기(405)와 직렬변환 제어 신호(C1)로 출력한다. 이하, 상기 제1 카운터(403)에서 출력되는 카운터 값을 카운트라 정의하여 설명하기로 한다.

그리고 상기 제1 카운터(403)는 비교기(405)로부터 [HIGH] 신호를 입력받은 경우 증가된 카운트를 리셋한다. 예를들어, 제1 카운터(403)는 [000]부터 [010]까지 1씩 증가하다가 [010]이 되는 경우 비교기(405)로부터 [HIGH]신호를 입력았다고 가정하면, 비교기(405)와 직렬변환 제어 신호(C1)로 [000->001->010->리셋]을 출력한다.

그리고 비교기(405)는 상기 인코더(401)로부터 입력받은 비트의 위치와 상기 제1 카운터(403)로부터 입력되는 카운트가 동일한 경우, 제1 카운터(403)에 [HIGH]신호(1 비트)를 출력하고, End_Of_Word(303)에 [HIGH]신호를 갖는 클럭을 출력한다. 반대로 비교기(405)는 상기 인코더(401)로부터 입력되는 비트의 위치와 상기 제1 카운터(403)로부터 입력되는 카운트가 상이한 경우, End_Of_Word(303)에 [LOW]신호를 출력한다. 예를들어, 비교기(405)는 인코더(401)로부터 입력되는 비트의 위치가 [010]인 경우 제1 카운터(403)로부터 입력되는 카운트가 [010]되면, 제1 카운터(403)에 [HIGH]신호를 출력하고, End_Of_Word(303)에 [HIGH]신호를 갖는 클럭을 출력한다.

도 5는 도 3의 송신부에 포함된 직렬변환부를 상세히 나타낸 블록도이다.

도 5에서 직렬변환부(315)는 코딩된 병렬 데이터(307)의 비트 수에 따라 복수개의 멀티플렉서(Multiplexer)로 구현될 수 있다. 상기 직렬변환부(315)는 코딩부(313)로부터 코딩된 병렬 데이터(307)를 입력받아 상기 제1 카운터(403)에서 출력되는 직렬변환 제어 신호(C1)에 의해 카운트가 가리키는 위치에 해당하는 비트를 출력한다. 예를 들어, 직렬변환부(315)는 입력된 데이터가 [00000100]인 경우, 1씩 증가되는 제1 카운터(403)에서 출력되는 직렬변환 제어 신호(C1)가 [000]이면, 직렬 데이터(305)의 0번째 비트인 [0]을 출력하고, 직렬변환부(315) 제어 신호(C1)가 [001]이면, 직렬 데이터(305)의 1번째 비트인 [0]을 출력하고, 직렬변환부(315) 제어 신호(C1)가 [010]이면, 직렬 데이터(305)의 2번째 비트인 [1]을 출력한다.

도 6은 도 3의 수신부에 포함된 압축해제부를 상세히 나타낸 블록도이다.

도 6에서 압축해제부(357)의 제2 카운터(601)는 수신부(350)에 압축된 직렬 데이터(305)가 입력되면, 0부터 1씩 증가하여 병렬변환 제어 신호(C2)로 출력한다. 그리고 제2 카운터(601)는 End_Of_Word(303)로 [HIGH] 신호가 입력되면 카운트를 더 이상 증가하지 않고 리셋한다. 즉, 상기 제2 카운터(601)는 상기 압축부(317)의 제1 카운터(403)와 동일한 동작을 수행한다. 예를들어, 제2 카운터(601)는 [000]부터 [010]까지 1씩 증가하다가 [010]가 되는 경우 End_Of_Word(303)의 [HIGH]신호가 입력되었다고 가정하면, 병렬변환 제어 신호(C2)로 [000->001->010->리셋]을 출력한다.

도 7은 도 3의 수신부에 포함된 병렬변환부를 상세히 나타낸 블록도이다.

도 7에서 병렬변환부(351)는 디멀티플렉서(701)와, 복수의 래치(703)로 구현된다. 상기 병렬변환부(351)의 디멀티플렉서(701)는 송신부(110)로부터 압축된 직렬 데이터(305)를 입력받아 상기 병렬변환 제어 신호(C2)에 의해 각 비트를 해당 래치로 출력한다. 예를들어, 상기 디멀티플렉서(701)는 압축된 직렬 데이터(305)로 [00000100]를 입력받은 경우, 병렬변환 제어 신호(C2)가 [000]이면 압축된 직렬 데이터(305)의 0번째 비트인 [0]을 래치 0으로 출력하고, 병렬변환 제어 신호(C2)가 [001]이면 압축된 직렬 데이터(305)의 1번째 비트인 [0]을 래치 1로 출력하고, 병렬변환 제어 신호(C2)가 [010]이면 압축된 직렬 데이터(305)의 2번째 비트인 [1]을 래치 2로 출력한다.

상기 복수개의 래치(703)는 상기 디멀티플렉서(701)에서 출력되는 비트의 수와 동일하게 구현되어, 각 비트가 입력되기 전(초기) End_Of_Word(303)에 의해 리셋된다. 그리고 상기 복수의 래치(703)는 디멀티플레서(701)에서 출력되는 각 비트 를 해당 래치에 저장한다. 복수의 래치(703) 중 병렬변환 제어 신호(C2)에 의해 출력되는 비트가 없는 경우 래치는 초기 리셋으로 인해 [0]을 저장한다. 이때, 직렬 통신시스템의 초기 설정 시, 코딩된 병렬 데이터 중 '1'비트를 압축비트로 '0'비트를 압축하지 않을 비트로 설정하였을 경우, 초기 리셋을 [1]로 설정하여햐 한다. 예를들어, 복수개의 래치(703)는 압축된 직렬 데이터(305)의 0번째 비트인 [0]이 래치 0으로 출력되면 래치 0에 [0]을 저장하고, 압축된 직렬 데이터(305)의 1번째 비트인 [0]이 래치 1로 출력되면 래치 1에 [0]을 저장하고, 압축된 직렬 데이터(305)의 2번째 비트인 [1]이 래치 2으로 출력되면 래치 2에 [1]을 저장한다. 그리고 래치 3 내지 래치 7로 출력되는 비트가 없는 경우, 래치 3 내지 래치 7는 초기 리셋으로 인해 [0]을 저장한다.

따라서 디멀티플레서(701)와, 복수개의 래치(703)로 구성된 병렬변환부(351)는 압축된 직렬 데이터(305)를 N비트의 코딩된 병렬 데이터(307)로 변환한다.

도 8은 본 발명의 실시 예에 따라 압축된 직렬 데이터의 송신 과정을 나타낸 순서도이다.

도 8의 801 단계에서 송신부(310)는 병렬 데이터를 입력받은 경우, 803 단계에서 송신부(310)에 포함된 코딩부(313)는 이전 병렬 데이터와 입력된 병렬 데이터의 각 비트에 대하여 사일런트 코딩을 수행한다. 805 단계에서 압축부(317)의 인코딩부(401)는 상기 코딩된 병렬 데이터(307)를 입력받아 각 비트를 스캔하여 첫 번째 발견되는 정보비트 '1'에 대한 비트의 위치를 출력한다.

그리고 807 단계에서 직렬변환부(315)는 카운트에 대응되는 직렬변환부(315) 제어 신호(C1)에 의해 상기 코딩된 병렬 데이터(307) 중 카운트가 가리키는 위치에 해당하는 비트를 출력한다. 상기 807 단계에서 직렬 통신 시스템의 초기인 경우, 직렬 변환부(315)는 카운트의 초기 값 0이 가리키는 위치에 해당하는 비트를 출력한다.

도 8의 809 단계에서 비교기(405)는 입력된 카운트와 상기 출력된 비트의 위치가 동일한지 비교한다. 상기 809 단계에서 비교기(405)는 카운트와 출력된 비트의 위치를 비교하여 동일한 경우 813 단계로 진행하고, 상이한 경우 811 단계로 진행한다. 상기 811 단계에서 제1 카운터(403)는 카운트를 1증가하여 증가된 카운트를 상기 807 단계의 직렬변환부(315)에 전달한다.

반면에 상기 813 단계에서 비교기(405)는 카운트과 출력된 비트의 위치가 동일한 경우, 제1 카운터(403)에 [HIGH]신호를 출력하여 제1 카운터(403)의 카운트가 리셋되도록 한다. 이때, 상기 리셋된 제1 카운터(403)는 코딩된 데이터가 더 이상 전송되는 것은 방지한다. 그리고 815 단계에서 비교기(405)는 End_Of_Word(303)로 [HIGH]신호를 출력하여, 817 단계에서 송신부(310)는 압축된 직렬 데이터(301)의 송신을 완료한다.

도 9는 본 발명의 실시 예에 따른 송신장치에서 적용되는 압축된 직렬 데이터의 송신과정을 예를 들어 나타낸 도면이다.

본 발명의 실시 예에 따라 송신부(310)에 8비트의 병렬 데이터 [01010011]이 입력되어, 코딩부(313)에 의해 사일런트 코딩된 병렬 데이터 [00000100]가 출력되었다고 가정하여, 송신부(310)에서 상기 코딩된 병렬 데이터 [00000100]를 압축된 직렬 데이터 [100]로 변환하여 송신하는 과정을 설명하기로 한다.

도 9에서 압축부(317)의 인코더(401)는 상기 코딩된 병렬 데이터로 [00000100]를 입력받아 0번째 비트부터 7번째 비트를 스캔하여 첫 번째 발견되는 정보비트 '1'에 대한 비트의 위치가 2이므로 [010]을 출력한다. 그리고 제1 카운터(403)는 [000]을 카운트하여 비교기(405)와 직렬 변환 제어 신호(C1)로 출력한다. 이때 직렬변환부(315)는 카운트 [000]에 대응되는 직렬변환 제어 신호(C1)에 의해 상기 코딩된 데이터 중 카운트 [000]가 가리키는 위치에 해당하는 비트 즉, 비트 [0]을 출력한다. 그리고 상기 비교기(405)는 카운트 [000]과 비트의 위치[010]를 비교하여 두 값이 상이하므로 End_Of_Word(303)신호로 [LOW]신호를 출력한다.

또한 상기 카운트[000]와 비트의 위치[010]가 상이하므로 제1 카운터(403)는 [000]에서 1 증가한 [001]을 카운트하여 비교기(405)와 직렬 변환 제어 신호(C1)로 출력한다. 이때 직렬변환부(315)는 카운트 [001]에 대응되는 직렬변환 제어 신호(C1)에 의해 상기 코딩된 데이터 중 카운트 [001]가 가리키는 위치에 해당하는 비트 즉, 비트 [0]을 출력한다. 그리고 상기 비교기(405)는 카운트 [001]과 비트의 위치[010]를 비교하여 두 값이 상이하므로 End_Of_Word(303)신호로 [LOW]신호를 출력한다.

또한 상기 카운트[001]와 비트의 위치[010]가 상이하므로 제1 카운터(403)는 [000]에서 1 증가한 [010]을 카운트하여 비교기(405)와 직렬 변환 제어 신호(C1)로 출력한다. 이때 직렬변환부(315)는 카운트 [010]에 대응되는 직렬변환 제어 신 호(C1)에 의해 상기 코딩된 데이터 중 카운트 [010]가 가리키는 위치에 해당하는 비트 즉, 비트 [1]을 출력한다. 그리고 상기 비교기(405)는 카운트 [010]과 비트의 위치[010]를 비교하여 두 값이 동일하므로 End_Of_Word(303)신호로 [HIGH]신호를 출력한다. 이때, 제1 카운터(403)는 비교기(405)로부터 [HIGH]신호를 입력받았으므로 카운트를 리셋하여 코딩된 병렬 데이터의 상위 5비트[00000]가 전송되는 것을 방지한다. 따라서 송신부(310)는 End_Of_Word(303)로 [HIGH-LOW-LOW]와, 압축된 직렬 데이터(305)로 [100]를 수신부(350)에 송신한다.

도 10은 본 발명의 실시 예에 따라 압축된 직렬 데이터의 수신 과정을 나타낸 순서도이다.

도 10의 1001 단계에서 수신부(350)는 송신부(310)로부터 압축된 직렬 데이터(301)를 입력받은 경우, 1003 단계에서 병렬변환부(351)는 카운트가 가리키는 위치에 해당하는 비트를 해당 래치에 저장한다. 그리고 1003 단계에서 직렬 통신 시스템의 초기인 경우, 병렬변환부(351)는 카운트 초기 값 0이 가리키는 위치에 해당하는 비트를 해당 래치에 저장한다.

도 10의 1005 단계에서 제2 카운터(601)는 End_Of_Word(303)가 [HIGH]신호인지 판단하여, [HIGH]신호인 경우 109 단계로 진행하고, [LOW]신호인 경우 1007 단계로 진행한다. 상기 1007 단계에서 제2 카운터(601)는 다음 비트를 해당 래치에 저장하기 위해 1 증가하여 상기 1003 단계로 진행한다.

반대로 1009 단계에서 병렬변환부(351)는 End_Of_Word(303)가 [HIGH]신호인 경우, 복수의 래치(703)에 저장된 각 비트를 출력한다. 이때 복수의 래치 중 카운 트된 위치에 해당하는 비트가 저장되지 않은 래치는 이전 압축된 직렬 데이터 수신 시 수행된 래치 리셋 동작으로 인해 0이 출력된다. 그리고 1011 단계에서 병렬변환부(351)는 다음 전송되는 직렬 데이터를 저장하기 위해 복수의 래치를 리셋한다. 따라서 1013 단계에서 수신부(350)는 송신부(310)로부터 전송된 압축된 직렬 데이터를 N비트의 코딩된 병렬 데이터(307)로 변환한 후, 상기 코딩된 병렬 데이터(307)를 디코딩하여 병렬 데이터(301)의 수신을 완료한다.

도 11은 본 발명의 실시 예에 따른 수신장치에서 적용되는 압축된 직렬 데이터의 수신과정을 예를 들어 나타낸 도면이다.

본 발명의 실시 예에 따라 수신부(350)는 송신부(310)로부터 도 9에서 송신된 End_Of_Word [HIGH-LOW-LOW]와, 압축된 직렬 데이터 [100]를 입력받았다고 가정하여, 수신부(350)에서 상기 압축된 직렬 데이터 [100]를 병렬 데이터로 변환하는 과정을 설명하기로 한다.

도 11에서 수신부(350)는 송신부(310)로부터 압축된 직렬 데이터 [100]를 입력받은 경우, 수신부(350)에 포함된 압축해제부(357)의 제2 카운터(601)는 [000]을 카운트한다. 그리고 병렬변환부(701)는 카운트된 [000]에 해당하는 비트 [0]을 래치 0에 저장한다. 그리고 제2 카운터(601)는 카운트된 [000]에서 End_Of_Word(303)가 [LOW]신호 이므로, 다음 비트를 해당 래치에 저장하기 위해 카운트를 1 증가한다.

다음으로 병렬변환부(701)는 카운트가 1증가되어 카운트된 [001]에 해당하는 비트 [0]을 래치 1에 저장한다. 그리고 제2 카운터(601)는 카운트된 [001]에서 End_Of_Word(303)가 [LOW]신호 이므로, 카운트를 1 증가한다.

도 11에서 병렬변환부(701)는 카운트가 다시 1증가되어 카운트된 [010]에 해당하는 비트[1]을 래치 1에 저장한다. 그리고 제2 카운터(601)는 카운트된 [010]에서 End_Of_Word(303)가 [HIGH]신호이므로, 복수의 래치에 저장된 각 비트[00000100]를 출력한다. 이때 복수의 래치 중 카운트된 위치에 해당하는 비트가 저장되지 않은 래치 3 내지 래치 7은 이전 직렬 데이터 수신 시 수행된 래치 리셋동작으로 인해 0이 출력된다. 그리고 병렬변환부(351)는 다음 전송되는 직렬 데이터를 저장하기 위해 복수의 래치를 리셋한다.

따라서 수신부(350)는 상기 복수의 래치(703)에서 출력된 비트[00000100]는 코딩된 병렬 데이터(307)이므로 상기 코딩된 병렬 데이터(307)를 디코딩하여 초기 전송된 병렬 데이터 [01010011]의 수신을 완료한다.

상기 설명한 바와 같이 본 발명은 사일런트 코드로 인해 발생하는 0비트를 제거함으로써, 직렬 데이터를 압축할 수 있다.

한편, 상기 본 발명에 따른 직렬 데이터의 압축방식은 종래 런-렝스(Run-Length) 코드 방식과 유사해 보이나 그 차이는 아래와 같다.

상기 런-렝스 코드 방식은 직렬 데이터 스트림상에 연속적으로 같은 값이 반복될 경우 반복되는 개수와 값을 한 번만 적음으로서 전체의 스트림 양을 줄이는 방식이다. 예를 들어 [AAAAAAAAAAAABAAAAAAAAAAAAABBBAAAAAABAAAAAAAAAA]와 같은 스트림의 경우 런-렝스 코드를 통해 [12]AB[13]A[3]B[6]AB[10]A과 같이 개수와 심볼의 혼합으로 표현할 수 있다.(숫자 = 반복횟수) 이러한 런-렝스 코드 방식은 기 본적으로 이진수(Binary Number)가 아닌 문자(Character)의 스트림에 적합하며 또한 그 스트림의 길이가 길고, 연속적으로 반복되는 개수가 많을 경우에 효과가 있다.

도 9 및 도 11에서 예를 들어 설명한 8비트의 데이터 [00000100]를 런-렝스 코드로 표현하면 [5]01[2]0으로 표현된다. 그리나 상기 런-렝스 코드로 표현된 [5]01[2]를 2진수로 표현할 경우, 개수와 심볼이 모두 숫자로 이루어져 있으므로, 상기 개수와 심볼을 구분할 방법이 모호하다. 즉 이진수로 표현하면 [101010100]으로 표현되는데, 상기 이진수로 표현한 데이터는 8비트를 초과하였을 뿐 아니라 이 정보만 가지고 디코딩하는 것은 불가능하다. 그리고 런-렝스 코드에서 개수와 심볼을 구분하기 위한 방법을 사용할 경우(예를 들어 ASCII 문자 코드로 변환), 전체 비트의 수가 8 비트를 훨씬 초과하게 된다. 따라서 본 발명이 적용되는 8Bit, 32Bit, 64Bit과 같은 비교적 적은 숫자의 데이터 단위의 직렬 고속 전송에서는 런-렝스 코드를 사용하는 것이 비효율적이다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

직렬 통신 시스템에서 코딩된 병렬 데이터를 직렬 데이터로 변환하여 전송하는 방법에 있어서,

사일런트 코딩된 병렬 데이터에서 첫 번째 발견되는 정보 비트의 위치를 출력하는 과정; 및

상기 정보 비트의 위치에 도달될 때까지 카운트를 증가시켜가면서 상기 사일런트 코딩된 병렬 데이터를 비트 단위로 직렬 출력하는 과정을 포함하는 직렬 데이터 전송 방법.
제 1 항에 있어서,

상기 카운트는

설정된 초기 카운트부터 상기 사일런트 코딩된 병렬 데이터의 비트의 위치를 카운트하는 직렬 데이터 전송 방법.
제 1 항에 있어서,

상기 정보 비트의 위치와 상기 카운트가 동일한 경우, 상기 카운트를 리셋하고 상기 사일런트 코딩된 병렬 데이터의 끝을 의미하는 신호를 출력하는 직렬 데이 터 전송 방법.
제 1 항에 있어서,

상기 정보 비트의 위치와 상기 카운트가 상이한 경우, 상기 카운트를 증가하는 과정을 더 포함하는 직렬 데이터 전송 방법.
제 1 항에 있어서,

상기 정보 비트의 다음 비트부터는 전송하지 않는 직렬 데이터 전송 방법.
직렬 통신 시스템에서 직렬 데이터를 코딩된 병렬 데이터로 변환하여 수신하는 방법에 있어서,

압축된 직렬 데이터의 끝을 의미하는 신호가 입력될 때까지 카운트를 증가시켜가며 상기 압축된 직렬 데이터를 비트단위로 해당 래치에 저장하는 과정; 및

상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력된 경우, 복수의 래치에 저장된 비트를 병렬 출력하는 과정을 포함하는 직렬 데이터 수신 방법.
제 6 항에 있어서,

상기 카운트는

설정된 초기 카운트부터 상기 압축된 직렬 데이터의 비트를 카운트하는 직렬 데이터 수신 방법.
제 6 항에 있어서,

상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력된 경우, 상기 카운트를 리셋함을 더 포함하는 직렬 데이터 수신 방법.
제 6 항에 있어서,

상기 복수의 래치는

상기 압축된 직렬 데이터의 각 비트를 저장하기 전 리셋됨을 더 포함하는 직렬 데이터 수신 방법.
직렬 통신 시스템에서 코딩된 병렬 데이터를 직렬 데이터로 변환하여 전송하는 장치에 있어서,

사일런트 코딩된 병렬 데이터에서 첫 번째 발견되는 정보 비트의 위치에 도 달될 때까지 카운트를 증가시켜가면서 출력하고, 상기 사일런트 코딩된 병렬 데이터의 끝을 의미하는 신호를 수신 장치에 출력하는 압축부; 및

상기 출력된 카운트가 가리키는 위치에 해당하는 상기 사일런트 코딩된 병렬 데이터를 비트 단위로 직렬 출력하는 직렬 변환부를 포함하는 직렬 데이터 전송 장치.
제 10 항에 있어서,

상기 카운트는 설정된 초기 카운트부터 상기 사일런트 코딩된 병렬 데이터의 비트의 위치를 카운트하는 직렬 데이터 전송 장치.
제 10 항에 있어서,

상기 직렬 변환부는

상기 정보 비트의 다음 비트부터는 전송하지 않는 직렬 데이터 전송 방법.
제 10 항에 있어서,

상기 압축부는

상기 사일런트 코딩된 병렬 데이터에서 상기 MSB로부터 첫 번째 발견되는 정 보 비트의 위치를 출력하는 인코더;

상기 정보 비트의 위치에 도달될 때까지 상기 카운트를 증가하여 상기 카운트를 출력하는 카운터; 및

상기 정보 비트의 위치와 상기 카운트가 동일한 경우, 상기 카운트를 리셋하고 상기 사일런트 코딩된 병렬 데이터의 끝을 의미하는 신호를 출력하는 비교기를 포함하는 직렬 데이터 전송 장치.
제 13 항에 있어서,

상기 비교기는 상기 정보 비트의 위치와 상기 카운트가 상이한 경우, 상기 카운터에서 상기 카운트를 증가시키도록함을 더 포함하는 송신장치.
직렬 통신시스템에서 직렬 데이터를 코딩된 병렬 데이터로 변환하여 수신하는 장치에 있어서,

압축된 직렬 데이터의 끝을 의미하는 신호가 입력될 때까지 카운트를 증가시켜 출력하는 압축해제부; 및

상기 압축된 직렬 데이터 중 상기 카운트된 위치에 해당하는 비트를 해당 래치에 저장하고, 상기 압축된 직렬데이터의 끝을 의미하는 신호가 입력된 경우, 복수의 래치에 저장된 비트를 출력하는 병렬 변환부를 포함하는 직렬 데이터 수신 장 치.
제 15 항에 있어서,

상기 카운트는

설정된 초기 카운트부터 상기 압축된 직렬 데이터의 비트를 카운트하는 직렬 데이터 수신장치.
제 15 항에 있어서,

상기 병렬 변환부는

상기 복수의 래치에 상기 압축된 직렬 데이터의 각 비트가 저장되기 전 상기 복수의 래치를 리셋하도록 더 구성된 직렬 데이터 수신 장치.
코딩된 병렬 데이터를 직렬 데이터로 변환하여 송수신하는 직렬 통신 시스템에 있어서,

사일런트 코딩된 병렬 데이터에서 첫 번째 발견되는 정보 비트의 위치에 도달될 때까지 제1 카운트를 증가시켜가면서 상기 사일런트 코딩된 병렬 데이터를 비트 단위로 직렬 출력하여 압축된 직렬 데이터를 전송하는 직렬 데이터 전송 장치; 및

상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력될 때까지 제2 카운트를 증가시켜가며 상기 압축된 직렬 데이터를 비트 단위로 해당 래치에 저장하고, 상기 압축된 직렬 데이터의 끝을 의미하는 신호가 입력되면 복수의 래치에 저장된 비트를 병렬 출력하는 직렬 데이터 수신 장치를 포함하는 직렬 통신 시스템.
제 18 항에 있어서,

상기 직렬 데이터 전송 장치에서

상기 제1 카운트는 설정된 초기 카운트부터 상기 사일런트 코딩된 병렬 데이터의 비트의 위치를 카운트하는 직렬 통신 시스템.
제 18 항에 있어서,

상기 직렬 데이터 수신 장치에서

상기 제2 카운트는 설정된 초기 카운트부터 상기 압축된 직렬 데이터의 비트의 위치를 카운트하는 직렬 통신 시스템.