JP2010506341A - 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法 - Google Patents

連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法 Download PDF

Info

Publication number
JP2010506341A
JP2010506341A JP2009530815A JP2009530815A JP2010506341A JP 2010506341 A JP2010506341 A JP 2010506341A JP 2009530815 A JP2009530815 A JP 2009530815A JP 2009530815 A JP2009530815 A JP 2009530815A JP 2010506341 A JP2010506341 A JP 2010506341A
Authority
JP
Japan
Prior art keywords
tunnel junction
magnetic
magnetic tunnel
magnetic layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009530815A
Other languages
English (en)
Other versions
JP5604107B2 (ja
JP2010506341A5 (ja
Inventor
ノジエール・ジャン−ピエール
ジャヴェルリアック・ヴィルジール
Original Assignee
クロッカス・テクノロジー・ソシエテ・アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロッカス・テクノロジー・ソシエテ・アノニム filed Critical クロッカス・テクノロジー・ソシエテ・アノニム
Publication of JP2010506341A publication Critical patent/JP2010506341A/ja
Publication of JP2010506341A5 publication Critical patent/JP2010506341A5/ja
Application granted granted Critical
Publication of JP5604107B2 publication Critical patent/JP5604107B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 磁気トンネル接合ベースのメモリセルを有する連想ランダムアクセスメモリ及びこの作製及び使用方法。
【解決手段】 磁気トンネル接合が第１及び第２の磁気層を有するとともにデータ記憶部及びデータ検知部として機能することができる。個々のセル内において、磁気トンネル接合における第１の磁気層の磁気方向を１又はそれ以上の電流線における電流パルスを介して設定することにより登録データが書き込まれる。登録データと比較するための入力データを電流線を介した第２の磁気層の磁気方向により同様に設定することができる。磁気層の相対的磁気方向に依存するセル抵抗を測定することによりデータ検知が行われる。データ記憶、データ入力、及びデータ検知が１つのセルに統合されるため、メモリは、さらなる高密度と不揮発性を兼ね備える。メモリは、高速、消費電力の削減及びデータマスキングをサポートすることができる。

Description

本開示は、一般にランダムアクセスメモリに関し、排他的な意味ではないが、より具体的には磁気トンネル接合ベースのメモリセルを有する連想ランダムアクセスメモリに関する。
ほとんどのメモリデバイスは、特定の記憶場所をアドレス指定することによりデータを記憶し、読み出す。しかしながら、高速なメモリアクセスに依拠するシステムにとっては、特定の記憶場所をアドレス指定することが限定要因となることが多い。データのアドレスによってではなくデータのコンテンツ自体によって記憶データ項目を特定し、アクセスできれば、メモリに記憶した項目の発見に必要な時間を大幅に短縮することができる。このようにしてアクセスされるメモリは連想メモリ（ＣＡＭ）と呼ばれる。
標準的なランダムアクセスメモリ（ＲＡＭ）では、ユーザがメモリアドレスを提供し、ＲＡＭがそのアドレスに記憶されたデータワードを返すが、これとは異なり、ＣＡＭは、ユーザがデータワードを提供し、ＣＡＭがそのメモリ全体を１つのクロック周期で探索して、そのデータワードがメモリ内のどこかに記憶されているかどうかを調べるように設計される。データワードが見つかれば、ＣＡＭは、ワードが見つかった１又はそれ以上の記憶アドレスのリストを返す。素子の起動時にＣＡＭをプレロードし、素子の動作中に書き換えることができる。
ＣＡＭは、そのメモリ全体を単一の動作で探索するように設計されているため、ほとんどすべての探索用途においてＲＡＭよりもかなり高速である。従って、ＣＡＭは、理想的にはイーサネット（登録商標）アドレスの検索、データ圧縮、パターン認識、キャッシュタグ、高帯域幅アドレスのフィルタリング、及びルート、高帯域幅アドレスフィルタリング、ユーザの特権、セキュリティ、又は高性能データスイッチ、ファイアウォール、ブリッジ及びルータに関するパケット単位ベースの暗号化情報の高速検索などの機能に適している。
スタティックランダムアクセスメモリ（ＳＲＡＭ）のＣＡＭセルの典型的な実施構成では、６つのトランジスタを（トランジスタなどの）追加回路と組み合わせて、メモリ入力と所定のセルデータとの間の１桁比較が行われる。追加回路は、少なくとも３個から４個の追加トランジスタを含み、このため８個から１０個のトランジスタからなる非常に大きなセルサイズとなり、従ってコストのかかる素子となる。従来の最新技術によるＳＲＡＭベースのＣＡＭセルの概略を図１に示す。図１のＣＡＭセルは、排他的論理和（ＥＯＲ）機能を実行するように設計された４又はそれ以上のトランジスタを有する標準的なＳＲＡＭセルとして提供したものである。
単純な記憶セルを有するＲＡＭチップとは異なり、完全並列ＣＡＭにおける各個々のメモリビットは、記憶データビットと入力データビットとの間の一致を検出するための独自の関連する比較回路を有する。従って、ＣＡＭチップは、通常のメモリチップよりも記憶容量が著しく小さい。また、個々のセルからのデータワードの形で一致する出力を組み合わせて、完全なデータワード一致信号を生成することができる。関連する追加回路により、ＣＡＭチップの物理的サイズはさらに増大する。さらに、（ＳＲＡＭ素子を使用して）今日実現されるようなＣＡＭは本質的に揮発性であり、つまり電源が落ちるとデータが失われる。この結果、すべての比較回路がすべてのクロック周期においてアクティブである必要があり、結果として大量の電力が浪費されることになる。高い値札、大電力及び本質的な揮発性により、ＣＡＭは、よりコストのかからない方法を使用して探索スピードを実現できないような特殊用途でしか使用されない。
磁気記憶セル（ＭＲＡＭ）を使用して標準的なＳＲＡＭベースのＣＡＭの改善を図る試みが提案されてきた。例えば米国特許第６，３０４，４７７号には、２つの磁気トンネル接合を加えた標準的なマルチトランジスタＳＲＡＭ状のＣＡＭが開示されている。磁気トンネル接合により、記憶データの不揮発性が実現され、このことは、データの記憶のみならず、マスキングモード構造の使用にとっても決定的に重要な意味を持つ。
米国特許第６，１９１，９７３号に記載がある別の手法では、磁気（ＭＲＡＭ）セルのみを使用したＣＡＭ構造が提案されている。この場合、セル要素は、（個々のセルに対して）基底を成す選択トランジスタのゲートの１つを駆動する入力とは異極性にある一対の磁気トンネル接合（ＭＴＪ）である。開示されている方式は、密度において飛躍的な改善を提供するものであり、個々のＣＡＭセルは、２つの選択トランジスタと２つの磁気トンネル接合（２Ｔ／２Ｊ）のみから形成される。
米国特許第６，３０４，４７７号明細書 米国特許第６，１９１，９７３号明細書 米国特許第６，９５０，３３５号明細書 米国特許第５，６９５，８６４号明細書 米国特許第６，６０３，６７７号明細書
Ｓｃｉｅｎｃｅ、第２８５巻、８６７ページ（１９９９年）
上記の点で、従来のメモリ記憶システムの前述の障害及び欠点を解決する、改善したＭＲＡＭ記憶セルに対するニーズが存在する。
ＣＡＭセルが、排他的論理和機能を実行するように設計された４又はそれ以上のトランジスタを有する標準的なスタティックランダムアクセスメモリ（ＳＲＡＭ）セルとして提供される、典型的な従来技術の連想メモリ（ＣＡＭ）セルを示す図である。 少なくとも１つのランダムアクセスメモリセルを有するメモリシステムの実施形態を示す詳細図である。 メモリセルが磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを備えた図２のメモリセルの実施形態を示す詳細図である。 図３のＭＲＡＭセルの磁気トンネル接合の実施形態を示す詳細図である。 図４Ａの磁気トンネル接合の例示的なトンネル磁気抵抗反応を示す特徴図である。 図３のＭＲＡＭセルに対する例示的な書込み動作を示す詳細図である。 図５Ａの書込み動作中におけるＭＲＡＭセルの磁気トンネル接合の動作を示す詳細図である。 図３のＭＲＡＭセルの例示的な読出し動作を示す詳細図である。 図６Ａの読出し動作中のＭＲＡＭセルの磁気トンネル接合の動作を示す詳細図である。 熱アシスト型切り替え（ＴＡＳ）を含む、図３のＭＲＡＭセルの代替の例示的な書込み動作を示す詳細図である。 熱アシスト型切り替え（ＴＡＳ）を含む、図３のＭＲＡＭセルの代替の例示的な書込み動作を示す詳細図である。 熱アシスト型切り替え（ＴＡＳ）を含む、図３のＭＲＡＭセルの代替の例示的な書込み動作を示す詳細図である。 熱アシスト型切り替え（ＴＡＳ）を含む、図３のＭＲＡＭセルの代替の例示的な書込み動作を示す詳細図である。 熱アシスト型切り替え（ＴＡＳ）を含む、図３のＭＲＡＭセルの代替の例示的な書込み動作を示す詳細図である。 熱アシスト型切り替え（ＴＡＳ）を含む、図３のＭＲＡＭセルの代替の例示的な書込み動作を示す詳細図である。 磁化が垂直の帯磁方向に偏極した一対の磁気層を有する図４Ａ〜図４Ｂの磁気トンネル接合の代替の実施形態を示す詳細図である。 図８Ａの磁気トンネル接合の例示的なトンネル磁石抵抗反応を示す特徴図である。 磁気自己参照型ツインＭＲＡＭセルを備えるとともに一対の磁気トンネル接合を含む図３のＭＲＡＭセルの代替の実施形態を示す詳細図である。 例示的な書込み動作中における図９ＡのＭＲＡＭセルの第１の磁気トンネル接合の動作を示す詳細図である。 例示的な書込み動作中における図９ＡのＭＲＡＭセルの第１の磁気トンネル接合の動作を示す詳細図である。 単一セルの手法を通じて提供されるＭＲＡＭベースの連想メモリ（ＣＡＭ）セルを備えた図２のメモリシステムの代替の実施形態を示す詳細図である。 ツインセルの手法を通じてＭＲＡＭベースのＣＡＭセルが提供される図１０Ａのメモリシステムの代替の実施形態を示す詳細図である。 プリアンプの手法を通じてＭＲＡＭベースのＣＡＭセルが提供される図１０Ａのメモリシステムの別の代替の実施形態を示す詳細図である。
全体の図を通じて、例示を目的として、図は縮尺通りに描いておらず、類似した構造又は機能の要素は、一般に同様の参照番号で表している。また、図は、本開示の好ましい実施形態についての説明を容易にすることを意図したものにすぎない。図は本開示のすべての態様を示すものではなく、開示の範囲を限定するものではない。
今日入手可能なメモリシステムは高価であり、本質的に揮発性であり、多大な電力を消費するため、さらなる高密度と不揮発性を兼ね備え、費用効果のある態様で消費電力を削減するメモリシステムは、望ましいものであるとともに幅広いデータアプリケーションの基礎を提供することができる。本明細書で開示する１つの実施形態によれば、図２に示すような少なくとも１つのランダムアクセスメモリセル２００を備えたメモリシステム１００により、この結果を実現することができる。
図２を参照してわかるように、複数の行及び列内に配置された複数のメモリセル２００を有する形でメモリシステム１００を示している。メモリセル２００の個々の列は、選択したメモリセル２００に受信した入力データビットを提供するための所定のデータ入力線３００に関連付けられており、一方、メモリセル２００の個々の行は、選択したメモリセル２００から読み出した記憶データビットを提供するための所定のワード選択線４００に関連付けられている。図２に示すように、データ入力線３００が並列配置で設けられ、このデータ入力線３００はワード線４００の並列配置に対して垂直であることが好ましい。同様に、ワード線４００も複数の行末のアンプ５００に結合される。これにより、選択したメモリセル２００から読み出した記憶データビットの現在値をワード線４００の末端領域に隣接して測定し、行末のアンプ５００を介して検知できるようになる。行末のアンプ５００は、メモリシステム１００が、１つの状態のフルワードの読出し及び／又は比較を行えるようにする。
メモリセル２００を磁気ランダムアクセスメモリ（ＭＲＡＭ）セル２１０として図３に示す。ＭＲＡＭセル２１０は、ＭＲＡＭベースの連想メモリ（ＣＡＭ）セルとして実現されることが好ましい。この結果、好ましくは同時に、ＭＲＡＭセル２１０がデータを記憶できるようになるとともに、このＭＲＡＭセル２１０を検知できるようになる。例えば、メモリシステム１００は、後で探索できるアドレスを有する登録データとしてＭＲＡＭセル２１０にデータを記憶することができる一方で、ＭＲＡＭセル２１０に記憶されている登録データと入力データを比較することによりＭＲＡＭセル２１０を検知することもできる。
ＭＲＡＭセル２１０に磁気トンネル接合（ＭＴＪ）２２０を設けることができるという利点がある。この磁気トンネル接合２２０を、複数のＭＴＪ層２２２を含む多層構造として図３に示す。例示的な磁気トンネル接合２２０のＭＴＪ層２２２は、１又はそれ以上の磁気ＭＴＪ層２２４と、（図４Ａに示す）絶縁層２２６Ａのような非磁気ＭＴＪ層２２６とを含むことができる。好ましい実施形態では、磁気トンネル接合２２０の磁気ＭＴＪ層２２４Ａ、２２４Ｂの一方が一定の磁化方向を有する磁化２２８を有しているのに対し、磁気ＭＴＪ層２２４Ａ、２２４Ｂの他方の磁化２２８は調整可能な磁化方向を有する。例えば、図４Ａに示すように、硬強磁性層２２４Ｂを一定方向２２８Ｂに帯磁した形で示す。高い保磁力（又は大きなスイッチング磁場）の材料を使用したり、或いは硬強磁性層を反強磁性材料に結合したりすることなどにより、強磁性層２２４Ｂの磁化方向２２８Ｂを任意の従来の方法で固定することができる。
ＭＲＡＭセル２１０を形成するために、磁気トンネル接合２２０は、検知及びフィールド線２３０などの少なくとも１つの電流線だけでなく、選択トランジスタ２５０とも結合される。図３は、ＭＲＡＭセル２１０の典型的な構成を示す図である。図３に示すように、検知及びフィールド線２３０はフィールド線２４０と直交して配置され、磁気トンネル接合２２０は検知及びフィールド線２３０とフィールド線２４０との間に配置されることが好ましい。書込み動作中、検知及びフィールド線２３０とフィールド線２４０とは、入力データをＭＲＡＭセル２１０に書き込むための磁場提供者として機能する。同様に、読出し動作中、選択トランジスタ２５０と、検知線として機能する検知及びフィールド線２３０とを介して、ＭＲＡＭセル２１０に記憶したコンテンツにアクセスすることができる。
通常、磁気ＭＴＪ層２２２は、鉄、コバルト、ニッケル及びこれらの合金などの従来の強磁性材料から形成され、絶縁層（又はバリア）２２６Ａにより分離される。絶縁層２２６Ａは、薄い絶縁層として実現されるとともに酸化アルミニウム又は酸化マグネシウムなどの任意の適当な絶縁材料から形成できることが好ましい。必要に応じて、磁気トンネル接合２２０は、図４Ａに示すように１又はそれ以上の別の種類及び／又は構成のＭＴＪ層２２２、並びにピニング層２２６Ｂを含む任意の適当な数及び／又は構成のＭＴＪ層２２２を備えることができる。典型的な反強磁性材料にはＩｒＭＮ、ＰｔＭＮ又はＮｉＭＮが含まれる。
磁化方向を固定することにより、硬強磁性層２２４Ｂは、（図３に示す）ＭＲＡＭセル２１０の参照層２２４として機能することができる。
同様に、軟強磁性層２２４Ａを、化２２８を有する形で示す。低い保磁力（又は小さなスイッチング磁場）の材料から好適に形成されているため、軟強磁性層２２４Ａの磁化２２８は、調整可能な磁気方位２２８Ａを有するとともに第１の安定方向から第２の安定方向へ任意の従来の方法で切り替えることができる。これにより、軟強磁性層２２４Ａは、（図３に示す）ＭＲＡＭセル２１０の記憶層２２４’として機能することができる。例示を目的として、軟強磁性層２２４Ａ及び硬強磁性層２２４ＢをＭＲＡＭセル２１０の記憶層２２４’及び参照層２２４”としてそれぞれ示し説明したが、同様に軟強磁性層２２４Ａを参照層２２４”として機能するように構成することができ、硬強磁性層２２４Ｂは記憶層２２４’として機能することができる。
ＭＲＡＭセル２１０の異なるレベルのセル抵抗が、記憶層２２４’及び参照層２２４”の相対的な磁気方向に関連付けられる。若干言い方を変えれば、ＭＲＡＭセル２１０の記憶層２２４’及び参照層２２４”の磁気方向が逆方向にある（すなわち「逆行」する）場合、磁気トンネル接合２２０は第１のセル抵抗を有することができるのに対し、ＭＲＡＭセル２１０の参照層２２４”の磁気方向が記憶層２２４’の磁気方向と同じ方向にある、すなわち「平行」する場合、磁気トンネル接合２２０は第２のセル抵抗を有することができる。
磁気トンネル接合２２０の例示的なトンネル磁気抵抗反応を示す特徴図を図４Ｂに示す。この特徴図は、トンネル磁気抵抗反応を磁場強度Ｈの関数としてセル抵抗Ｒの形で表している。図４Ｂの特徴図によって示すように、軟強磁性層２２４Ａの帯磁方向２２８Ａ及び硬強磁性層２２４Ｂの磁化方向２２８Ｂが同じ方向を有する（すなわち「平行」である）場合、ＭＲＡＭセル２１０のセル抵抗Ｒは、第１のセル抵抗値Ｒ１を有する。同様に、軟強磁性層２２４Ａの帯磁方向２２８Ａ及び硬強磁性層２２４Ｂの磁化方向２２８Ｂが異なる方向を有する（すなわち「逆行」する）場合、ＭＲＡＭセル２１０のセル抵抗Ｒは、第１のセル抵抗値Ｒ１よりも大きい第２のセル抵抗値Ｒ２を有することができる。
第１のセル抵抗値Ｒ１と第２のセル抵抗値Ｒ２との間の抵抗差は、「磁気抵抗」又は「トンネル磁気抵抗」（ＴＭＲ）として知られており、例えば、（図４Ａに示す）絶縁層２２６Ａを形成する絶縁材料の厚さ及び組成などの特性に基づいて変動することができる。第１のセル抵抗値Ｒ１と第２のセル抵抗値Ｒ２との間の抵抗差は、酸化アルミニウムベースの磁気トンネル接合２２０の場合、約５０から７０パーセントの間になることがあり、酸化マグネシウムベースの磁気トンネル接合２２０の場合、２００％パーセント上回ることもある。
図５Ａ〜図５Ｂを参照して、書込み動作を参照しながらＭＲＡＭセル２１０の動作について説明する。図４Ａを参照しながらより詳細に上述した態様では、ＭＲＡＭセル２１０に多層磁気トンネル接合（ＭＴＪ）２２０を設けることができ、このＭＴＪ層は、少なくとも１つの中間非磁性ＭＴＪ層２２６と共に、記憶層（又はデータ層）２２４Ａ及び参照層（又は検知層）２２４Ｂなどの少なくとも２つの磁気ＭＴＪ層２２４を含む。参照層２２４Ｂが、高保磁力材料から形成できるとともに一定の方向２２８Ｂに帯磁するのに対し、記憶層２２４Ａの磁化２２８は、調整可能な帯磁方向２２８Ａを有する。この結果、外部から印加された磁場及び／又は（スピン偏極した）書き込み電流を上述した態様で加えることにより、記憶層２２４Ａの帯磁方向２２８Ａを必要に応じて第１の安定方向から第２の安定方向へ切り替えることができる。必要に応じて、ＭＲＡＭセル２１０を連想メモリ（ＣＡＭ）ＭＲＡＭセルとして実現することができる。
書込み動作中、高（すなわち「１」の）論理状態又は低（すなわち「０」の）論理状態などの所定の論理状態のデータビットが、検知及びフィールド線２３０及び／又はフィールド線２４０などの少なくとも１つの電流線を介してＭＲＡＭセル２１０へ与えられる。ＭＲＡＭセル２１０がデータビットを受け取り、記憶層（又はデータ層）２２４Ａの磁化２２８を選択した帯磁方向２２８Ａに調整することにより、データビットがＭＲＡＭセル２１０に書き込まれる。上述のように、記憶層２２４Ａの帯磁方向２２８Ａは、電流線２３０、２４０によって発生した磁場を通じて揃えられることが好ましい。電流線２３０、２４０を流れる電流の極性により、記憶層２２４Ａの帯磁方向２２８Ａ、ひいてはＭＲＡＭセル２１０の論理状態が決定される。代替の実施形態では、選択トランジスタ２５０を介してＭＲＡＭセル２１０を流れる（スピン偏極した）書き込み電流により、或いは磁場及び書き込み電流の両方の組み合わせにより、記憶層２２４Ａの帯磁方向２２８Ａが揃えられる。この結果、ＭＲＡＭセル２１０の磁化２２８が、受信済みのデータビットに関連する所定の論理状態と一致するように揃えられる。メモリシステム１００を形成するＭＲＡＭセル２１０には、全体的に及び／又は部分的にいつでも書き込みを行うことができる。必要に応じて、書込み動作はスピン移動による効果を含むことができ、この場合、磁気トンネル接合２２０を流れる電流は、参照層（又は検知層）２２４Ｂの磁化方向２２８Ｂを直接切り替えることができる。
例示的な読出し動作中のＭＲＡＭセル２１０の動作を図６Ａ〜図６Ｂに示す。所定の論理状態のデータビットがＭＲＡＭセル２１０に予め書き込まれ、或いはＭＲＡＭセル２１０によって記憶される。読出し動作の開始時に、メモリシステム１００が（図４Ｂに示す）ＭＲＡＭセル２１０のセル抵抗Ｒを検知し、このセル抵抗Ｒが、参照層２２４Ｂの一定の帯磁方向２２８Ｂに対して記憶層２２４Ａの帯磁方向２２８Ａに、図４Ａ〜図４Ｂを参照しながら上記で開示した態様で関連付けられる。この結果、検知したセル抵抗値を使用して、ＭＲＡＭセル２１０によって記憶された記憶データビットの論理状態を決定することができる。セル抵抗Ｒは、任意の従来の方法で検知することができる。例えば、選択トランジスタ２５０を介して磁気トンネル接合２２０に電流を印加してセル抵抗Ｒを検知することができる。
ＭＲＡＭセル２１０が連想メモリ（ＣＡＭ）のＭＲＡＭセルとして実現される場合、例えば、選択した論理状態のデータビットをＭＲＡＭセル２１０に入力して、ＭＲＡＭセル２１０が記憶する記憶データビットと比較することができる。ＭＲＡＭセル２１０は、図６Ａに示すような検知及びフィールド線２３０などの少なくとも１つの電流線を介して、入力されたデータビットを受け取る。検知及びフィールド線２３０を流れる電流は磁場を誘起し、この磁場は参照層２２４Ｂの磁化２２８と揃えられる。若干言い方を換えれば、検知及びフィールド線２３０を流れる電流の極性が、参照層２２４Ｂの磁化２２８を誘起して所定の帯磁方向２２８Ｂと揃えられるようにする。
次に、入力されたデータビットにより誘起された形の参照層２２４Ｂの帯磁方向２２８Ｂが、記憶データビットに関連する記憶層２２４Ａの帯磁方向２２８Ａと比較される。これにより、記憶層２２４Ａと参照層２２４Ｂとの相対的な整合を測定することができる。参照層２２４Ｂの帯磁方向２２８Ｂと記憶層２２４Ａの帯磁方向２２８Ａとが同じ方向を有する（すなわち「平行」である）場合、入力されたデータビットは記憶データビットと一致する。しかしながら、参照層２２４Ｂの帯磁方向２２８Ｂと記憶層２２４Ａの帯磁方向２２８Ａとが反対方向にある（すなわち「逆行」する）場合、入力されたデータビットと記憶データビットとは一致しない。従って、ＭＲＡＭセル２１０はデータマスク動作をサポートすることができ、この場合、データアドレスは、読出し動作中のデータには関連しない。平行な記憶層２２４Ａ及び参照層２２４Ｂが、入力データビットと記憶データビットとが一致することを示すことができるのに対し、必要に応じて、一致しない入力データビットと記憶データビットとを、逆行する磁気方向２２８Ａ、２２８Ｂで記憶層２２４Ａ及び参照層２２４Ｂに関連付けることができる。
これにより、ＭＲＡＭセル２１０は、内蔵型排他的ＮＯＲ（ＸＮＯＲ）回路として動作することができ、この結果ＭＲＡＭセル２１０は、記憶データビットと入力されたデータビットとの間の一致を独自に決定できるようになるという利点が得られる。若干言い方を換えれば、ＭＲＡＭセル２１０は、いかなる追加のセル要素も必要とせずに単一のメモリセルにデータ記憶、データ入力、及びデータ検知の機能を組み込むという利点を提供する。ＭＲＡＭセル２１０はさらに、１つの選択トランジスタ及び１つの磁気トンネル接合（１Ｔ／１Ｊ）ＭＲＡＭセル、及び／又は２つの選択トランジスタ及び２つの磁気トンネル接合（２Ｔ／２Ｊ）ＭＲＡＭセルなどを介して、いかなる追加のセル要素も必要とせずに、及び固有の不揮発性及び高密度（又は小型の特質）と相俟ってデータ記憶、データ入力、及びデータ検知の機能を提供する。ＭＲＡＭセル２１０は、徹底的な拡張性の縮小化技術ノードを提供しながら、特に集積回路基板上に最低限のスペースしか必要としないことに関して、メモリシステム１００に組み込むのが容易でありかつコスト効率のよいものとなり得る。同様に、ＭＲＡＭセル２１０は、特に「動的モード」においてこれらの利点を低電力消費及び高速動作と組み合わせることができる。
図７Ａ〜図７Ｆは、熱アシスト型切り替え（ＴＡＳ）を含む代替の書込み動作中のＭＲＡＭセル２１０の動作を示す図である。ここでは、上述のように検知及びフィールド線２３０及び／又はフィールド線２４０などの１又はそれ以上の電流線を介してＭＲＡＭセル２１０に磁場を与える行為を、磁気トンネル接合２２０を介して電流を注入し、ＭＲＡＭセル２１０内に熱を誘起することと組み合わせることにより書込み動作が行われる。記憶層２２４Ａは、強磁性膜／反強磁性二重層として形成されることが好ましい。強磁性膜／反強磁性二重層を形成するための例示的な材料として、ＦｅＣｏ／ＰｔＭｎ及び／又はＦｅＣｏ／ＩｒＭｎを挙げることができる。これにより、ＭＲＡＭセル２１０は、高密度及び高拡張性を、容易化された読出し動作に組み合わせるという利点を提供することができる。
書込み動作より前のＭＲＡＭセル２１０の初期状態を図７Ａ〜図７Ｂに示す。入力データビットをＭＲＡＭセル２１０に書込むための単一の電流線として検知及びフィールド線２３０を示し、選択トランジスタ２５０を通過するソース−ドレイン経路を切断した選択トランジスタ２５０を停止した形で示す。初期状態では、図７Ａ〜図７ＢのＭＲＡＭセル２１０は、低（すなわち「０」の）論理状態の記憶データビットを有している。さらに、記憶データビットが低論理状態にあるため、記憶層２２４Ａの帯磁方向２２８Ａ及び参照層２２４Ｂの帯磁方向２２８を同じ方向を有する（すなわち「平行」である）形で示す。従って、図４Ｂを参照しながらさらに詳細に上述した態様で、磁気トンネル接合２２０のセル抵抗Ｒは低いセル抵抗値Ｒ１となる。
書込み動作が開始されると、図７Ｃ〜図７Ｄに示すように、選択トランジスタ２５０は、選択トランジスタ２５０を通過するソース−ドレイン経路を形成すべく作動し、検知線２３０を介してＭＲＡＭセル２１０へ電流パルス６１０が送信される。電流パルス６１０が書込み動作に関連付けられることにより、高（すなわち「１」の）論理状態の入力データビットがＭＲＡＭセル２１０に書き込まれるようになる。電流パルス６１０がＭＲＡＭセル２１０に到達し、選択トランジスタ２５０が作動しているので、この電流パルス６１０は、選択トランジスタ２５０のソース−ドレイン経路、並びに磁気トンネル接合２２０を通って進む。この結果、磁気トンネル接合２２０が加熱し始める。
磁気トンネル接合２２０が加熱するにつれて、フィールド線２１０を介して流れる電流パルス６１０は同様に磁場を誘起し、この磁場は、参照層２２４Ｂの磁化２２８に揃えられる。これにより、さらに詳細に上述した態様で、磁場の印加を通じて記憶層２２４Ａの帯磁方向２２８Ａを第１の安定方向から第２の安定方向へ切り替えることができる。フィールド線２１０から磁場を印加すると、図７Ｃ〜図７Ｄに示すように記憶層２２４Ａの帯磁方向２２８Ａが逆になり始め、参照層２２４Ｂの帯磁方向２２８Ｂと反対方向に（すなわち「逆行」するように）揃えられるようになる。
磁気トンネル接合２２０の温度が所定の温度しきい値（すなわち「ブロッキング温度」）に達すると、選択トランジスタ２５０が停止し、電流パルス６１０がこれ以上磁気トンネル接合２２０を通って進まないようにソース−ドレイン経路を切断する。この結果、磁気トンネル接合２２０が冷却し始める。磁気トンネル接合２２０が冷却し、磁気トンネル接合２２０の温度が所定の低い温度しきい値に冷却されるまで保持されるため、フィールド線２３０から発生する磁場は、記憶層２２４Ａに印加され続ける。これにより、記憶層２２４Ａの磁化２２８が、フィールド線２３０を通って進む電流パルス６１０によって生み出された磁場により誘起された新たな帯磁方向２２８Ａに「凍結」される。
書込み動作後のＭＲＡＭセル２１０の最終状態を図７Ｅ〜図７Ｆに示す。図７Ｅに示すように、高論理状態の入力データビットがＭＲＡＭセル２１０に書き込まれ、新たな記憶データビットとなっている。選択トランジスタ２５０は、ソース−ドレイン経路を切断した状態で停止したままであり、高論理状態の入力データビットがＭＲＡＭセル２１０に書き込まれている。若干言い方を換えれば、ＭＲＡＭセル２１０は、高論理状態の記憶データビットを有している。さらに、記憶層２２４Ａの新たな帯磁方向２２８Ａ及び参照層２２４Ｂの帯磁方向２２８Ｂを、反対方向に揃えられた形で（すなわち「逆行」する形で）示す。従って、磁気トンネル接合２２０のセル抵抗Ｒは、図４Ｂを参照しながらさらに詳細に上述した態様で、高いセル抵抗値Ｒ２になっている。熱アシスト型切り替え（ＴＡＳ）を含む書込み動作に関する追加の詳細を米国特許第６，９５０，３３５号に見出すことができ、該特許の開示内容はその全体が引用により本明細書に組み入れられる。
書込み動作中における熱アシスト型切り替えの使用は、ＭＲＡＭセル２１０のパフォーマンス全体、特に小型の形状サイズ及び／又は高密度における改善に役立つことができる。同様に、単一の電流線２３０、２４０を使用して入力データビットをＭＲＡＭセル２１０に書き込むとともにＭＲＡＭセル２１０の製造コストを削減することができる。また、ＭＲＡＭセル２１０の作製に使用する材料の種類及び形状を最適化して、参照層２２４Ｂを最小化することによりＭＲＡＭセル２１０の消費電力を削減することができる。
代替の手法では、（熱アシストの有無に関わらず）外部磁場によってではなくスピン偏極した電流（電流誘起磁気切替え〜ＣＩＭＳ）によってＭＲＡＭセル２１０に書き込みが行われる。Ｓｃｉｅｎｃｅ、第２８５巻、８６７ページ（１９９９年）及び米国特許第５，６９５，８６４号の文献における全金属小型（１００ｎｍ未満）構造において実験的に立証されるように、スピン偏極した電流は、偏極キャリアとシステムの磁気モーメントとの間の角回転モーメントの移動処理によって、磁化の歳差運動又は切り替え（反転）さえも誘起することができる。必要な電流がセルの面積に対応するので、このような構造は非常に拡張性がある。さらに、この構造は、潜在的に非常に高速であるとともに磁場を発生させるための金属配線を必要とせず、従ってセルサイズ及びドライバオーバヘッドの両方が減少する。
ＣＩＭＳ書込みを、米国特許第６，９５０，３３５号におけるＭＲＡＭメモリの一般的事例に記載されるようなＴＡＳと好適に組み合わされることができる。この場合、図７Ａ〜図７Ｆで説明したようにＭＲＡＭセル２１０に書き込みが行われるが、フィールド線２３０によって発生した磁場が存在しないという違いがある。その代わりに、加熱電流６００自体を使用して、これが磁気トンネル接合２１０を通って流れる一方で適当にスピン偏極することにより、記憶層２２４Ａの帯磁方向２２８Ａに切り替える。これは、米国特許第６，６０３，６７７号に記載されるように、接点２１０内に特定の層を追加することにより行われる。
データ層に書き込みを行うのにＴＡＳとＣＩＭＳとを組み合わせて使用することにより、特に小型の形状サイズにおいて書き込み電力の削減が可能となる。読出しに関しては、磁場駆動型ＣＡＭ構造の場合と変わらない。
図７Ａ〜図７Ｆの熱アシスト型切り替え（ＴＡＳ）を含む書込み動作を通じた態様を含む、図５Ａ〜図５Ｂ及び図６Ａ〜図６Ｂをそれぞれ参照しながらさらに詳細に上述した態様でＭＲＡＭセル２１０に入力データを書き込み、このＭＲＡＭセル２１０から記憶データを読み出すことができる。連想メモリ（ＣＡＭ）の動作に関しては、図８Ａに示すように、磁場を誘起するデータ入力線２３０を介して入力データビットを受信することができる。データ入力線２３０の誘起された磁場は、細長いＭＲＡＭセル２１０の長さに対して垂直な方向に発生する。従って、データ入力線２３０の誘起された磁場の磁極性に応じて、記憶層２２４Ａの磁化方向２２８Ａと同じ方向にある（すなわち「平行」である）、或いは反対方向にある（すなわち「逆行」する）磁化方向２２８Ｂで参照層２２４Ｂを配置することができる。
図８Ｂを参照すると、図８Ａの磁気トンネル接合２２０の例示的なトンネル磁気抵抗反応を示す特徴図を示しており、セル抵抗Ｒを、８Ａを参照しながら上述した態様で磁場強度Ｈの関数として表している。図８Ｂの特徴図によって示すように、ＭＲＡＭセル２１０のセル抵抗Ｒは、記憶層２２４Ａの帯磁方向２２８Ａと参照層２２４Ｂの磁化方向２２８Ｂとがほぼ同じ方向を有する（すなわち「平行」である）場合、第１のセル抵抗値Ｒ１を有する。同様に、ＭＲＡＭセル２１０のセル抵抗Ｒは、記憶層２２４Ａの帯磁方向２２８Ａと参照層２２４Ｂの磁化方向２２８Ｂとが反対の方向を有する（すなわち「逆行」する）場合、第１のセル抵抗値Ｒ１よりも大きい第２のセル抵抗値Ｒ２を有することができる。さらに、ＭＲＡＭセル２１０は、第１及び第２のセル抵抗値Ｒ１、Ｒ２の中間に位置するセル抵抗値Ｒを、参照層２２４Ｂの磁化方向２２８Ｂの、記憶層２２４Ａの帯磁方向２２８Ａに対する平行方向と逆行方向との間の遷移として想定することができる。図８Ａに示すように、例えば、ＭＲＡＭセル２１０のセル抵抗値Ｒは、磁化方向２２８Ａ、２２８Ｂがより平行になると減少し、磁化方向２２８Ａ、２２８Ｂがより逆行すると増加することができる。
データ入力線２３０を流れる入力データビット電流によって誘起された磁場を介して参照層２２４Ｂの磁化方向２２８Ｂを動かす（すなわち変動させる）ことにより、入力データビットを、ＭＲＡＭセル２１０内に記憶された記憶データビットと比較できるという利点が得られる。これにより、参照層２２４Ｂの磁化方向２２８Ｂを切り替えずに入力データビットと記憶データビットとを比較することができる。この結果、検知層２２４Ｂの磁化方向２２８Ｂを切り替える必要なくＭＲＡＭセル２００を動的モードで動作させて、読出し動作を行うことができる。磁化方向２２８Ａ、２２８Ｂが垂直に配向されることにより、減少した消費電力と相俟った高速読出し動作をＭＲＡＭセル２１０がサポートすることができるという利点が得られる。この結果、ＭＲＡＭセル２１０の設計及び製造管理を単純化することができる。さらに、データ入力線２３０が提供する誘起された磁場が、参照層２２４Ｂの磁化方向２２８Ｂを完全に切り替えるのではなく変動させるため、ＭＲＡＭセル２１０が読出し動作中に消費する電力量を減少させるとともにＭＲＡＭセル２１０の動作速度を上昇させることができる。
図８Ａ〜図８Ｂを参照しながらＭＲＡＭセル２１０の代替の実施形態を示し、これについて説明する。図８Ａに示すように、ＭＲＡＭセル２１０は、図３及び図４Ａ〜図４Ｂを参照しながらさらに詳細に上述した態様で実現される磁気トンネル接合２２０を含む。記憶層２２４Ａ及び参照層２２４Ｂなどの一対の磁気ＭＹＪ層２２４の間に配置された、絶縁層２２６Ａなどの少なくとも１つの非磁気ＭＴＪ層２２６を含む形で磁気トンネル接合２２０を示す。ここで、記憶層２２４Ａは、参照層２２４Ｂの磁化方向２２８Ｂに対して直角に配向された磁化方向２２８Ａを備えた磁化２２８を有する。換言すれば、記憶層２２４Ａの磁化方向２２８Ａと参照層２２４Ｂの磁化方向２２８Ｂは垂直方向に偏極する。これにより、ＭＲＡＭセル２１０は、参照層２２４Ｂの磁化方向２２８Ｂを切り替える必要なく動的モードで動作して読出し動作を行うことができる。磁化方向２２８Ａ、２２８Ｂが垂直に配向されることにより、減少した消費電力と相俟った高速読出し動作をＭＲＡＭセル２１０がサポートすることができるという利点が得られる。
任意の従来の態様で、図８ＡのＭＲＡＭセル２１０を実現することができる。例えば、ＭＲＡＭセル２１０を細長い磁気セルとして実現することができ、また、上部にＭＲＡＭセル２１０を形成したチップ（又はウエハー）（図示せず）を、ＭＲＡＭセル２１０の短い方向に沿って配向された磁場内で冷却することもできる。これにより、記憶層２２４Ａに、加熱処理中にチップ（又はウエハー）に印加された磁場方向に凍結した磁化方向２２８Ａを有する磁化２２８を与えることができる。加熱処理中、参照層２２４Ｂを低エネルギ状態に置くように、参照層２２４Ｂの磁化方向２２８Ｂを細長いＭＲＡＭセル２１０の長さに沿って配向することができる。
図９Ａは、ＭＲＡＭセル２１０の別の代替の実施形態を示す図であり、ＭＲＡＭセル２１０を、気自己参照型ツインＭＲＡＭセルを備えた形で示している。ＭＲＡＭセル２１０は、各々が図３、図４Ａ〜図４Ｂ及び図８Ａ〜図８Ｂを参照しながらさらに詳細に上述した態様で提供される２つの磁気トンネル接合２２０Ａ、２２０Ｂを含む。個々の磁気トンネル接合２２０Ａ、２２０Ｂは、記憶層２２４Ａ及び参照層２２４Ｂなどの一対の磁気ＭＴＪ層２２４の間に配置された、絶縁層２２６Ａなどの少なくとも１つの非磁気ＭＴＪ層２２６を有する。図９Ａに示すように、第１の磁気トンネル接合２２０Ａの記憶層２２４Ａと、第２の磁気トンネル接合２２０Ｂの記憶層２２４Ａとを、書込み線２７０などの第１の共通電流線を介して結合することができるのに対し、データ入力２６０などの第２の共通電流線は、磁気トンネル接合２２０Ａ、２２０Ｂの参照層２２４Ｂを結合させることができる。同様に、個々の磁気トンネル接合２２０Ａ、２２０Ｂの参照層２２４Ｂを、図示のような、及び時として２つの選択トランジスタ及び２つの磁気トンネル接合（２Ｔ／２Ｊ）構成と呼ばれるようなそれぞれの選択トランジスタ２５０に結合することができる。
データ入力線２６０をＵ字型形状にすることにより、磁気トンネル接合２２０Ａ、２２０Ｂが書き込み時に直列接続された状態の図９ＡのＭＲＡＭセル２１０を示す。書込み動作中、選択した極性を有する磁場を発生させるようにされたデータ入力線２６０を介して、ＭＲＡＭセル２１０に入力データビットを提供することができる。ＭＲＡＭセル２１０が、データ入力線２６０を介して入力データビットを受信することにより、磁気トンネル接合２２０Ａ、２２０Ｂの各々に入力データビットを書き込むことができるようになる。図９Ｂ及び図９Ｃに示すように、データ入力線２６０のＵ字型形状により、第１の磁気トンネル接合２２０Ａの参照層２２４Ｂは、第２の磁気トンネル接合２２０Ｂの参照層２２４Ｂの磁化方向２２８Ｂとは反対の磁化方向２２８Ｂを有することができるようになる。換言すれば、データ入力線２６０を流れる電流により、磁気トンネル接合２２０Ａ、２２０Ｂの参照層２２４Ｂが反対の磁化方向２２８Ｂを有するようにされる。
従って、ＭＲＡＭセル２１０は、高（すなわち「１」の）論理状態又は低（すなわち「０」の）論理状態などの所定の論理状態の入力データビットを受信し、この入力データビットを所定の論理状態の記憶データビットｂとして第１の磁気トンネル接合２２０Ａに書き込む。磁気トンネル接合２２０Ａ、２２０Ｂの参照層２２４Ｂは反対向きの磁化方向２２８Ａを有しているため、ＭＲＡＭセル２１０は、入力データビットを、第１の磁気トンネル接合２２０Ａの記憶データビットｂの補数である記憶データビット／ｂとして第２の磁気トンネル接合２２０Ｂに書き込む。若干言い方を換えれば、第１の磁気トンネル接合２２０Ａの記憶データビットｂ及び第２の磁気トンネル接合２２０Ｂの記憶データビット／ｂは、逆の論理状態の相補データビットとなる。従って、ＭＲＡＭセル２１０は、その後の読出し動作中に逆の論理状態の相補形データビットｂ、／ｂを提供するため、ＭＲＡＭセル２１０の磁気トンネル接合２２０Ａ、２２０Ｂは、読出し動作のために異なって結合されることになる。
必要に応じて、ＭＲＡＭセル２１０には、図９Ａに示すように２又はそれ以上の磁気トンネル接合２２０Ａ、２２０Ｂを設けることができる。図９Ａの磁気トンネル接合２２０Ａ、２２０Ｂは直列配列で配置された形で示している。直列配列の磁気トンネル接合２２０Ａ、２２０Ｂの場合、ＭＲＡＭセル２１０は、読出し動作中、磁気トンネル接合２２０Ａ、２２０Ｂの各々から記憶データビットｂに所定の論理状態を与えることができる。
メモリシステム１００は、ＭＲＡＭセル２１０の検知速度を上げるための照合作業を行うために、差動センスアンプ及び／又は多段階差動センスアンプなどの（図２に示す）センスアンプ５００を含むことができる。さらに、センスアンプ５００の厳選した実施形態に関する詳細については図１０Ａ〜図１０Ｃを参照しながらさらに詳述する。同様に、ＭＲＡＭセル２１０を、抵抗が動的変動する集積アンプなどの集積アンプとして動作するように構成された従来のスタティックランダムアクセスメモリ（ＳＲＡＭ）セルと結合することができる。この集積アンプを、「動的」モードで動作する単一のＭＲＡＭセル２１０、及び／又は差動モードで動作する一対のＭＲＡＭセル２１０に適用できるという利点がある。
各々がＭＲＡＭベースの連想メモリ（ＣＡＭ）セル２８０を備えた複数のメモリセル２００を有するメモリアレイ２９０を備えたメモリシステム１００を図１０Ａ〜図１０Ｃに示す。例えば図１０を参照すると、従来の［Ｎ＋１］×［Ｍ＋１］行列のＭＲＡＭベースのＣＡＭセル２８０として実現されたメモリアレイ２９０を示している。従って、［Ｎ＋１］という数は、ワード選択線４０００〜４００Ｎの数を表し、これはメモリアレイ２９０内のＭＲＡＭベースのＣＡＭセル２８０の行の数と一致するのに対して、入力データ線３０００〜３００Ｍの数は［Ｍ＋１］という数によって表され、これはメモリアレイ２９０内のＭＲＡＭベースのＣＡＭセル２８０の列の数と一致する。必要に応じて、メモリシステム１００のメモリ容量及びメモリ構成に応じて、［Ｎ＋１］及び［Ｍ＋１］の数は任意の適当な数であってもよい。
（図３に示した）ＭＲＡＭセル２１０を参照しながらさらに詳細に上述した態様で、単一セルの手法を通じてＭＲＡＭベースのＣＡＭセル２８０を実現することができる。図１０Ａに示すように、この単一セルの手法では、個々のＭＲＡＭベースのＣＡＭセル２８０に磁気トンネル接合２２０及び選択トランジスタ２５０を設けることができる。磁気トンネル接合２２０は、図３を参照しながらさらに詳細に上述した態様で多層構造の形で実現されるとともに、（図３に示す）１又はそれ以上の磁気ＭＴＪ層２２４及び／又は（図３に示す）非磁気ＭＴＪ層２２６を含むことが好ましい。従って、ＭＲＡＭベースのＣＡＭセル２８０は、１つの選択トランジスタ２５０及び１つの磁気トンネル接合２２０（１Ｔ／１Ｊ）ＭＲＡＭセルであると説明することができる。
図１０Ａに示すように、メモリアレイ２９０の選択された列内の個々のＭＲＡＭベースのＣＡＭセル２８０は共通入力データ線３００Ｉを共有する。若干言い方を換えれば、選択された入力データ線３００Ｉは、メモリアレイ２９０の関連する列内の個々のＭＲＡＭベースのＣＡＭセル２８０に結合される。例えば、入力データ線３０００を、ＭＲＡＭベースのＣＡＭセル２８０００、・・・、２８０Ｎ０と結合した形で示しているのに対して、入力データ線３００１は、ＭＲＡＭベースのＣＡＭセル２８００１、・・・、２８０Ｎ１と結合される。同様に、メモリアレイ２９０の選択された行内の個々のＭＲＡＭベースのＣＡＭセル２８０は、共通ワード選択線４００Ｊを共有する。従って、共通ワード選択線４００Ｊをメモリアレイ２９０の関連する行内の個々のＭＲＡＭベースのＣＡＭセル２８０と結合することができる。ワード選択線４０００を、ＭＲＡＭベースのＣＡＭセル２８０００、２８００１、・・・、２８００Ｍと結合した形で示しており、ワード選択線４００Ｎは、ＭＲＡＭベースのＣＡＭセル２８０Ｎ０、２８０Ｎ１、・・・、２８０ＮＭと結合される。
同様に、メモリアレイ２９０の選択された行内の個々のＭＲＡＭベースのＣＡＭセル２８０を、共通一致線５１０Ｋを共有する形で示す。これにより、共通一致線５１０Ｋをメモリアレイ２９０の関連する行内の個々のＭＲＡＭベースのＣＡＭセル２８０と結合することができる。図１０Ａに示すように、一致線５１００をＭＲＡＭベースのＣＡＭセル２８０００、２８００１、・・・、２８００Ｍと結合することができ、一致線５１０ＮをＭＲＡＭベースのＣＡＭセル２８０Ｎ０、２８０Ｎ０、・・・、２８０ＮＭと結合することができる。一致線５１００、・・・、５１０Ｎは、複数の最終センスアンプ５００にさらに結合されるとともに、これに入力信号（図示せず）を提供するように構成された形で示している。最終センスアンプ５００は、入力信号を最大論理レベルまで増幅するとともに出力一致線５１００、・・・、５２０Ｎを介して従来の方法で出力信号（図示せず）を供給することができる。
例示的な書込み動作の開始時に、入力データワード（図示せず）がメモリアレイ２９０の適当な行の上へロードされる。入力データワードは、各々が、高（すなわち「１」の）論理状態又は低（すなわち「０」の）論理状態などの複数の所定の論理状態を有する複数の入力データビットを含む。個々の関連する一致線５１０に関連付けられた最終センスアンプ５００を作動不能にすることができ、関連するワード選択線４００に電圧（又は電流）を印加することにより、メモリアレイ２９０の適当な行が選択される。次に、入力データワードの個々の入力データビットが、入力データ線３００に印加された電流パルスを介して適当なＭＲＡＭベースのＣＡＭセル２８０内に書き込まれる。図５Ａ〜図５Ｂを参照しながらさらに詳細に上述した態様で、電流パルスが入力データ線３００内に磁場を誘起し、この結果必要に応じて、（図５Ａに示す）それぞれの磁気トンネル接合２２０の記憶層２２４Ａを切り替えてデータワードを書き込む。これにより、入力データワードがメモリアレイ２９０によって記憶データワードとして記憶される。
個々のＭＲＡＭベースのＣＡＭセル２８０に書き込まれた入力データビットの論理状態は、関連する電流パルスが、関連する入力データ線３００を通って流れる方向によって決まる。さらに、関連する電流パルスの方向は、関連する入力データ線３００において誘起された磁場の方向に影響を及ぼす。同様に、誘起された磁場の方向は、（図５Ｂに示す）ＭＲＡＭベースのＣＡＭセル２８０の関連する記憶層２２４Ａの帯磁方向２２８Ａに影響し、この帯磁方向２２８Ａが、記憶データワードの個々の記憶データビットの論理状態を決定する。この書込み動作は当業で周知であり、フィールド誘起磁気切替え（ＦＩＭＳ）と呼ばれることがある。
必要に応じて、メモリシステム１００は、熱アシスト型切り替え（ＴＡＳ）を含む例示的な書込み動作を、７Ａ〜図７Ｆを参照しながらさらに詳細に上述した態様で適用することにより、メモリアレイ２９０に入力データワードを書き込むことができる。熱アシスト型切り替えを含む書込み動作を適用してメモリアレイ２９０に入力データワードを書き込む場合、個々の関連する一致線５１０に関連付けられた最終センスアンプ５００は作動不能となり、関連するワード選択線４００に電圧（又は電流）を印加することにより、メモリアレイ２９０の適当な行が選択される。次に、個々の一致線５１０が加熱システム５３０を介して加熱される。加熱システム５３０は、任意の従来のタイプの加熱システムとして実現することができる。例えば、個々の一致線５１０を加熱するための包括的加熱システム、及び／又は図１０Ａに示すような、関連する一致線５１０を加熱するための複数の局所加熱システムとして加熱システム５３０を実現することができる。若干言い方を換えれば、加熱システム５３０は複数の局所加熱システムを備えることができ、この場合、メモリアレイ２９０内のＣＡＭセル２８０の個々の行（又は列）が局所加熱システムに関連付けられる。
例示のみを目的として、熱アシスト型切り替えという観点から説明及び図示を行ったが、メモリアレイ２９０に入力データワードを書き込むのに電圧及び／又は電流の印加を介する方法を含む任意の従来の方法で書込み動作を容易にすることができる。例えば、メモリシステム１００は、個々の一致線５１０に電圧（又は電流）を印加するための包括的な電圧（又は電流）源システム（図示せず）、及び／又は関連する一致線５１０に電圧（又は電流）を印加するための複数の局所的な電圧（又は電流）源システム（図示せず）を含むことができる。同様に、メモリシステム１００は複数の局所的な電圧（又は電流）源システムを含むことができ、この場合、メモリアレイ２９０内のＣＡＭセル２８０の個々の行（又は列）は、局所的な電圧（又は電流）源システムに関連付けられる。必要に応じて、メモリシステム１００は、加熱システム５３０に加えて、及び／又はこれの代替として電圧（又は電流）源システムを含むことができる。
電流パルスは上述の態様で入力データ線３００に印加される。電流パルスは、入力データ線３００内に磁場を誘起することにより、必要に応じてそれぞれの磁気トンネル接合２２０の記憶層（又はバイアス交換層）２２４Ａを切り替えて、適当なＭＲＡＭベースのＣＡＭセル２８０内にデータワードを書き込む。上述のように、個々のＭＲＡＭベースのＣＡＭセル２８０に書き込まれた入力データビットの論理状態は、関連する電流パルスが、関連する入力データ線３００を通って流れる方向、従って入力データ線３００内に誘起される磁場の方向によって決まる。この結果、入力データワードがメモリアレイ２９０によって記憶データワードとして記憶される。
入力データワードがメモリアレイ２９０に書き込まれ、及びこれによって記憶データワードとして記憶されると、例示的な読出し動作中、メモリシステムは、図６Ａ〜図６Ｂを参照しながらさらに詳細に上述した態様で記憶データワードを提供することができる。入力データワードのように、記憶データワードは、各々が高（すなわち「１」の）論理状態又は低（すなわち「０」の）論理状態などの複数の所定の論理状態を有する複数の記憶データビットを含む。読出し動作が開始すると、個々の関連する一致線５１０に関連付けられた最終センスアンプ５００が作動可能になる。この後、個々の入力データ線３００に静電流を印加することができる。静電流の極性は、所望の記憶データワードの画像ベクトルを含むことが好ましい。読出し動作中、加熱システム５３０を作動不能にすることができ、或いは、必要に応じて、加熱システム５３０を電圧検知手法のための電流偏光器として動作可能にすることもできる。
メモリアレイ２９０内の個々の記憶データワードは、ワード選択線４００を介して包括的に選択される。静電流が、（図６Ｂに示す）メモリアレイ２９０内のそれぞれの磁気トンネル接合２２０の参照層２２４Ｂを、好ましくは対応する記憶層２２４Ａに支障をきたすことなく偏極させることができるように、静電流には適当な電流量が供給される。記憶データワードを包括的に選択することにより、記憶データワードを並行して検知できるようになるという利点が得られる。例えば、最終センスアンプ５００が電流センスアンプを備える場合、選択された最終センスアンプ５００に一致線５１０を介して供給される誘起電流は、対応する記憶データワードにおける個々の記憶データビットの電流の和に依存することができるのに対して、入力データ線３００を流れる電流は、（図６Ｂに示す）記憶層２２４Ａの帯磁方向２２８Ａと（図６Ｂに示す）参照層２２４Ｂの帯磁方向２２８Ｂとの間の相対的帯磁方向に依存することができる。
一致するビットは、記憶層２２４Ａの帯磁方向２２８Ａと参照層２２４Ｂの帯磁方向２２８Ｂとの間の差に等しい帯磁方向を有すると定義することができる。一致するビットは平行状態に相当することができ、従って、低いセル抵抗値Ｒ１及び高い電流値ＩＨに関連付けられる。これに対して、一致しないビットは、帯磁方向２２８Ａと帯磁方向２２８Ｂとの間の差とは反対の帯磁方向を有すると定義することができる。同様に、一致しないビットは逆行状態に相当するため、これを高いセル抵抗値Ｒ２及び低い電流値ＩＬに関連付けることができる。
従って、入力データワードと記憶データワードとが一致する結果、［Ｍ＋１］×ＩＨの積に等しい総電流量と同等の入力電流が最終センスアンプ５００に供給されるという結果を得ることができる。同様に、入力データワードと記憶データワードとが一致しない結果、（Ｍ×ＩＨ）＋ＩＬ以下の総電流量と同等の入力電流を得ることができる。個々の最終センスアンプ５００は、（ＩＨ−ＩＬ）の差未満の精度で電流を検知するのに適したものであることが好ましい。従って、電流から電圧への変換後、最終センスアンプ５００は、関連する出力一致線５１０を介して適当な出力信号を供給することができる。入力データワードと記憶データワードとが一致する場合、最終センスアンプ５００は、高論理レベルなどの第１の所定の論理レベルの出力信号を供給し、そうでない場合、出力信号には低論理レベルなどの第２の所定の論理レベルが与えられる。照合中に、システムが加熱することなく、関連する入力データ線３００に入力フィールド電流が印加され、関連するセンスアンプ５００が起動する。
図１０を参照すると、メモリシステム１００には、複数のＭＲＡＭベースのＣＡＭセル２８０を備えたメモリアレイ２９０が設けられており、メモリアレイ２９０には差動ＭＲＡＭ−ＣＡＭメモリ構造が設けられる。この差動ＭＲＡＭ−ＣＡＭメモリ構造では、ＭＲＡＭベースのＣＡＭセル２８０が、磁気自己参照型ツインＭＲＡＭセルとして、図９Ａ〜図９Ｃを参照しながらさらに詳細に上述した態様で設けられる。従って、ＭＲＡＭベースのＣＡＭセル２８０の各々に、第１及び第２の磁気トンネル接合２２０Ａ、２２０Ｂなどの一対の磁気トンネル接合２２０と、図１０Ｂに示すような２つの選択トランジスタ２５０とを設けることができる。磁気トンネル接合２２０は、図３を参照しながらさらに詳細に上述した態様で多層構造の形で実現されるとともに、（図３に示す）１又はそれ以上の磁気ＭＴＪ層２２４及び／又は（図３に示す）非磁気ＭＴＪ層２２６を含むことが好ましい。従って、ＭＲＡＭベースのＣＡＭセル２８０は、２つの選択トランジスタ２５０及び２つの磁気トンネル接合２２０（２Ｔ／２Ｊ）ＭＲＡＭセルであると説明することができる。
個々のＭＲＡＭベースのＣＡＭセル２８０はデータ入力線３００に結合され、第１及び第２の磁気トンネル接合２２０Ａ、２２０Ｂと連通する。同様に、第１及び第２の磁気トンネル接合２２０Ａ、２２０Ｂは、一対の一致線５１０に結合される。第１の磁気トンネル接合２２０Ａを第１の一致線５１２と結合した形で示しているのに対して、第２の磁気トンネル接合２２０Ｂは第２の一致線５１４に結合することができる。図１０Ｂに示すように、一致線５１２、５１４は、磁気トンネル接合２２０Ａ、２２０Ｂを差動センスアンプ５００と結合させることができる。差動センスアンプ５００は、多段階差動センスアンプを備えることが好ましく、照合作業中の動作速度の増加に適用されることが望ましい。
メモリアレイ２９０の例示的な行を、Ｍ個のＭＲＡＭベースのＣＡＭセル２８０００、・・・、２８００Ｍの行を参照しながら図１０Ｂに示す。ＭＲＡＭベースのＣＡＭセル２８０００、・・・、２８００Ｍを、入力データ線３０００〜３００Ｍにそれぞれ結合され、ワード選択線４０００Ａ、４０００Ｂを介して選択された形で示す。必要に応じて、メモリシステム１００は、個々の一致線５１２、５１４を、さらに詳細に上述した態様で加熱するための少なくとも１つの加熱システム５３０を含むことができる。例示を目的として、ＭＲＡＭベースのＣＡＭセル２８０の１つの行を参照しながら、メモリシステム１００の構造及び動作を示し、これらについて説明するが、メモリシステム１００は、ＭＲＡＭベースのＣＡＭセル２８０の（図１０Ａに示す）任意の適当な数Ｎ個の行を含むことができる。
書込み動作は、１又はそれ以上のサイクルの負荷動作を含むことができる。例えば、データ入力線２６０に直線形状が与えられた場合、書込み動作は２つのサイクルの負荷動作を含むことができる。負荷動作の第１のサイクル中には、入力データが、関連するＭＲＡＭベースのＣＡＭセル２８０の第１の磁気トンネル接合２２０Ａに書き込まれるのに対して、第２のサイクル中には、入力データが、関連するＭＲＡＭベースのＣＡＭセル２８０の第２の磁気トンネル接合２２０Ｂに書き込まれる。これにより、（図９Ｂ〜図９Ｃに示す）個々のＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂの記憶層２２４Ａが、（図９Ｂ〜図９Ｃに示す）同じ帯磁方向２２８Ａを有することができるという利点が得られる。データ入力線２６０に（図９Ａに示す）Ｕ字型形状が与えられる場合、１つのサイクルの負荷動作で書込み動作を行うことができ、この場合、ＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂは、反対の磁気方向２２８Ａを有する。個々のＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂは、ＭＲＡＭベースのＣＡＭセル２８０の検知速度に悪影響を与えることなく同じデータ入力線３００を共有することができるという利点が得られる。
上記の例に戻ると、データ入力線２６０には直線形状が与えられ、２サイクルの負荷動作の第１のサイクル中に入力データ線３０００〜３００Ｍに電流パルスが印加されて、入力データ線３０００〜３００Ｍ内に磁場を誘起し、第１のワード選択線４０００Ａが起動し、各々は上述の態様で行われる。第１のワード選択線４０００Ａの起動により、入力データ線３０００〜３００Ｍ上の電流パルスに関連する入力データを、関連するＭＲＡＭベースのＣＡＭセル２８０の第１の磁気トンネル接合２２０Ａに書き込むことができるようになる。必要に応じて、同様に、加熱システム５３０を起動して第１の一致線５１２を加熱することができ、これが作動可能な第１の磁気トンネル接合２２０Ａに関連付けられる。これにより、負荷動作の第１のサイクル中に、ＭＲＡＭベースのＣＡＭセル２８０の第１の磁気トンネル接合２２０Ａにデータを書き込むことができる。
同様に、２サイクルの負荷動作の第２のサイクル中に、入力データ線３０００〜３００Ｍに電流パルスが印加される。これにより、上述のように、入力データ線３０００〜３００Ｍ内に磁場が誘起される。ここで、第２のワード選択線４０００Ｂが起動し、入力データ線３０００〜３００Ｍ上の電流パルスに関連する入力データを、関連するＭＲＡＭベースのＣＡＭセル２８０の第２の磁気トンネル接合２２０Ｂに書き込むことができるようになる。必要に応じて、加熱システム５３０起動させることができる。これにより、作動可能な第２の磁気トンネル接合２２０Ａに関連付けられた第２の一致線５１２を上述の態様で加熱することができる。この結果、負荷動作の第２のサイクル中に、ＭＲＡＭベースのＣＡＭセル２８０の第２の磁気トンネル接合２２０Ｂにデータを書き込むことができるようになる。
２サイクルの負荷動作の後に照合動作を行うことができる。照合動作中、第１及び第２のワード選択線４０００Ａ、４０００Ｂが起動する。これにより、（図９Ｂ〜図９Ｃ示す）個々のＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂの参照層２２４Ｂは、（図９Ｂ〜図９Ｃに示す）同じ磁化方向２２８Ｂを有することができる。選択された磁気トンネル接合２２０Ａ、２２０Ｂの記憶層２２４Ａ及び参照層２２４Ｂがそれぞれの磁気方向２２８Ａ、２２８Ｂを反対方向に有する（すなわち「逆行」する）場合、この選択された磁気トンネル接合２２０Ａ、２２０Ｂは、（図４Ｂに示す）高いセル抵抗値Ｒ２を有することができ、関連する一致線５１２、５１４は、さらに詳細に上述した態様で低い線電流を有することができる。同様に、選択された磁気トンネル接合２２０Ａ、２２０Ｂの記憶層２２４Ａ及び参照層２２４Ｂが、それぞれの磁気方向２２８Ａ、２２８Ｂを同じ方向に有する（すなわち「平行」である）場合、関連する一致線５１２、５１４が高い線電流を有するように、選択された磁気トンネル接合２２０Ａ、２２０Ｂは（図４Ｂに示す）低いセル抵抗値Ｒ１を有することができる。差動センスアンプ５００は、それぞれの一致線５１２、５１４により供給された線電流を受け取るとともに、線電流の比較結果を、力一致線５１０を介して提供することができる。
同様に、図１０Ｃに示すように、プリアンプ手法においてメモリシステム１００を提供することができる。プリアンプ手法では、個々のＭＲＡＭベースのＣＡＭセル２８０が、図９Ａ〜図９Ｃを参照しながらさらに詳細に上述した態様で、磁気自己参照型ツインＭＲＡＭセルとして実現される。従って、図１０Ｂに示すように、ＭＲＡＭベースのＣＡＭセル２８０に、第１及び第２の磁気トンネル接合２２０Ａ、２２０Ｂなどの一対の磁気トンネル接合２２０を設けることができる。磁気トンネル接合２２０は、図３を参照しながらさらに詳細に上述した態様で多層構造の形で実現されるとともに、（図３に示す）１又はそれ以上の磁気ＭＴＪ層２２４及び／又は（図３に示す）非磁気ＭＴＪ層２２６を含むことが好ましい。上述のように、ＭＲＡＭベースのＣＡＭセル２８０は、（図１０Ｂに示す）２つの選択トランジスタ２５０及び２つの磁気トンネル接合２２０（２Ｔ／２Ｊ）ＭＲＡＭセルとして実現されることが好ましい。
図１０Ｃに示すように、例示的なＭＲＡＭベースのＣＡＭセル２８０は、ローカルプリアンプシステム２８２をさらに含む。このローカルプリアンプシステム２８２は、任意の従来の態様で実現することができ、ローカルセンスアンプシステムとして実現されることが好ましい。例えば、図１０Ｃのローカルプリアンプシステム２８２は、ラッチベースのローカルプリアンプシステム２８２を備えた形で示すものである。ＭＲＡＭベースのＣＡＭセル２８０は、データ入力線３００に結合され、第１及び第２の磁気トンネル接合２２０Ａ、２２０Ｂと連通することができるとともに、ワード選択線４０００Ａ、４０００Ｂを介して選択することができる。磁気トンネル接合２２０Ａ、２２０Ｂは、ローカルプリアンプシステム２８２を介して少なくとも１つの一致線５１０と連通することができる。必要に応じて、メモリシステム１００は、（図１０Ｂに示す）個々の一致線５１０を加熱するための少なくとも１つの加熱システム５３０を、さらに詳細に上述した態様で含むことができる。例示を目的として、１つのＭＲＡＭベースのＣＡＭセル２８０を参照しながら、メモリシステム１００の構造及び動作を示し、これらについて説明するが、メモリシステム１００は、任意の適当な数及び／又は構成のＭＲＡＭベースのＣＡＭセル２８０を含むことができる。
（図１０Ｂに示す）差動ＭＲＡＭ−ＣＡＭのメモリ構造を参照しながら上述した態様では、プリアンプ手法におけるＭＲＡＭベースのＣＡＭセル２８０への書込み動作は、１又はそれ以上のサイクル負荷動作を含むことができる。例えば、データ入力線２６０に（図９Ａに示す）Ｕ字型形状が与えられる場合、１つのサイクルの負荷動作で書込み動作を行うことができ、この場合、ＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂは反対の磁気方向２２８Ａを有する。これとは別に、或いはこれに加えて、例えば、データ入力線２６０に直線形状が与えられる場合、書込み動作は２つのサイクル負荷動作を含むことができ、（図９Ｂ〜図９Ｃに示す）個々のＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂの記憶層２２４Ａが（図９Ｂ〜図９Ｃに示す）同じ帯磁方向２２８Ａを有することができるという利点が得られる。
２サイクルの負荷動作では、負荷動作の第１のサイクル中には、入力データが、ＭＲＡＭベースのＣＡＭセル２８０の第１の磁気トンネル接合２２０Ａに書き込まれるのに対して、第２のサイクル中には、入力データが、関連するＭＲＡＭベースのＣＡＭセル２８０の第２の磁気トンネル接合２２０Ｂに書き込まれる。図１０Ｃに示すように、第１のワード選択線４０００Ａを、Ｎチャネルの金属酸化物半導体電界効果トランジスタ（すなわちＮチャネルＭＯＳＦＥＴ）Ｎ０などの第１のスイッチングトランジスタを介して第１の磁気トンネル接合２２０Ａに結合することができる。同様に、第２のワード選択線４０００Ｂと第２の磁気トンネル接合２２０Ｂとを、ＮチャネルＭＯＳＦＥＴＮ１などの第２のスイッチングトランジスタを介して結合することができる。
２サイクルの負荷動作の第１のサイクル中、入力データ線３００に電流パルスが印加されて、入力データ線３００内に磁場を誘起し、第１のワード選択線４０００Ａが上述の態様で起動する。第１のワード選択線４０００Ａの起動により、入力データ線３００上の電流パルスに関連する入力データビットを、ＭＲＡＭベースのＣＡＭセル２８０の第１の磁気トンネル接合２２０Ａに書き込むことができるようになる。これにより、負荷動作の第１のサイクル中に、第１の磁気トンネル接合２２０Ａに入力データビットを書き込むことができるようになる。同様に、負荷動作の第２のサイクル中に、入力データ線３００に電流パルスが印加される。この結果、上述のように、入力データ線３００内に磁場が誘起される。ここで、第２のワード選択線４０００Ｂが起動し、入力データ線３００上の電流パルスに関連する入力データビットを、ＭＲＡＭベースのＣＡＭセル２８０の第２の磁気トンネル接合２２０Ｂに書き込むことができるようになる。これにより、負荷動作の第２のサイクル中に、第２の磁気トンネル接合２２０Ｂに入力データビットを書き込むことができるようになる。
従来のプッシュプル構成で実現した形で示すように、ローカルプリアンプシステム２８２は、第１のペアのクロスカップリングしたＰチャネルの金属酸化物半導体電界効果トランジスタ（すなわちＰチャネルＭＯＳＦＥＴ）Ｐ０、Ｐ１及び第２のペアのクロスカップリングしたＮチャネルのＭＯＳＦＥＴＮ２、Ｎ３を含むことができる。第１のペアのクロスカップリングしたＰチャネルのＭＯＳＦＥＴＰ０、Ｐ１と、第２のペアのクロスカップリングしたＮチャネルのＭＯＳＦＥＴＮ２、Ｎ３との構成により、従来のラッチシステム２８４が形成される。ＰチャネルのＭＯＳＦＥＴＰ０、Ｐ１の各々の、ソース電極及び／又はドレイン電極などの導電電極の一方が、電源（図示せず）に結合されることにより、高（すなわち「１」の）論理状態に関連付けられた電位ＶＤＤが導電電極に印加されるようになる。ＭＯＳＦＥＴＰ０、Ｐ１、Ｎ２、Ｎ３のベース電極を、イネーブル信号ＥＮに結合されたベース電極を有するＰチャネルのＭＯＳＦＥＴＰ２を介して結合された形でさらに示す。同様に、イネーブル信号ＥＮを、ＮチャネルのＭＯＳＦＥＴＮ５のベース電極に結合することができる。ＮチャネルのＭＯＳＦＥＴＮ５は、一致線５１０と別のＮチャネルのＭＯＳＦＥＴＮ４との間に配置され、アースへのソース−ドレイン経路を提供する。
負荷サイクル中、ＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂは、一致線５１０から分離されることが好ましい。必要に応じて、ＭＲＡＭベースのＣＡＭセル２８０が待機モードにある場合、及び／又はワード選択線４０００Ａ、４０００Ｂ各々が低（すなわち「０」の）論理状態を有する場合、同様に、磁気トンネル接合２２０Ａ、２２０Ｂを一致線５１０から分離することができる。磁気トンネル接合２２０Ａ、２２０Ｂと一致線５１０とは、任意の従来の態様で分離することができる。例えば、図１０Ｃに示すように、磁気トンネル接合２２０Ａ、２２０Ｂは、ＮチャネルのＭＯＳＦＥＴＮ５を介して一致線５１０から分離される。イネーブル信号ＥＮにおいて高論理状態を実現及び／又は保持することにより、磁気トンネル接合２２０Ａ、２２０Ｂを一致線５１０から分離するようにＮチャネルのＭＯＳＦＥＴＮ５を構成することができる。
２サイクルの負荷動作の後に検知動作を行うことができる。検知動作が開始されると、一致線５１０が高論理状態にプリチャージされ、イネーブル信号ＥＮが高論理状態になる。各々上述したように、第１及び第２のワード選択線４０００Ａ、４０００Ｂが起動し、入力データビットが静電流のパルスとしてデータ入力線３００に印加され、データ入力線３００内に磁場を誘起する。この結果、ＰチャネルのＭＯＳＦＥＴＰ０、Ｐ１及びＮチャネルのＭＯＳＦＥＴＮ２、Ｎ３により形成されたラッチシステム２８４が不安定になることにより、ローカルプリアンプシステム２８２が、磁気トンネル接合２２０Ａ、２２０Ｂの差動磁気状態を検知できるようになる。これにより、磁気トンネル接合２２０Ｂが低い論理状態のデータビットＢを記憶する場合、一致線５１０はプリチャージした論理状態にとどまるのに対して、記憶データビットＢが高論理状態を有する場合、一致線５１０上の電位が低い論理状態へ降下する。
選択された磁気トンネル接合２２０Ａ、２２０Ｂの（図９Ｂ〜図９Ｃに示す）記憶層２２４Ａと（図９Ｂ〜図９Ｃに示す）参照層２２４Ｂとが、（図９Ｂ〜図９Ｃに示す）それぞれの磁気方向２２８Ａ、２２８Ｂを反対方向に有する（すなわち「逆行」する）場合、磁気トンネル接合２２０Ａ、２２０Ｂは、さらに詳細に上述した態様で（図４Ｂに示す）高いセル抵抗値Ｒ２を有することができる。同様に、磁気トンネル接合２２０Ａ、２２０Ｂの記憶層２２４Ａと参照層２２４Ｂが、それぞれの磁気方向２２８Ａ、２２８Ｂを同じ方向に有する（すなわち「平行」である）場合、磁気トンネル接合２２０Ａ、２２０Ｂは（図４Ｂに示す）低いセル抵抗値Ｒ１を有することができる。この結果、ＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂ間の不一致が、ラッチシステム２８４のラッチ出力ノード２８６を高論理状態へ追いやることになる。
従って、ＭＲＡＭベースのＣＡＭセル２８０の第１の磁気トンネル接合２２０Ａと第２の磁気トンネル接合２２０Ｂとが一致しない場合、ラッチシステム２８４のラッチ出力ノード２８６が高論理状態になり、ＮチャネルのＭＯＳＦＥＴＮ４を作動可能にする。さらに、ＮチャネルのＭＯＳＦＥＴＮ４が、一致線５１０を低（すなわち「０」の）論理状態へ追いやる。同様に、ＭＲＡＭベースのＣＡＭセル２８０の磁気トンネル接合２２０Ａ、２２０Ｂ間に一致が生じた場合、ラッチシステム２８４のラッチ出力ノード２８６は低論理状態になる。ラッチシステム２８４のラッチ出力ノード２８６は低論理状態を示し、ＮチャネルのＭＯＳＦＥＴＮ４作動不能にする。これにより、一致線５１０は低論理状態へ追いやられず、以前の論理状態を維持できるようになる。一致線５１０の論理状態がセンスアンプ５００に与えられ、関連する出力一致線５１０を介して適当な出力信号を供給することができる。
本開示には様々な修正及び代替形態が可能であり、本開示の具体例を図面において例示として示し、本明細書において詳細に説明した。しかしながら、開示した特定の形態又は方法に本開示を限定すべきではなく、これとは逆に、本開示はすべての修正、同等物、及び代替例を対象範囲とするものであることを理解されたい。

Claims (19)

  1. 第１の線と連通するとともに所定の磁化方向の磁化を有する第１の磁気層と、第２の線と連通するとともに前記第１の磁気層の前記一定の磁化方向に対して調整可能な磁化方向の磁化を有する第２の磁気層との間に配置された絶縁層から形成された多層磁気トンネル接合に結合されたスイッチングトランジスタを含む連想メモリ（ＣＡＭ）のメモリセルに記憶されたデータを検知する方法において、
    書込み動作中、
    前記第１の線を介して前記第１の磁気層に書込みデータを提供するステップと、
    前記第１の線内の少なくとも一部の電流を、前記スイッチングトランジスタを介して前記磁気トンネル接合に印加することにより、前記磁気トンネル接合を加熱するステップと、
    前記書込みデータに基づいて前記第１の磁気層の前記所定の磁化方向を確立するステップと、
    検知動作中、
    前記第２の線を介して前記第２の磁気層に入力データを提供するステップと、
    前記入力データに基づいて前記第２の磁気層の前記磁化方向を確立するステップと、
    前記磁気トンネル接合の抵抗値を測定することにより、前記入力データを前記書込みデータと比較するステップとを含むことを特徴とする方法。
  2. 前記書込み動作中に前記第１の磁気層に前記書込みデータを提供する前記ステップは、前記書込みデータを電流パルスに含めるステップを含むことを特徴とする請求項１に記載の方法。
  3. 前記磁気トンネル接合を加熱する前記ステップは、前記スイッチングトランジスタを起動させるとともに前記電流パルスの少なくとも一部を、前記スイッチングトランジスタを介して前記磁気トンネル接合に印加するステップを含むことを特徴とする請求項２に記載の方法。
  4. 前記磁気トンネル接合を加熱する前記ステップは、前記磁気トンネル接合の温度が所定の高い温度しきい値に達するまで前記磁気トンネル接合を加熱するステップを含むことを特徴とする請求項３に記載の方法。
  5. 前記磁気トンネル接合の前記温度が前記所定の高い温度しきい値に達した後、前記スイッチングトランジスタを選択解除して前記電流パルスの一部が前記磁気トンネル接合に印加されるのを防ぐステップをさらに含むことを特徴とする請求項４に記載の方法。
  6. 前記磁気トンネル接合の温度が所定の低い温度しきい値に冷却されるまで前記電流パルスを保持するステップをさらに含むことを特徴とする請求項４に記載の方法。
  7. 前記第１の磁気層の前記所定の磁化方向を確立する前記ステップは、前記電流パルスにより前記第１の線内に誘起された磁場を前記第１の磁気層に印加するとともに、前記書込みデータが前記メモリセルに書き込まれるように、前記誘起された磁場に基づいて前記第１の磁気層の前記所定の磁化方向を揃えるステップを含むことを特徴とする請求項２に記載の方法。
  8. 前記入力データを前記書込みデータと比較する前記ステップは、前記第２の磁気層の前記磁化方向を前記第１の磁気層の前記所定の磁化方向と比較するステップを含むことを特徴とする請求項１に記載の方法。
  9. 第１の線と連通するとともに所定の磁化方向の磁化を有する第１の磁気層と、第２の線と連通するとともに前記第１の磁気層の前記一定の磁化方向に対して調整可能な磁化方向の磁化を有する第２の磁気層との間に配置された絶縁層から形成された多層磁気トンネル接合に結合されたスイッチングトランジスタを含む連想メモリ（ＣＡＭ）のメモリセルにデータを書き込む方法において、
    前記第１の線を介して前記第１の磁気層に前記第１の線内に磁場を誘起する電流パルスの形で書込みデータを提供するステップと、
    前記スイッチングトランジスタを起動させるとともに該スイッチングトランジスタを介して前記磁気トンネル接合に前記電流パルスの少なくとも一部を印加するステップと、
    前記スイッチングトランジスタを介して前記磁気トンネル接合に前記電流パルスの少なくとも一部を印加することにより、前記磁気トンネル接合を所定の高い温度しきい値まで加熱するステップと、
    前記磁気トンネル接合が前記所定の高い温度しきい値に達した場合、前記スイッチングトランジスタを選択解除するステップと、
    前記磁気トンネル接合が所定の低い温度しきい値に達するまで前記誘起された磁場を保持するステップと、
    前記書込みデータが前記メモリセルに書き込まれるように、前記誘起された磁場に基づいて前記第１の磁気層の前記所定の磁化方向を揃えるステップとを含むことを特徴とする方法。
  10. 前記第２の線を介して前記第２の磁気層に前記第２の線内に磁場を誘起する第２の電流パルスの形で入力データを提供するステップと、
    前記第２の線内に誘起された前記磁場に基づいて前記第２の磁気層の前記磁化方向を揃えるステップと、
    前記磁気トンネル接合の抵抗値を測定することにより前記入力データを前記書込みデータと比較するステップと、
    によって、前記メモリセルに書き込まれた前記データを検知するステップをさらに含むことを特徴とする請求項９に記載の方法。
  11. 前記入力データを前記書込みデータと比較する前記ステップは、前記第２の磁気層の前記磁化方向を前記第１の磁気層の前記所定の磁化方向と比較するステップを含むことを特徴とする請求項１０に記載の方法。
  12. 第１の線と連通するとともに所定の磁化方向の磁化を有する第１の磁気層と、第２の線と連通するとともに前記第１の磁気層の前記一定の磁化方向に対して調整可能な磁化方向の磁化を有する第２の磁気層との間に配置された絶縁層から形成された多層磁気トンネル接合に結合されたスイッチングトランジスタを含む連想メモリ（ＣＡＭ）のメモリセルにデータを書き込む方法において、
    前記第１の線を介して前記第１の磁気層に所定の振幅を有するとともにスピン偏極した電流パルスの形で書込みデータを提供するステップと、
    前記スイッチングトランジスタを起動させるとともに該スイッチングトランジスタを介して前記磁気トンネル接合に前記電流パルスの少なくとも一部を印加するステップと、
    前記スイッチングトランジスタを介して前記磁気トンネル接合に前記電流パルスの少なくとも一部を印加することにより、前記磁気トンネル接合を所定の高い温度しきい値まで加熱するステップと、
    前記スピン偏極した電流パルスを前記第１の磁気層に印加して前記第１の磁気層上に局所的スピントルクを誘起するステップと、
    前記磁気トンネル接合が前記所定の高い温度しきい値に達した場合、前記スイッチングトランジスタを選択解除するステップと、
    前記磁気トンネル接合が所定の低い温度しきい値に冷却するにつれて前記電流パルスの振幅を徐々に低減させるステップと、
    を含み、
    書込みデータが前記メモリセルに書き込まれるように、前記誘起された局所的スピントルクに基づいて前記第１の磁気層の前記所定の磁化方向が揃えられることを特徴とする方法。
  13. 前記第２の線を介して前記第２の磁気層にスピン偏極した第２の電流パルスとして入力データを提供するステップと、
    前記第２のスピン偏極した電流パルスを前記第２の磁気層に印加して前記第２の磁気層上に局所的スピントルクを誘起するステップと、
    前記第２の電流パルスにより誘起された局所的スピントルクに基づいて前記第２の磁気層の前記磁化方向を揃えるステップと、
    前記磁気トンネル接合の抵抗値を測定することにより前記入力データを前記書込みデータと比較するステップと、
    によって、前記メモリセルに書き込まれた前記データを検知するステップをさらに含むことを特徴とする請求項１２に記載の方法。
  14. 前記入力データを前記書込みデータと比較する前記ステップは、前記第２の磁気層の前記磁化方向を前記第１の磁気層の前記所定の磁化方向と比較するステップを含むことを特徴とする請求項１３に記載の方法。
  15. 第１の線と連通するとともに所定の磁化方向の磁化を有する第１との磁気層と、第２の線と連通するとともに前記第１の磁気層の前記一定の磁化方向に対して調整可能な磁化方向の磁化を有する第２の磁気層との間に配置された絶縁層から形成される多層磁気トンネル接合と、
    前記多層磁気トンネル接合に結合されるとともに、書込み動作中に前記第１の線内の電流の少なくとも一部を前記磁気トンネル接合に印加することにより前記磁気トンネル接合を加熱するように選択可能なスイッチングトランジスタと、
    を備え、
    前記書込み動作中、前記第１の線を介して前記第１の磁気層に書込みデータが書き込まれて前記第１の磁気層の前記所定の磁化方向が確立され、
    検知動作中、前記第２の線を介して前記第２の磁気層に入力データが書き込まれて前記第２の磁気層の前記磁化方向が調整され、前記磁気トンネル接合の抵抗値を測定することにより前記入力データが前記書込みデータと比較されることを特徴とする連想メモリ（ＣＡＭ）のメモリセル。
  16. 書込み動作中、前記スイッチングトランジスタは、前記磁気トンネル接合の温度が所定の高い温度しきい値に達するまで前記磁気トンネル接合を加熱することを特徴とする請求項１５に記載のメモリセル。
  17. 前記スイッチングトランジスタは、前記磁気トンネル接合の前記温度が前記所定の高い温度しきい値に達した後に選択解除されて、前記電流の一部が前記磁気トンネル接合を通って流れるのを防ぐことを特徴とする請求項１６に記載のメモリセル。
  18. 前記磁気トンネル接合の前記温度は、所定の低い温度しきい値まで冷却されることを特徴とする請求項１６に記載のメモリセル。
  19. 前記磁気トンネル接合の前記温度が前記所定の低い温度しきい値に冷却されるまで前記書込みデータが前記第１の磁気層に提供されることを特徴とする請求項１８に記載のメモリセル。
JP2009530815A 2006-10-06 2007-10-08 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法 Expired - Fee Related JP5604107B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US82843806P 2006-10-06 2006-10-06
US60/828,438 2006-10-06
PCT/EP2007/008702 WO2008040561A2 (en) 2006-10-06 2007-10-08 System and method for providing content-addressable magnetoresistive random access memory cells

Publications (3)

Publication Number Publication Date
JP2010506341A true JP2010506341A (ja) 2010-02-25
JP2010506341A5 JP2010506341A5 (ja) 2010-08-12
JP5604107B2 JP5604107B2 (ja) 2014-10-08

Family

ID=39205251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530815A Expired - Fee Related JP5604107B2 (ja) 2006-10-06 2007-10-08 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法

Country Status (5)

Country Link
US (3) US7518897B2 (ja)
EP (1) EP2070089B1 (ja)
JP (1) JP5604107B2 (ja)
TW (1) TWI449040B (ja)
WO (1) WO2008040561A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263220A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ
JP2010263221A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ
JP2011014228A (ja) * 2009-07-02 2011-01-20 Crocus Technology Sa 究極の磁気ランダムアクセスメモリベース３値ｃａｍ
JP2012185878A (ja) * 2011-03-04 2012-09-27 Fujitsu Semiconductor Ltd 半導体記憶装置
JP2013164893A (ja) * 2012-02-13 2013-08-22 Crocus Technology Sa 高速磁気ランダムアクセスメモリベース三値連想メモリ
JP2013200920A (ja) * 2012-03-26 2013-10-03 Tohoku Univ 不揮発機能メモリ装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949110B1 (ko) * 2005-12-09 2010-03-22 후지쯔 가부시끼가이샤 자기 메모리 장치 및 그 기입 방법
WO2007069322A1 (ja) 2005-12-15 2007-06-21 Spansion Llc 半導体装置およびその制御方法
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US7911830B2 (en) * 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US7791941B2 (en) * 2007-10-26 2010-09-07 Micron Technology, Inc. Non-volatile SRAM cell
ATE538474T1 (de) 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP5062597B2 (ja) * 2008-08-29 2012-10-31 独立行政法人産業技術総合研究所 トンネル磁気抵抗素子
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8228703B2 (en) * 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
JP5432762B2 (ja) * 2009-02-19 2014-03-05 クロッカス・テクノロジー・ソシエテ・アノニム アクティブストラップ式磁気ランダムアクセスメモリの記憶素子
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
US20100302838A1 (en) * 2009-05-26 2010-12-02 Magic Technologies, Inc. Read disturb-free SMT reference cell scheme
US8218349B2 (en) * 2009-05-26 2012-07-10 Crocus Technology Sa Non-volatile logic devices using magnetic tunnel junctions
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
US8102703B2 (en) * 2009-07-14 2012-01-24 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure
US20130054886A1 (en) * 2010-01-25 2013-02-28 Idatamap Pty. Ltd. Content addressable memory (cam)
JP2011243716A (ja) * 2010-05-18 2011-12-01 Toshiba Corp スピントランジスタ及び集積回路
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
JP2012089205A (ja) * 2010-10-20 2012-05-10 Renesas Electronics Corp 連想記憶装置
WO2012075330A2 (en) 2010-12-01 2012-06-07 Crocus Technology, Inc. Apparatus, system, and method for matching patterns with an ultra fast check engine
US8908407B1 (en) * 2011-07-30 2014-12-09 Rambus Inc. Content addressable memory (“CAM”)
US8638582B1 (en) 2011-08-23 2014-01-28 Netlogic Microsystems, Inc. Content addressable memory with base-three numeral system
US8902643B2 (en) 2011-10-10 2014-12-02 Crocus Technology Inc. Apparatus, system, and method for writing multiple magnetic random access memory cells with a single field line
US9183910B2 (en) 2012-05-31 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor memory devices for alternately selecting bit lines
US9047950B2 (en) * 2012-09-11 2015-06-02 The Regents Of The University Of California Read-disturbance-free nonvolatile content addressable memory (CAM)
EP2712078B1 (en) * 2012-09-25 2015-06-03 Crocus Technology S.A. Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
US8913422B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US9313131B2 (en) * 2013-09-06 2016-04-12 Stmicroelectronics, Inc. Hardware implemented ethernet multiple tuple filter system and method
EP2851903B1 (en) * 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
US9331123B2 (en) 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
US9330748B2 (en) 2014-05-09 2016-05-03 Tower Semiconductor Ltd. High-speed compare operation using magnetic tunnel junction elements including two different anti-ferromagnetic layers
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9548095B2 (en) * 2014-08-20 2017-01-17 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory
CN104332175B (zh) * 2014-10-10 2017-02-01 北京航空航天大学 一种字块划分的低功耗磁存储器缓存架构设计方法
USRE48570E1 (en) 2014-10-17 2021-05-25 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
US9672935B2 (en) 2014-10-17 2017-06-06 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US9543014B2 (en) 2015-04-14 2017-01-10 Bertrand F. Cambou Memory circuits using a blocking state
US9804974B2 (en) 2015-05-11 2017-10-31 Bertrand F. Cambou Memory circuit using dynamic random access memory arrays
US9588908B2 (en) 2015-06-02 2017-03-07 Bertrand F. Cambou Memory circuit using resistive random access memory arrays in a secure element
EP3115994B1 (en) 2015-07-07 2022-06-08 Crocus Technology S.A. Magnetic memory device that is protected against reading using an external magnetic field and method for operating such magnetic memory device
JP2017033616A (ja) * 2015-07-31 2017-02-09 株式会社東芝 集積回路
US9813049B2 (en) 2015-08-12 2017-11-07 Qualcomm Incorporated Comparator including a magnetic tunnel junction (MTJ) device and a transistor
US9728259B1 (en) * 2016-03-15 2017-08-08 Qualcomm Technologies, Inc. Non-volatile (NV)-content addressable memory (CAM) (NV-CAM) cells employing differential magnetic tunnel junction (MTJ) sensing for increased sense margin
CN106328184B (zh) * 2016-08-17 2019-01-29 国网技术学院 Mlc stt-mram数据写入方法及装置、数据读取方法及装置
US10706923B2 (en) * 2017-09-08 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Resistive random-access memory for exclusive NOR (XNOR) neural networks
US10559357B1 (en) * 2018-08-06 2020-02-11 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
US10483457B1 (en) * 2018-08-14 2019-11-19 Qualcomm Incorporated Differential spin orbit torque magnetic random access memory (SOT-MRAM) cell structure and array
US11551750B2 (en) * 2020-12-11 2023-01-10 International Business Machines Corporation Enhanced state dual memory cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191973B1 (en) * 1999-09-27 2001-02-20 Motorola Inc. Mram cam
US20050002228A1 (en) * 2001-11-16 2005-01-06 Bernard Dieny Magnetic device with magnetic tunnel junction, memory array and read/write methods using same
JP2005259206A (ja) * 2004-03-09 2005-09-22 Japan Science & Technology Agency 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078696B2 (ja) 1997-11-28 2008-04-23 松下電器産業株式会社 記録許可判定装置及び情報記録装置
US6317349B1 (en) * 1999-04-16 2001-11-13 Sandisk Corporation Non-volatile content addressable memory
US6535416B1 (en) 1999-06-18 2003-03-18 Nve Corporation Magnetic memory coincident thermal pulse data storage
DE19946490A1 (de) * 1999-09-28 2001-04-19 Infineon Technologies Ag Magnetoresistiver Schreib/Lese-Speicher sowie Verfahren zum Beschreiben und Auslesen eines solchen Speichers
US6312349B1 (en) * 1999-10-29 2001-11-06 T. Sanford Roberts Sports training device
CN1241909C (zh) * 2000-03-16 2006-02-15 弗·哈夫曼-拉罗切有限公司 用作ip拮抗剂的羧酸衍生物
US6269016B1 (en) 2000-06-19 2001-07-31 Motorola Inc. MRAM cam
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
US6724674B2 (en) 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
JP4726292B2 (ja) 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
JP3920564B2 (ja) 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6304477B1 (en) * 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6760249B2 (en) 2001-06-21 2004-07-06 Pien Chien Content addressable memory device capable of comparing data bit with storage data bit
FR2829867B1 (fr) 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
JP4182728B2 (ja) 2002-11-15 2008-11-19 ソニー株式会社 磁気記憶素子の記録方法、磁気記憶装置
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US7173846B2 (en) 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
JP3906212B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
WO2005001490A2 (en) 2003-06-23 2005-01-06 Nve Corporation Thermally operated switch control memory cell
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
FR2860910B1 (fr) 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
WO2005036558A1 (en) 2003-10-14 2005-04-21 Agency For Science, Technology And Research Magnetic memory device
US7012832B1 (en) * 2003-10-31 2006-03-14 Western Digital (Fremont), Inc. Magnetic memory cell with plural read transistors
US7068531B2 (en) * 2004-01-10 2006-06-27 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
FR2866750B1 (fr) 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
FR2867300B1 (fr) 2004-03-05 2006-04-28 Commissariat Energie Atomique Memoire vive magnetoresistive a haute densite de courant
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
US7130206B2 (en) * 2004-09-30 2006-10-31 Infineon Technologies Ag Content addressable memory cell including resistive memory elements
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
ATE538474T1 (de) 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191973B1 (en) * 1999-09-27 2001-02-20 Motorola Inc. Mram cam
US20050002228A1 (en) * 2001-11-16 2005-01-06 Bernard Dieny Magnetic device with magnetic tunnel junction, memory array and read/write methods using same
US6950335B2 (en) * 2001-11-16 2005-09-27 Commissariat A L'energie Atomique Magnetic tunnel junction magnetic device, memory and writing and reading methods using said device
JP2005259206A (ja) * 2004-03-09 2005-09-22 Japan Science & Technology Agency 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263220A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ
JP2010263221A (ja) * 2009-05-08 2010-11-18 Crocus Technology Sa 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ
JP2011014228A (ja) * 2009-07-02 2011-01-20 Crocus Technology Sa 究極の磁気ランダムアクセスメモリベース３値ｃａｍ
JP2012185878A (ja) * 2011-03-04 2012-09-27 Fujitsu Semiconductor Ltd 半導体記憶装置
JP2013164893A (ja) * 2012-02-13 2013-08-22 Crocus Technology Sa 高速磁気ランダムアクセスメモリベース三値連想メモリ
JP2013200920A (ja) * 2012-03-26 2013-10-03 Tohoku Univ 不揮発機能メモリ装置

Also Published As

Publication number Publication date
JP5604107B2 (ja) 2014-10-08
US20090213632A1 (en) 2009-08-27
TW200844997A (en) 2008-11-16
EP2070089B1 (en) 2012-09-12
US20080084724A1 (en) 2008-04-10
WO2008040561A3 (en) 2008-05-22
US7518897B2 (en) 2009-04-14
US20090109719A1 (en) 2009-04-30
WO2008040561A2 (en) 2008-04-10
US7791917B2 (en) 2010-09-07
US7894228B2 (en) 2011-02-22
EP2070089A2 (en) 2009-06-17
TWI449040B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
JP5604107B2 (ja) 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法
JP5674302B2 (ja) 三値連想磁気抵抗ランダムアクセスメモリセル
Wang et al. High-density NAND-like spin transfer torque memory with spin orbit torque erase operation
Sakimura et al. MRAM cell technology for over 500-MHz SoC
US7742329B2 (en) Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
JP5543287B2 (ja) 究極の磁気ランダムアクセスメモリベース３値ｃａｍ
US7233537B2 (en) Thin film magnetic memory device provided with a dummy cell for data read reference
US8023299B1 (en) Content addressable memory device having spin torque transfer memory cells
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
US7170776B2 (en) Non-volatile memory device conducting comparison operation
JP2003151260A (ja) 薄膜磁性体記憶装置
JP2004103104A (ja) 薄膜磁性体記憶装置
US20130268795A1 (en) Cache system and information-processing device
JP4553620B2 (ja) 薄膜磁性体記憶装置
JP4262969B2 (ja) 薄膜磁性体記憶装置
Xu et al. Spin-transfer torque magnetoresistive content addressable memory (CAM) cell structure design with enhanced search noise margin
JP2004103202A (ja) 薄膜磁性体記憶装置
JP3854818B2 (ja) 磁気メモリ装置、磁気メモリ装置の製造方法、および情報機器
Kang et al. Embedded STT-MRAM: Device and design
JPWO2007049353A1 (ja) 磁気メモリ装置及びその書き込み方法
Wang et al. Spin-orbitronics memory device with matching and self-reference functionality
JP2002319661A (ja) 磁気メモリ装置及びその駆動方法
Jang et al. A sensing circuit for MRAM based on 2MTJ–2T structure

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees