JP2013200920A - 不揮発機能メモリ装置 - Google Patents

不揮発機能メモリ装置 Download PDF

Info

Publication number
JP2013200920A
JP2013200920A JP2012068832A JP2012068832A JP2013200920A JP 2013200920 A JP2013200920 A JP 2013200920A JP 2012068832 A JP2012068832 A JP 2012068832A JP 2012068832 A JP2012068832 A JP 2012068832A JP 2013200920 A JP2013200920 A JP 2013200920A
Authority
JP
Japan
Prior art keywords
mos transistor
mtj element
tcam
connection point
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012068832A
Other languages
English (en)
Other versions
JP6004465B2 (ja
Inventor
Takahiro Haniyu
貴弘 羽生
Shoun Matsunaga
翔雲 松永
Masanori Natsui
雅典 夏井
Tetsuo Endo
哲郎 遠藤
Hideo Ono
英男 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2012068832A priority Critical patent/JP6004465B2/ja
Publication of JP2013200920A publication Critical patent/JP2013200920A/ja
Application granted granted Critical
Publication of JP6004465B2 publication Critical patent/JP6004465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】遅延時間を短縮した不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路を提供する。
【解決手段】第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１及び第２ＭＯＳトランジスタと、該第１及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１及び第２のＭＴＪ素子と、該第１及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路。
【選択図】図１

Description

本発明は、不揮発機能メモリ装置、特にＭＴＪ素子を用いた完全並列形の不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路に関する。
現代のネットワーク社会を支える重要な技術の１つであるパターンマッチング技術を実現する専用ハードウェアエンジンとして、機能メモリ装置を活用する方法が知られている。この機能メモリ装置の代表例として、Ｔｅｒｎａｒｙ Ｃｏｎｔｅｎｔ−Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ （ＴＣＡＭ：三値連想メモリ）が注目されている。
ＴＣＡＭは、記憶されているデータと入力されたデータを並列に検索できるため、非常に高速な検索が可能である。また、通常の“０”、“１”に加え、“Ｄｏｎ’ｔ−ｃａｒｅ（Ｘ）”の３つの記憶状態を定義することにより、マスク検索機能を実現している。このように検索の高速性・柔軟性を兼ね備えたＴＣＡＭは、ネットワークルータ、ウイルス検索、画像・音声認識など様々な分野への応用が可能である。
ＴＣＡＭは、優れた特長を持つ一方で、面積及びエネルギー消費の点で問題がある。従来のＣＭＯＳ構成によるＴＣＡＭセルは、２つのＳＲＡＭセル回路と比較回路から構成されており、１セル当たり少なくとも１２トランジスタが必要となるため、ＴＣＡＭの高密度化が困難である。さらに、近年の半導体プロセスの微細化に伴い、リーク電流による静的なエネルギー消費の増大がＴＣＡＭにおいても問題となっており、ＴＣＡＭの高密度化と静的消費エネルギー削減を達成しうる回路技術の確立が重要である。
本発明者らは、図４に示すような、不揮発記憶素子の１つであるＭａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ（ＭＴＪ）素子の特性を活用した２Ｔ−２ＭＴＪ形不揮発ＴＣＡＭセルに基づくビットシリアル形ＴＣＡＭを提案している（非特許文献１参照）。
このＴＣＡＭは、トランジスタとＭＴＪ素子を組み合わせた構成であるため、原理的に最少の２トランジスタで構成でき、コンパクト化が可能である。また、不揮発記憶機能により静的電力をほぼゼロにできることから、待機時の消費エネルギーもほぼゼロにすることが可能である。
しかしながら、このＴＣＡＭでは通常のＴＣＡＭで行われている多ビット並列検索動作が困難であった。これは、ＭＴＪ素子の抵抗変化率がトランジスタの抵抗変化率より小さいために、セル回路を並列接続した際にワード回路の並列抵抗が小さくなることに起因する。このため、図４に示す不揮発ＴＣＡＭセルは、１ビットずつ逐次的に検索を行うビットシリアル形ＴＣＡＭへの応用に限定されることを余儀なくされていた。
次に、図４に示す不揮発ＴＣＡＭセルを改善した本発明者らの提案に係る不揮発ＴＣＡＭセルを図５、図６に示す。（特許文献１、非特許文献２、３参照）
図５は、多ビット並列検索動作を可能にした不揮発ＴＣＡＭセルの構成を示す。このセルは、図４に示すセルにＰＭＯＳ電流源負荷トランジスタ、ダイオード接続トランジスタ、及び書込みトランジスタを追加することによって、多ビット並列検索動作を可能にしている。
また、図６に示す不揮発ＴＣＡＭセルは、図５のセルにおける書込みトランジスタを排除し、一致検出回路部とＰＭＯＳ電流源負荷トランジスタで兼用することで、同等の機能を保持しながらトランジスタ数を削減したものである。これらの図５及び図６のセルは、図４のセル回路と比較してトランジスタ数が増えているが、通常のＣＭＯＳ構成のセルと比較して少ない素子数で実現できている。
図５及び図６に示すセルは、ＣＭＯＳ構成のＴＣＡＭセルと同等の検索速度を有しているが、検索期間中はセル毎に定常的な電流を流す必要があるため、動的電力が高くなってしまう問題点がある。このため、動作時のエネルギー消費（動的電力×遅延時間）が大きくなってしまう。
特願２０１２−７３７５号
S. Matsunaga、 K. Hiyama、 A. Matsumoto、 S. Ikeda、 H. Hasegawa、 K. Miura、 J. Hayakawa、 T. Endoh、 H. Ohno、 and T. Hanyu、 "Standby-Power-Free Compact Ternary Content-Addressable Memory Cell Chip Using Magnetic Tunnel Junction Devices、" Applied Physics Express、 vol. 2、 no. 2、 pp. 023004-1〜023004-3、 Feb. 2009. 勝俣ら, 電気関係学会東北支部連合大会, 1I09, p.285，Aug. 2010. 多値論理とその応用研究会技術研究報告 多値技報 Vol.MVL-11,No.1第5〜10頁 研究会座長 羽生貴弘（国立大学法人東北大学）平成23年1月8日発行
ＴＣＡＭにおいて解決すべき課題は、コンパクト化、低静的電力化、低動的電力化、高速化である。電力と遅延時間の積はエネルギーであるため、解決すべき課題はコンパクト化と低エネルギー化であると言い換えることができる。
ＴＣＡＭの課題をすべて満たすためには、コンパクト性と不揮発性に加え、動作時のエネルギー消費を最小限に抑えることが重要となる。動作時の動的電力のオーバヘッドは現状のＭＴＪ素子の特性上必然的に起こるものだと考えると、遅延時間を短縮することがエネルギー消費低減に必須な課題となる。
したがって、本発明は、遅延時間を短縮した不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路を提供することを課題とする。
課題を解決するための手段は、次のとおりである。
（１）直列接続されたスピン注入型のＭＴＪ素子と選択用のＭＯＳトランジスタとが並列に接続されている不揮発性記憶部と検索用演算部とが一体化した比較演算回路部と、該比較演算回路部における各ＭＴＪ素子への書き込みを行うトランジスタと、マッチラインとＧＮＤとの間に配置されたパストランジスタと、該比較演算回路部の出力と該パストランジスタとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル。
（２）各上記選択用のＭＯＳトランジスタは、各上記ＭＴＪ素子への書き込みを行うトランジスタをそれぞれ兼用していることを特徴とする（１）に記載の不揮発ＴＣＡＭセル。
（３）第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル。
（４）第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセルであって、
各選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタは、各ＭＴＪ素子への書き込みを行うトランジスタをそれぞれ兼用していることを特徴とする不揮発ＴＣＡＭセル。
（５）マッチラインに並列接続した複数個の（１）ないし（４）のいずれかに記載の不揮発ＴＣＡＭセルと、マッチラインの充電・放電を制御するＰｒｅｃｈａｒｇｅ／Ｅｖａｌｕａｔｅコントローラと、書込みコントローラとを備えた不揮発ＴＣＡＭワード回路。
本発明によれば、遅延時間を短縮し、エネルギー消費低減させた不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路を得ることができる。
本発明に係るＭＴＪ形不揮発ＴＣＡＭセル 本発明に係るＭＴＪ形不揮発ＴＣＡＭワード回路 本発明に係る他のＭＴＪ形不揮発ＴＣＡＭセル 従来のＭＴＪ形不揮発ＴＣＡＭセルの原理図 従来の６Ｔ−２ＭＴＪ形不揮発ＴＣＡＭセル 従来の４Ｔ−２ＭＴＪ形不揮発ＴＣＡＭセル
（本発明に係る不揮発ＴＣＡＭセル）
図１は、本発明の不揮発ＴＣＡＭセルの構成を示す。セル内にセンスアンプを組み込むことで、一致検出回路部の微小信号差をフル振幅の電圧信号として出力する。この出力電圧信号はマッチラインとＧＮＤ間のパストランジスタのゲート端子に接続されている。
各々のセル内に組み込まれたセンスアンプは、一致検出回路部の微小信号差を正常に判定できなければならない。本発明に係る不揮発ＴＣＡＭセルでは、各々のセル毎にセンスアンプが組み込まれており、１ビットセルの信号差（抵抗差）のみを検出できればよいので、センスアンプでの検出マージンの確保は比較的容易である。
さらに、一致検出回路部におけるＭＴＪ素子は選択用トランジスタのソース端子に接続された構成になっているため、ＭＴＪ素子の抵抗変化は小さくても、選択用トランジスタとＭＴＪ素子を組み合わせた一致検出回路部全体の抵抗変化は大幅に向上されている。
したがって、差動形センスアンプのような大きな面積を必要とするセンスアンプを用いることなく、コンパクトなシングルエンド形センスアンプで十分に演算結果を検出することができる。
図２のように、不揮発ＴＣＡＭセルを並列接続したワード回路の動作速度はマッチラインに予めプリチャージされた電荷を放電する速度で決定される。すなわち、動作遅延を決定するマッチラインとＧＮＤ間の経路（クリティカルパス）における抵抗と容量を最小にすることが必要不可欠である。
図１に示す本発明の不揮発ＴＣＡＭセルは、クリティカルパス上のパストランジスタ数が最少の１個で構成されており、マッチラインとＧＮＤ間の抵抗とマッチライン負荷容量が最小になっている。このことにより、マッチライン電荷の高速な放電が可能となり、ワード回路の高速化が可能となる。さらに、通常のＣＭＯＳ構成のＴＣＡＭセルよりも少ないトランジスタ数で不揮発性も同時に実現している。
（本発明に係る他の不揮発ＴＣＡＭセル）
図３に、図１の不揮発ＴＣＡＭセルと同等機能を保持しながら、トランジスタ数を削減した不揮発ＴＣＡＭセルの構成を示す。
図１の不揮発ＴＣＡＭセルにおける書込みトランジスタを排除し、一致検出回路部とセンスアンプ部のトランジスタで書込みトランジスタの機能を兼用することで、トランジスタ数を削減している。

Claims (5)

  1. 直列接続されたスピン注入型のＭＴＪ素子と選択用のＭＯＳトランジスタとが並列に接続されている不揮発性記憶部と検索用演算部とが一体化した比較演算回路部と、該比較演算回路部における各ＭＴＪ素子への書き込みを行うトランジスタと、マッチラインとＧＮＤとの間に配置されたパストランジスタと、該比較演算回路部の出力と該パストランジスタとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル。
  2. 各上記選択用のＭＯＳトランジスタは、各上記ＭＴＪ素子への書き込みを行うトランジスタをそれぞれ兼用していることを特徴とする請求項１に記載の不揮発ＴＣＡＭセル。
  3. 第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセル。
  4. 第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続され、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、マッチラインとＧＮＤとの間に配置された第５ＭＯＳトランジスタと、該第１の接続点と該第５ＭＯＳトランジスタのゲートとの間に配置されたセンスアンプとを備えた不揮発ＴＣＡＭセルであって、
    選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタは、各ＭＴＪ素子への書き込みを行うトランジスタをそれぞれ兼用していることを特徴とする不揮発ＴＣＡＭセル。
  5. マッチラインに並列接続した複数個の請求項１ないし４のいずれか１項に記載の不揮発ＴＣＡＭセルと、マッチラインの充電・放電を制御するＰｒｅｃｈａｒｇｅ／Ｅｖａｌｕａｔｅコントローラと、書込みコントローラとを備えた不揮発ＴＣＡＭワード回路。
JP2012068832A 2012-03-26 2012-03-26 不揮発機能メモリ装置 Active JP6004465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012068832A JP6004465B2 (ja) 2012-03-26 2012-03-26 不揮発機能メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012068832A JP6004465B2 (ja) 2012-03-26 2012-03-26 不揮発機能メモリ装置

Publications (2)

Publication Number Publication Date
JP2013200920A true JP2013200920A (ja) 2013-10-03
JP6004465B2 JP6004465B2 (ja) 2016-10-05

Family

ID=49521050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012068832A Active JP6004465B2 (ja) 2012-03-26 2012-03-26 不揮発機能メモリ装置

Country Status (1)

Country Link
JP (1) JP6004465B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038340A1 (ja) * 2012-09-06 2014-03-13 日本電気株式会社 不揮発性連想メモリ及びその動作方法
JP2015185196A (ja) * 2014-03-25 2015-10-22 国立大学法人東北大学 不揮発性連想メモリセル
US9312006B2 (en) * 2014-06-03 2016-04-12 National Tsing Hua University Non-volatile ternary content-addressable memory with resistive memory device
JPWO2014038341A1 (ja) * 2012-09-06 2016-08-08 日本電気株式会社 不揮発性連想メモリ
CN112885392A (zh) * 2020-04-21 2021-06-01 中国科学院微电子研究所 一种存储单元、三值内容寻址存储器以及电子设备
US12009019B2 (en) 2019-03-22 2024-06-11 Tdk Corporation Non-volatile associative memory cell, non-volatile associative memory device, monitoring method, and non-volatile memory cell

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061755A1 (en) * 2001-01-31 2002-08-08 Motorola, Inc., A Corporation Of The State Of Delaware Content addressable magnetic random access memory
US20080084724A1 (en) * 2006-10-06 2008-04-10 Jean-Pierre Nozieres System and Method for Providing Content-Addressable Magnetoresistive Random Access Memory Cells
US20100110744A1 (en) * 2008-11-04 2010-05-06 Crocus Technology Sa Ternary content addressable magnetoresistive random access memory cell
WO2010137573A1 (ja) * 2009-05-29 2010-12-02 日本電気株式会社 不揮発性ｃａｍ
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
JP2012089205A (ja) * 2010-10-20 2012-05-10 Renesas Electronics Corp 連想記憶装置
JP2012190530A (ja) * 2011-02-25 2012-10-04 Tohoku Univ 不揮発機能メモリ装置
WO2014208051A1 (ja) * 2013-06-26 2014-12-31 日本電気株式会社 連想メモリセル及び連想メモリ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061755A1 (en) * 2001-01-31 2002-08-08 Motorola, Inc., A Corporation Of The State Of Delaware Content addressable magnetic random access memory
US20080084724A1 (en) * 2006-10-06 2008-04-10 Jean-Pierre Nozieres System and Method for Providing Content-Addressable Magnetoresistive Random Access Memory Cells
JP2010506341A (ja) * 2006-10-06 2010-02-25 クロッカス・テクノロジー・ソシエテ・アノニム 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法
US20100110744A1 (en) * 2008-11-04 2010-05-06 Crocus Technology Sa Ternary content addressable magnetoresistive random access memory cell
JP2010113795A (ja) * 2008-11-04 2010-05-20 Crocus Technology Sa 三値連想磁気抵抗ランダムアクセスメモリセル
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
WO2010137573A1 (ja) * 2009-05-29 2010-12-02 日本電気株式会社 不揮発性ｃａｍ
JP2012089205A (ja) * 2010-10-20 2012-05-10 Renesas Electronics Corp 連想記憶装置
JP2012190530A (ja) * 2011-02-25 2012-10-04 Tohoku Univ 不揮発機能メモリ装置
WO2014208051A1 (ja) * 2013-06-26 2014-12-31 日本電気株式会社 連想メモリセル及び連想メモリ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6013055366; Ｎ．　Ｓａｋｉｍｕｒａ，　ｅｔ　ａｌ．: 'ＭＲＡＭ　Ｃｅｌｌ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　Ｏｖｅｒ　５００-ＭＨｚ　ＳｏＣ' ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ-Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ Ｖｏｌ．４２，Ｎｏ．４, 200704, ｐｐ．８３０-８３８, ＩＥＥＥ *
JPN6016005454; 勝俣　翠、他３名: '完全並列形不揮発ＴＣＡＭ向けワード回路の構成' 平成２２年度　電気関係学会東北支部連合大会　講演論文集 , 20110610, Ｐ２８５, 電気関係学会東北支部連合大会実行委員会 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038340A1 (ja) * 2012-09-06 2014-03-13 日本電気株式会社 不揮発性連想メモリ及びその動作方法
US9299435B2 (en) 2012-09-06 2016-03-29 Nec Corporation Nonvolatile content addressable memory and method for operating same
JPWO2014038341A1 (ja) * 2012-09-06 2016-08-08 日本電気株式会社 不揮発性連想メモリ
JPWO2014038340A1 (ja) * 2012-09-06 2016-08-08 日本電気株式会社 不揮発性連想メモリ及びその動作方法
JP2015185196A (ja) * 2014-03-25 2015-10-22 国立大学法人東北大学 不揮発性連想メモリセル
US9312006B2 (en) * 2014-06-03 2016-04-12 National Tsing Hua University Non-volatile ternary content-addressable memory with resistive memory device
US12009019B2 (en) 2019-03-22 2024-06-11 Tdk Corporation Non-volatile associative memory cell, non-volatile associative memory device, monitoring method, and non-volatile memory cell
CN112885392A (zh) * 2020-04-21 2021-06-01 中国科学院微电子研究所 一种存储单元、三值内容寻址存储器以及电子设备
CN112885392B (zh) * 2020-04-21 2022-12-27 中国科学院微电子研究所 一种存储单元、三值内容寻址存储器以及电子设备

Also Published As

Publication number Publication date
JP6004465B2 (ja) 2016-10-05

Similar Documents

Publication Publication Date Title
JP6004465B2 (ja) 不揮発機能メモリ装置
Chang et al. A 3T1R nonvolatile TCAM using MLC ReRAM for frequent-off instant-on filters in IoT and big-data processing
US8274841B2 (en) Semiconductor signal processing device
Chang et al. 17.5 A 3T1R nonvolatile TCAM using MLC ReRAM with sub-1ns search time
US9082481B2 (en) Static NAND cell for ternary content addressable memory (TCAM)
Do et al. 0.77 fJ/bit/search content addressable memory using small match line swing and automated background checking scheme for variation tolerance
JP5907524B2 (ja) 不揮発機能メモリ装置
US8670266B2 (en) Non-volatile flip-flop
Venkatesan et al. Spintastic: Spin-based stochastic logic for energy-efficient computing
Matsunaga et al. Design of a nine-transistor/two-magnetic-tunnel-junction-cell-based low-energy nonvolatile ternary content-addressable memory
WO2014208051A1 (ja) 連想メモリセル及び連想メモリ
Yang et al. A low-power ternary content addressable memory with Pai-Sigma matchlines
Gupta et al. Robust high speed ternary magnetic content addressable memory
WO2012149569A1 (en) Self-body biasing sensing circuit for resistance-based memories
Do et al. Design of a power-efficient CAM using automated background checking scheme for small match line swing
Hanyu et al. Spintronics-based nonvolatile logic-in-memory architecture towards an ultra-low-power and highly reliable VLSI computing paradigm
Endoh Nonvolatile logic and memory devices based on spintronics
US20120126852A1 (en) High-speed static xor circuit
Mishra et al. A low-overhead dynamic TCAM with pipelined read-restore refresh scheme
JP2008131256A (ja) フリップフロップ回路
JP6261041B2 (ja) 不揮発性連想メモリセル及び不揮発性連想メモリ
EP1310961A2 (en) Nonvolatile memory device having data read operation with using reference cell and method thereof
Mishra et al. Energy-efficient adaptive match-line controller for large-scale associative storage
Matsunaga et al. Complementary 5T-4MTJ nonvolatile TCAM cell circuit with phase-selective parallel writing scheme
CN109872741B (zh) 一种基于磁隧道结的多电压控制的非易失性布尔逻辑架构

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R150 Certificate of patent or registration of utility model

Ref document number: 6004465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250