JP2010278159A5 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010278159A5 JP2010278159A5 JP2009128228A JP2009128228A JP2010278159A5 JP 2010278159 A5 JP2010278159 A5 JP 2010278159A5 JP 2009128228 A JP2009128228 A JP 2009128228A JP 2009128228 A JP2009128228 A JP 2009128228A JP 2010278159 A5 JP2010278159 A5 JP 2010278159A5
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- lower layer
- semiconductor device
- upper electrode
- edge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
このような下層配線設計装置、下層配線設計方法、および、プログラムは、MIMキャパシタ20を搭載することは必須でないけれども、搭載できればより良い電気特性が望める回路の場合に、有効である。
<<付記>>
<発明1>
複数の下層配線を備える下層配線層と、
前記下層配線層の上方に設けられる、下部電極と、容量誘電膜と、平面形状が前記下部電極より小さい上部電極と、を下からこの順に積層したMIMキャパシタと、
前記MIMキャパシタの上方に設けられ、ビアを介して前記下部電極および前記上部電極のそれぞれに接続する複数の上層配線を備える上層配線層と、
を備えた半導体装置であって、
前記上部電極の平面形状は矩形に構成され、
前記上部電極の平面のいずれか一以上の辺であるエッジ部の直下には前記下層配線が配置されていない半導体装置。
<発明2>
前記上部電極の前記平面いずれか一組の対向する二辺であるエッジ部の直下には前記下層配線が配置されていない発明1に記載の半導体装置。
<発明3>
前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下から100nmの距離以内には前記下層配線が配置されていない発明1または発明2に記載の半導体装置。
<発明4>
前記上部電極の真下に位置する前記下層配線は、
複数の直線状の前記下層配線を等間隔で配置したパターンを形成する発明1から3のいずれか一に記載の半導体装置。
<発明5>
前記上層配線と前記下部電極とを接続する前記ビアは、直下に前記下層配線が配置されていない前記上部電極のエッジ部付近に配置される発明1から4のいずれか一に記載の半導体装置。
<発明6>
前記上層配線と前記上部電極とを接続する前記ビアの直下には前記下層配線が配置されていない発明1から5のいずれか一に記載の半導体装置。
<発明7>
発明1から6のいずれか一に記載の前記半導体装置を設計するための下層配線設計方法であって、
前記MIMキャパシタの配置位置を決定する第一工程と、
配置位置が決定した前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内を下層配線配置禁止エリアとして特定する第二工程と、
前記下層配線配置禁止エリアに前記下層配線を配置しないよう前記下層配線のパターンを設計する第三工程と、
を有する下層配線設計方法。
<発明8>
発明1から6のいずれか一に記載の前記半導体装置を設計するための下層配線設計方法であって、
前記下層配線のパターンを設計する第一工程と、
前記第一工程で設計した前記パターンを基に前記MIMキャパシタの配置位置を決定する第二工程と、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内に前記下層配線が存在しないよう、あらかじめ定められた補正ルールに従い、前記パターンを補正する第三工程と、
を有する下層配線設計方法。
<発明9>
発明1から6のいずれか一に記載の前記半導体装置を設計する下層配線設計装置であって、
前記MIMキャパシタの配置位置を決定するMIM配置位置決定部と、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内となるエリアを示す下層配線配置禁止エリア情報を取得する下層配線配置禁止エリア情報取得部と、
前記下層配線配置禁止エリア情報を保持する下層配線配置禁止エリア情報保持部と、
前記下層配線配置禁止エリア情報で特定されるエリアに前記下層配線を配置しないよう前記下層配線のパターンを設計する禁止エリア考慮設計部と、
設計した前記下層配線の前記パターンを出力する出力部と、
を有する下層配線設計装置。
<発明10>
発明1から6のいずれか一に記載の前記半導体装置を設計する下層配線設計装置であって、
前記下層配線のパターンを設計する下層配線設計部と、
前記下層配線設計部が設計した前記パターンを考慮して、前記MIMキャパシタの配置位置を決定する下層配線考慮MIM配置位置決定部と、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内となるエリアを示す下層配線配置禁止エリア情報を取得する下層配線配置禁止エリア情報取得部と、
前記下層配線配置禁止エリア情報を保持する下層配線配置禁止エリア情報保持部と、
前記下層配線設計部で設計された前記下層配線の前記パターンを補正するための補正ルールを保持する補正ルール保持部と、
前記下層配線配置禁止エリア情報および前記補正ルールを利用して、前記下層配線設計部で設計された前記下層配線の前記パターンを補正する補正部と、
補正後の前記下層配線の前記パターンを出力する出力部と、
を有する下層配線設計装置。
<発明11>
発明1から6のいずれか一に記載の前記半導体装置を設計するためのプログラムであって、
前記MIMキャパシタの配置位置を決定する第一ステップと、
配置位置が決定した前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内を下層配線配置禁止エリアとして特定する第二ステップと、
前記下層配線配置禁止エリアに前記下層配線を配置しないよう前記下層配線のパターンを設計する第三ステップと、
をコンピュータに実行させるためのプログラム。
<発明12>
発明1から6のいずれか一に記載の前記半導体装置を設計するためのプログラムであって、
前記下層配線のパターンを設計する第一ステップと、
前記第一ステップで設計した前記パターンを基に前記MIMキャパシタの配置位置を決定する第二ステップと、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内に前記下層配線が存在しないよう、あらかじめ定められた補正ルールに従い、前記パターンを補正する第三ステップと、
をコンピュータに実行させるためのプログラム。
<<付記>>
<発明1>
複数の下層配線を備える下層配線層と、
前記下層配線層の上方に設けられる、下部電極と、容量誘電膜と、平面形状が前記下部電極より小さい上部電極と、を下からこの順に積層したMIMキャパシタと、
前記MIMキャパシタの上方に設けられ、ビアを介して前記下部電極および前記上部電極のそれぞれに接続する複数の上層配線を備える上層配線層と、
を備えた半導体装置であって、
前記上部電極の平面形状は矩形に構成され、
前記上部電極の平面のいずれか一以上の辺であるエッジ部の直下には前記下層配線が配置されていない半導体装置。
<発明2>
前記上部電極の前記平面いずれか一組の対向する二辺であるエッジ部の直下には前記下層配線が配置されていない発明1に記載の半導体装置。
<発明3>
前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下から100nmの距離以内には前記下層配線が配置されていない発明1または発明2に記載の半導体装置。
<発明4>
前記上部電極の真下に位置する前記下層配線は、
複数の直線状の前記下層配線を等間隔で配置したパターンを形成する発明1から3のいずれか一に記載の半導体装置。
<発明5>
前記上層配線と前記下部電極とを接続する前記ビアは、直下に前記下層配線が配置されていない前記上部電極のエッジ部付近に配置される発明1から4のいずれか一に記載の半導体装置。
<発明6>
前記上層配線と前記上部電極とを接続する前記ビアの直下には前記下層配線が配置されていない発明1から5のいずれか一に記載の半導体装置。
<発明7>
発明1から6のいずれか一に記載の前記半導体装置を設計するための下層配線設計方法であって、
前記MIMキャパシタの配置位置を決定する第一工程と、
配置位置が決定した前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内を下層配線配置禁止エリアとして特定する第二工程と、
前記下層配線配置禁止エリアに前記下層配線を配置しないよう前記下層配線のパターンを設計する第三工程と、
を有する下層配線設計方法。
<発明8>
発明1から6のいずれか一に記載の前記半導体装置を設計するための下層配線設計方法であって、
前記下層配線のパターンを設計する第一工程と、
前記第一工程で設計した前記パターンを基に前記MIMキャパシタの配置位置を決定する第二工程と、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内に前記下層配線が存在しないよう、あらかじめ定められた補正ルールに従い、前記パターンを補正する第三工程と、
を有する下層配線設計方法。
<発明9>
発明1から6のいずれか一に記載の前記半導体装置を設計する下層配線設計装置であって、
前記MIMキャパシタの配置位置を決定するMIM配置位置決定部と、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内となるエリアを示す下層配線配置禁止エリア情報を取得する下層配線配置禁止エリア情報取得部と、
前記下層配線配置禁止エリア情報を保持する下層配線配置禁止エリア情報保持部と、
前記下層配線配置禁止エリア情報で特定されるエリアに前記下層配線を配置しないよう前記下層配線のパターンを設計する禁止エリア考慮設計部と、
設計した前記下層配線の前記パターンを出力する出力部と、
を有する下層配線設計装置。
<発明10>
発明1から6のいずれか一に記載の前記半導体装置を設計する下層配線設計装置であって、
前記下層配線のパターンを設計する下層配線設計部と、
前記下層配線設計部が設計した前記パターンを考慮して、前記MIMキャパシタの配置位置を決定する下層配線考慮MIM配置位置決定部と、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内となるエリアを示す下層配線配置禁止エリア情報を取得する下層配線配置禁止エリア情報取得部と、
前記下層配線配置禁止エリア情報を保持する下層配線配置禁止エリア情報保持部と、
前記下層配線設計部で設計された前記下層配線の前記パターンを補正するための補正ルールを保持する補正ルール保持部と、
前記下層配線配置禁止エリア情報および前記補正ルールを利用して、前記下層配線設計部で設計された前記下層配線の前記パターンを補正する補正部と、
補正後の前記下層配線の前記パターンを出力する出力部と、
を有する下層配線設計装置。
<発明11>
発明1から6のいずれか一に記載の前記半導体装置を設計するためのプログラムであって、
前記MIMキャパシタの配置位置を決定する第一ステップと、
配置位置が決定した前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内を下層配線配置禁止エリアとして特定する第二ステップと、
前記下層配線配置禁止エリアに前記下層配線を配置しないよう前記下層配線のパターンを設計する第三ステップと、
をコンピュータに実行させるためのプログラム。
<発明12>
発明1から6のいずれか一に記載の前記半導体装置を設計するためのプログラムであって、
前記下層配線のパターンを設計する第一ステップと、
前記第一ステップで設計した前記パターンを基に前記MIMキャパシタの配置位置を決定する第二ステップと、
前記MIMキャパシタの前記上部電極の前記平面のいずれか一以上の辺であるエッジ部、または、いずれか一組の対向する二辺であるエッジ部、の直下または前記エッジ部の直下から所定の距離以内に前記下層配線が存在しないよう、あらかじめ定められた補正ルールに従い、前記パターンを補正する第三ステップと、
をコンピュータに実行させるためのプログラム。
Claims (1)
- 複数の下層配線を備える下層配線層と、
前記下層配線層の上方に設けられる、下部電極と、容量誘電膜と、平面形状が前記下部電極より小さい上部電極と、を下からこの順に積層したMIMキャパシタと、
前記MIMキャパシタの上方に設けられ、ビアを介して前記下部電極および前記上部電極のそれぞれに接続する複数の上層配線を備える上層配線層と、
を備えた半導体装置であって、
前記上部電極の平面形状は矩形に構成され、
前記上部電極の平面のいずれか一以上の辺であるエッジ部の直下には前記下層配線が配置されていない半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128228A JP2010278159A (ja) | 2009-05-27 | 2009-05-27 | 半導体装置、下層配線設計装置、下層配線設計方法およびコンピュータプログラム |
US12/662,535 US8288840B2 (en) | 2009-05-27 | 2010-04-21 | Semiconductor device with lower layer wiring |
US13/609,565 US20130001745A1 (en) | 2009-05-27 | 2012-09-11 | Semiconductor device, lower layer wiring designing device, method of designing lower layer wiring and computer program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128228A JP2010278159A (ja) | 2009-05-27 | 2009-05-27 | 半導体装置、下層配線設計装置、下層配線設計方法およびコンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278159A JP2010278159A (ja) | 2010-12-09 |
JP2010278159A5 true JP2010278159A5 (ja) | 2012-04-05 |
Family
ID=43219277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009128228A Pending JP2010278159A (ja) | 2009-05-27 | 2009-05-27 | 半導体装置、下層配線設計装置、下層配線設計方法およびコンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US8288840B2 (ja) |
JP (1) | JP2010278159A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8760250B2 (en) | 2009-06-02 | 2014-06-24 | Correlated Magnetics Rsearch, LLC. | System and method for energy generation |
US8576036B2 (en) | 2010-12-10 | 2013-11-05 | Correlated Magnetics Research, Llc | System and method for affecting flux of multi-pole magnetic structures |
US8816805B2 (en) | 2008-04-04 | 2014-08-26 | Correlated Magnetics Research, Llc. | Magnetic structure production |
US8179219B2 (en) | 2008-04-04 | 2012-05-15 | Correlated Magnetics Research, Llc | Field emission system and method |
US7800471B2 (en) | 2008-04-04 | 2010-09-21 | Cedar Ridge Research, Llc | Field emission system and method |
US8174347B2 (en) | 2010-07-12 | 2012-05-08 | Correlated Magnetics Research, Llc | Multilevel correlated magnetic system and method for using the same |
US9202616B2 (en) | 2009-06-02 | 2015-12-01 | Correlated Magnetics Research, Llc | Intelligent magnetic system |
US9371923B2 (en) | 2008-04-04 | 2016-06-21 | Correlated Magnetics Research, Llc | Magnetic valve assembly |
US9275783B2 (en) | 2012-10-15 | 2016-03-01 | Correlated Magnetics Research, Llc. | System and method for demagnetization of a magnetic structure region |
US9257219B2 (en) | 2012-08-06 | 2016-02-09 | Correlated Magnetics Research, Llc. | System and method for magnetization |
US8704626B2 (en) | 2010-05-10 | 2014-04-22 | Correlated Magnetics Research, Llc | System and method for moving an object |
US9711268B2 (en) | 2009-09-22 | 2017-07-18 | Correlated Magnetics Research, Llc | System and method for tailoring magnetic forces |
US8702437B2 (en) | 2011-03-24 | 2014-04-22 | Correlated Magnetics Research, Llc | Electrical adapter system |
US9219403B2 (en) | 2011-09-06 | 2015-12-22 | Correlated Magnetics Research, Llc | Magnetic shear force transfer device |
US8765549B2 (en) * | 2012-04-27 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor for interposers and methods of manufacture thereof |
US9245677B2 (en) | 2012-08-06 | 2016-01-26 | Correlated Magnetics Research, Llc. | System for concentrating and controlling magnetic flux of a multi-pole magnetic structure |
US9298281B2 (en) | 2012-12-27 | 2016-03-29 | Correlated Magnetics Research, Llc. | Magnetic vector sensor positioning and communications system |
US9257496B2 (en) * | 2013-01-16 | 2016-02-09 | United Microelectronics Corporation | Method of fabricating capacitor structure |
US9666660B2 (en) * | 2013-08-16 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures including metal insulator metal capacitor |
US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
US9219110B2 (en) | 2014-04-10 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
US9368392B2 (en) | 2014-04-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
US9391016B2 (en) * | 2014-04-10 | 2016-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
US9425061B2 (en) | 2014-05-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buffer cap layer to improve MIM structure performance |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2004119461A (ja) * | 2002-09-24 | 2004-04-15 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP3822569B2 (ja) * | 2003-02-28 | 2006-09-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR100755365B1 (ko) * | 2005-02-15 | 2007-09-04 | 삼성전자주식회사 | 엠. 아이. 엠 커패시터들 및 그 형성방법들 |
JP2006228977A (ja) | 2005-02-17 | 2006-08-31 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP4949656B2 (ja) * | 2005-08-12 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4690234B2 (ja) * | 2006-03-31 | 2011-06-01 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2008282903A (ja) * | 2007-05-09 | 2008-11-20 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2010003742A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置、及び薄膜キャパシタの製造方法 |
-
2009
- 2009-05-27 JP JP2009128228A patent/JP2010278159A/ja active Pending
-
2010
- 2010-04-21 US US12/662,535 patent/US8288840B2/en not_active Expired - Fee Related
-
2012
- 2012-09-11 US US13/609,565 patent/US20130001745A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010278159A5 (ja) | 半導体装置 | |
JP2011501876A5 (ja) | ||
US20150070863A1 (en) | Low package parasitic inductance using a thru-substrate interposer | |
TWI672498B (zh) | 濕度感測器 | |
JP2016503583A5 (ja) | ||
JP2011513949A (ja) | Icパッケージおよびその製造方法 | |
JP2015055896A5 (ja) | ||
JP5919558B2 (ja) | 多層プリント基板 | |
EP2866257A3 (en) | Printed circuit board and manufacturing method thereof and semiconductor pacakge using the same | |
JP2012256741A5 (ja) | ||
US9750133B2 (en) | Printed circuit board | |
JP2009283902A5 (ja) | ||
JP2012074674A5 (ja) | ||
EP2741326A3 (en) | Shielding silicon from external RF interference | |
JP2015133388A5 (ja) | ||
JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
JP2011023528A5 (ja) | ||
JP5458966B2 (ja) | 温度検出素子の実装構造 | |
JP2017038125A5 (ja) | ||
JP2013140905A5 (ja) | ||
US10438886B2 (en) | Semiconductor device | |
JP6245295B2 (ja) | 集積回路、その設計方法、設計装置、設計プログラム | |
JP2013239943A5 (ja) | ||
KR101779648B1 (ko) | 메모리 mux1 레이아웃 내에 다중층 핀들을 갖는 디바이스 | |
JP2007335842A (ja) | チップ型電子部品 |