JP2010258747A - スイッチドファブリックシステム - Google Patents
スイッチドファブリックシステム Download PDFInfo
- Publication number
- JP2010258747A JP2010258747A JP2009106003A JP2009106003A JP2010258747A JP 2010258747 A JP2010258747 A JP 2010258747A JP 2009106003 A JP2009106003 A JP 2009106003A JP 2009106003 A JP2009106003 A JP 2009106003A JP 2010258747 A JP2010258747 A JP 2010258747A
- Authority
- JP
- Japan
- Prior art keywords
- request message
- link
- transmission output
- link request
- driver strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【課題】SerDes回路間でドライバ強度を最適化することにより、ファブリック接続によるシステムの消費電力を適切にして無駄をなくすとともに、且つモジュールカードの実装位置の制約を受けずに自由な位置に実装することができるスイッチドファブリックシステムを提供することである。
【解決手段】本発明は、SerDes回路にインタフェース間のドライバ強度を自動的に決定する機能を持たせることにより、消費電力を抑えることができるともに、実装位置の制約を受けない自由なスイッチファブリックシステムを提供することができる。また本発明は、スイッチドファブリックシステムにおいて、高速シリアルインタフェースに用いられるSerDes回路が、線路長が変化しても自動的に最適なドライバ強度を選択できるようにしたことを特徴としている。
【選択図】図1
【解決手段】本発明は、SerDes回路にインタフェース間のドライバ強度を自動的に決定する機能を持たせることにより、消費電力を抑えることができるともに、実装位置の制約を受けない自由なスイッチファブリックシステムを提供することができる。また本発明は、スイッチドファブリックシステムにおいて、高速シリアルインタフェースに用いられるSerDes回路が、線路長が変化しても自動的に最適なドライバ強度を選択できるようにしたことを特徴としている。
【選択図】図1
Description
本発明はスイッチドファブリックシステムに関し、特にSerDes回路のドライバ強度を調節するスイッチドファブリックシステムに関する。
従来、無線基地局装置のような組み込みシステムでは、ボード間のデータ伝送の高速化にともなって、高速シリアルインタフェースによる、スイッチドファブリックシステムが使用されつつある。高速シリアルインタフェースの各ノードにはSerDes(SERializer/DESerializer)回路が用いられる。
ところで、特許文献1には、シリアル伝送回路において、ドライバが送信するデータに変化がない場合には、その送信データの振幅を絞るよう補正する発明が記載されている。
上述の従来例では以下のような問題があった。
高速シリアルインタフェースの各ノード間の通信は、各ノードに設けられたSerDes回路のドライバ強度により伝送可能な距離が変わる。この場合、ドライバ強度を強くすれば伝送可能な距離が延びるものの、その分、消費電力は増える。
スイッチドファブリックシステムにおける、ノード間の伝送距離は様々であるため、伝送距離に適したドライバ強度を一概に決めることはできない。このため、実際の伝送距離が短くても最長の伝送距離を想定してその最長伝送距離に応じたドライバ強度に設定し消費電力の無駄を妥協するか、それともボードの実装位置を固定にして、個々のインタフェースを測定することによりその伝送距離に応じたドライバ強度を決定する必要があった。
すなわち、従来のスイッチドファブリックシステムにおいては、次のような課題があった。
第1の課題は、SerDes回路のドライバ強度を最大に設定すると、消費電力を低くできないということである。
第2の課題は、SerDes回路を線路長によりスロット固定のドライバ強度に設定すると、モジュールカードの実装位置を自由に移動できないということである。
なお、特許文献1に記載の発明では、同じデータが連続するか否かで出力データの振幅を異ならせるようにしているのみで、消費電力や伝送距離については何ら考慮されておらず、その問題意識の示唆さえもないものである。
本発明は上記の点にかんがみてなされたもので、SerDes回路間でドライバ強度を最適化することにより、ファブリック接続によるシステムの消費電力を適切にして無駄をなくすとともに、且つモジュールカードの実装位置の制約を受けずに自由な位置に実装することができるスイッチドファブリックシステムを提供することを目的とする。
上記課題を解決するにあたり、本発明は、SerDes回路にインタフェース間のドライバ強度を自動的に決定する機能を持たせることにより、消費電力を抑えることができるともに、実装位置の制約を受けない自由なスイッチファブリックシステムを提供することができる。
本発明は、スイッチドファブリックシステムにおいて、高速シリアルインタフェースに用いられるSerDes回路が、線路長が変化しても自動的に最適なドライバ強度を選択できるようにしたことを特徴としている。
図1において、バックプレーンは高速シリアルインタフェースA,B,Cにより、モジュールカードA,B,Cとスイッチファブリックカードをそれぞれ接続する。
スイッチファブリックカードおよびモジュールカードは、高速シリアルインタフェースに対し、ドライバ強度を数段階に変更可能なSerDes回路を持っている。
SerDes回路は、ドライバ強度を一定時間毎に上げながら通信可否を評価し、通信が可能になった時点のドライバ強度で通信を開始することにより、最適なドライバ強度を選定する。
このようにして、本願発明では、SerDes回路間でドライバ強度を最適化しているので、ファブリック接続によるシステムの消費電力を低減し、モジュールカードの実装位置を自由に変えることのできるスイッチドファブリックシステムを実現している。
本発明によれば、SerDes回路間でドライバ強度を最適化することにより、ファブリック接続によるシステムの消費電力を適切にして無駄をなくすとともに、且つモジュールカードの実装位置の制約を受けずに自由な位置に実装することができるスイッチドファブリックシステムを提供することが可能となる。
すなわち、本発明においては、以下に記載するような効果を奏する。
第1の効果は、必要最小限のSerDesドライバ強度に最適化しているので、システムの消費電力を低減できることである。
第2の効果は、各モジュール間の高速シリアルインタフェース毎にSerDesドライバ強度を最適化しているので、モジュールカードの実装位置を自由に変えることができることである。
第3の効果は、SerDesドライバ強度の設定を自動化しているので、事前評価によるドライバ強度決定のための評価時間を削減できることである。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施の形態によるスイッチドファブリックシステムの構成を示すブロック図である。
図1において、バックプレーン(1)は高速シリアルインタフェースA(6)、高速シリアルインタフェースB(7)、高速シリアルインタフェースC(8)により、モジュールカードA(3)、モジュールカードB(4)、モジュールカードC(5)とスイッチファブリックカード(2)をとそれぞれ接続する。
図2は、図1に示したスイッチファブリックカード(2)の内部構成を示すブロック図である。
図2において、SerDesA(21)、SerDesB(22)、SerDesC(23)は、高速シリアルインタフェースA(6)、高速シリアルインタフェースB(7)、高速シリアルインタフェースC(8)に対し、ドライバ強度を20%から100%まで5段階に変更可能であるものとする。
スイッチファブリックカード(2)のスイッチ部分に関しては、一般的に知られた技術であり、本願発明に直接関係ないため、説明を省略する。
図3は、図1に示したモジュールカードA(3)の内部構成を示すブロック図である。ここでは、モジュールカードA(3)についてのみ示すが、モジュールカードB(4)やモジュールカードC(5)もモジュールカードA(3)と同様の構成である。
図3において、SerDesA(31)は、高速シリアルインタフェースA(6)に対し、ドライバ強度を20%から100%まで5段階に変更可能であるものとする。
次に、図1に示したスイッチファブリックカード(2)とモジュールカードA(3)との間を接続する高速シリアルインタフェースA(6)の動作について説明する。
図4は、図1に示したスイッチファブリックカード(2)とモジュールカードA(3)との間を接続する高速シリアルインタフェースA(6)の動作を示すタイムチャートである。
図4において、モジュールカードA(3)は、起動後すぐに最も弱いドライバ強度(ドライバ強度設定20%)で、通信相手(ここではスイッチファブリックカード(2))に対してリンク要求メッセージを送信する。
一方、スイッチファブリックカード(2)も、起動後すぐに最も弱いドライバ強度(ドライバ強度設定20%)で、通信相手(ここではモジュールカードA(3))に対してリンク要求メッセージを送信する。
このように、通信相手のそれぞれで、リンク要求メッセージを送信し合い、両者とも相手からのリンク要求メッセージを受信した場合にはリンク応答メッセージを返信する。また、リンク要求メッセージを送信したにもかかわらず、通信相手からのリンク応答メッセージを受信できない場合には、ドライバ強度を一段上げて(20%から40%に変更して)、再度リンク要求メッセージを送信する。
これを繰り返し、スイッチファブリックカード(2)およびモジュールカードA(3)では、相手からのリンク応答メッセージを受信できたときのドライバ強度を、以降の通信の際に使用するドライバ強度として設定する。
図4の例では、スイッチファブリックカード(2)が、ドライバ強度20%でリンク要求メッセージを送信したときにリンク応答メッセージを受信できず、ドライバ強度40%でリンク要求メッセージを送信したときにリンク応答メッセージを受信できず、ドライバ強度60%でリンク要求メッセージを送信したときにリンク応答メッセージを受信できた場合を示している。また、図4の例では、モジュールカードA(3)も同様に、ドライバ強度20%でリンク要求メッセージを送信したときにリンク応答メッセージを受信できず、ドライバ強度40%でリンク要求メッセージを送信したときにリンク応答メッセージを受信できず、ドライバ強度60%でリンク要求メッセージを送信したときにリンク応答メッセージを受信できた場合を示している。
スイッチファブリックカード(2)がドライバ強度設定60%でリンク要求メッセージを送信した時点で、スイッチファブリックカード(2)はモジュールカードA(3)からのリンク応答メッセージを受信できたので、スイッチファブリックカード(2)のSerDesA(21)でのドライバ強度設定は60%に決定する。SerDesA(21)では、この決定したドライバ強度設定60%で以降の送信を行う。
また、モジュールカードA(3)がドライバ強度設定60%でリンク要求メッセージを送信した時点で、モジュールカードA(3)はスイッチファブリックカード(2)からのリンク応答メッセージを受信できたので、モジュールカードA(3)のSerDesA(31)でのドライバ強度設定は60%に決定する。SerDesA(31)では、この決定したドライバ強度設定60%で以降の送信を行う。
以上説明したように、本発明においては、以下に記載するような効果を奏する。
第1の効果は、必要最小限のSerDesドライバ強度に最適化しているので、システムの消費電力を低減できることである。
第2の効果は、各モジュール間の高速シリアルインタフェース毎にSerDesドライバ強度を最適化しているので、モジュールカードの実装位置を自由に変えることができることである。
第3の効果は、SerDesドライバ強度の設定を自動化しているので、事前評価によるドライバ強度決定のための評価時間を削減できることである。
ところで、図4の例ではスイッチファブリックカード(2)とモジュールカードA(3)の起動時刻がほぼ同時刻の場合を示したが、起動時刻に差があると、ずれが生じ、実際には通信可能なドライバ強度であるにもかかわらず、通信不可能と判断し、必要以上に強いドライバ強度に設定してしまう虞がある。これに対応した本発明の別の実施形態について図5を参照しながら説明する。
図5は、本発明による、図4とは別の実施形態の、スイッチファブリックカード(2)とモジュールカードA(3)との間を接続する高速シリアルインタフェースA(6)の動作を示すタイムチャートである。
図5を参照すると、スイッチファブリックカード(2)が起動してドライバ強度20%およびドライバ強度40%でのリンク要求メッセージ送信に対するリンク応答メッセージが受信できなかった時点で、モジュールカードA(3)が起動したものとする。
モジュールカードA(3)は起動後、スイッチファブリックカード(2)によるドライバ強度60%でのリンク要求メッセージを受信できたが、起動直後であるので、最も弱いドライバ強度20%でリンク応答メッセージを返信する。一方、スイッチファブリックカード(2)では、モジュールカードA(3)によるドライバ強度20%でのリンク応答メッセージは弱すぎて受信できないので、スイッチファブリックカード(2)によるドライバ強度60%でのリンク要求メッセージをモジュールカードA(3)が受信できなかったものと誤解し、ドライバ強度を強めてドライバ強度80%でリンク要求メッセージを送信する。
図5の例では、スイッチファブリックカード(2)では、ドライバ強度100%でようやく通信可能となったと判断して仮決定し、一方、モジュールカードA(3)では、ドライバ強度60%で通信可能であると判断して仮決定する。
この図5の実施形態では、その後に、仮決定したドライバ強度から一段弱めてリンク要求メッセージを送信し、それに対するリンク応答メッセージが返ってこなくなったドライバ強度よりも一段強いドライバ強度に決定する。スイッチファブリックカード(2)のSerDesA(21)やモジュールカードA(3)のSerDesA(31)では、この決定したドライバ強度設定60%で以降の送信を行う。
なお、図4や図5の例では、ドライバ強度の設定を一回のリンク要求、リンク応答メッセージの送受信で決定していたが、複数回とすることでより信頼できる設定値を得ることができる。
また、SerDes受信回路にビットエラーレート測定機能を設け、ビットエラーレートの測定値が必要なレート以上となったときにリンク応答メッセージを返信することにより、必要なビットエラーレートを実現するドライバ強度に最適化することもできる。
さらに、SerDes送信回路にドライバ強度の設定だけではなくプリエンファシスの設定機能を設け、プリエンファシスの設定値もドライバ強度の設定と同様に決定してもよい。
また、図4や図5の例では、初めに最も弱いドライバ強度からリンク要求メッセージおよびリンク応答メッセージのやり取りを開始したが、本発明はこれに限られず、初めに最も強いドライバ強度からリンク要求メッセージおよびリンク応答メッセージのやり取りを開始し、リンク応答メッセージが返ってこなくなったドライバ強度よりも一段強いドライバ強度に決定し、この決定したドライバ強度設定で以降の送信を行うようにしてもよい。
上述の実施形態では、SerDes回路のドライバ強度の設定について説明したが、本発明はこれに限られるものではなく、送信出力の設定全般に適用できることは言うまでもない。
1 バックプレーン
2 スイッチファブリックカード
3 モジュールカードA
4 モジュールカードB
5 モジュールカードC
6 高速シリアルインタフェースA
7 高速シリアルインタフェースB
8 高速シリアルインタフェースC
21 SerDesA
22 SerDesB
23 SerDesC
31 SerDesA
2 スイッチファブリックカード
3 モジュールカードA
4 モジュールカードB
5 モジュールカードC
6 高速シリアルインタフェースA
7 高速シリアルインタフェースB
8 高速シリアルインタフェースC
21 SerDesA
22 SerDesB
23 SerDesC
31 SerDesA
Claims (7)
- スイッチドファブリックシステムにおいて、
リンク要求メッセージを通信相手に送信するリンク要求メッセージ送信手段と、
前記リンク要求メッセージ送信手段で送信したリンク要求メッセージを受信した通信相手が送信するリンク応答メッセージを受信するリンク応答メッセージ受信手段と、
送信出力を異ならせて前記リンク要求メッセージ送信手段によりリンク要求メッセージを送信し、前記リンク応答メッセージ受信手段によりリンク応答メッセージを受信したときに、該リンク応答メッセージに対応したリンク要求メッセージを送信した際の送信出力に基づいて、以降の通信で用いる送信出力を決定する送信出力決定手段と、
を備えたことを特徴とするスイッチドファブリックシステム。 - 前記送信出力決定手段が決定する送信出力が、SerDes回路のドライバ強度であることを特徴とする請求項1に記載のスイッチドファブリックシステム。
- 前記送信出力決定手段が、前記リンク要求メッセージを送信する送信出力を、最も弱い送信出力から順に送信出力を強めながら、該リンク要求メッセージに対応したリンク応答メッセージを受信するまで継続することを特徴とする請求項1または2に記載のスイッチドファブリックシステム。
- 前記送信出力決定手段が、前記リンク要求メッセージを送信する送信出力を、最も強い送信出力から順に送信出力を弱めながら、該リンク要求メッセージに対応したリンク応答メッセージを受信しなくなるまで継続することを特徴とする請求項1乃至3のうちのいずれか1項に記載のスイッチドファブリックシステム。
- 前記送信出力決定手段が、同一の送信出力で複数回前記リンク要求メッセージ送信手段によりリンク要求メッセージを送信することを特徴とする請求項1乃至4のうちのいずれか1項に記載のスイッチドファブリックシステム。
- リンク要求メッセージを受信するリンク要求メッセージ受信手段と、
前記リンク要求メッセージ受信手段でリンク要求メッセージを受信したときこれに対応しリンク応答メッセージを返信するリンク応答メッセージ返信手段と、
をさらに備えたことを特徴とする請求項1乃至5のうちのいずれか1項に記載のスイッチドファブリックシステム。 - 前記リンク要求メッセージ受信手段が、ビットエラーレート測定手段を有し、前記ビットエラーレート測定手段によるビットエラーレートの測定値が必要なレート以上となったときに、前記リンク応答メッセージ返信手段によってリンク応答メッセージを返信することを特徴とする請求項6に記載のスイッチドファブリックシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009106003A JP2010258747A (ja) | 2009-04-24 | 2009-04-24 | スイッチドファブリックシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009106003A JP2010258747A (ja) | 2009-04-24 | 2009-04-24 | スイッチドファブリックシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010258747A true JP2010258747A (ja) | 2010-11-11 |
Family
ID=43319163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009106003A Pending JP2010258747A (ja) | 2009-04-24 | 2009-04-24 | スイッチドファブリックシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010258747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012134652A3 (en) * | 2011-02-17 | 2012-11-22 | Qualcomm Incorporated | Serdes power throttling as a function of detected error rate |
-
2009
- 2009-04-24 JP JP2009106003A patent/JP2010258747A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012134652A3 (en) * | 2011-02-17 | 2012-11-22 | Qualcomm Incorporated | Serdes power throttling as a function of detected error rate |
US8578222B2 (en) | 2011-02-17 | 2013-11-05 | Qualcomm Incorporated | SerDes power throttling as a function of detected error rate |
CN103444085A (zh) * | 2011-02-17 | 2013-12-11 | 高通股份有限公司 | 根据检测到的误码率的串化解串器功率节流 |
JP2014510468A (ja) * | 2011-02-17 | 2014-04-24 | クゥアルコム・インコーポレイテッド | 検出されたエラーレートに応じたSerDes電力調節 |
EP2809111A1 (en) * | 2011-02-17 | 2014-12-03 | Qualcomm Incorporated | Serdes power throttling as a function of detected error rate |
JP2015018564A (ja) * | 2011-02-17 | 2015-01-29 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 検出されたエラーレートに応じたSerDes電力調節 |
CN103444085B (zh) * | 2011-02-17 | 2016-07-27 | 高通股份有限公司 | 根据检测到的误码率的串化解串器功率节流 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11570123B2 (en) | Generating, at least in part, and/or receiving, at least in part, at least one request | |
KR102352905B1 (ko) | 수신 장치, 송신 장치, 및 통신 시스템, 및, 신호 수신 방법, 신호 송신 방법, 및 통신 방법 | |
JP5117567B2 (ja) | 協調通信ネットワークにおける電力バランシング | |
JP4788804B2 (ja) | 電子制御装置 | |
KR102451190B1 (ko) | 송신 장치, 수신 장치, 및 통신 시스템, 및, 신호 송신 방법, 신호 수신 방법, 및 통신 방법 | |
JP2006527549A (ja) | 時間依存型デジタル装置を直列に相互接続するためのシリアル・バス・インターフェースおよび方法 | |
US10013374B2 (en) | Bidirectional communication method between a master terminal and a slave terminal on a single transmission line | |
KR20170086608A (ko) | 버스 시스템용 가입자국, 그리고 버스 시스템을 위한 송신 신호의 타이밍 조정 방법 | |
TWI507881B (zh) | 通訊裝置與設置資料傳輸的方法 | |
WO2014049752A1 (ja) | データ伝送装置及びデータ伝送方法 | |
JP2010258747A (ja) | スイッチドファブリックシステム | |
JP2017041693A (ja) | 通信装置及び通信システム | |
JP2004531146A (ja) | 搬送波感知多重アクセス/衝突検出方式(csma/cd)を支援する通信装置及び方法 | |
JP6413979B2 (ja) | マスタノード | |
JPH0730613A (ja) | データ通信方式 | |
JP5125368B2 (ja) | 半導体装置、通信システム及び送受信振幅最適化方法、 | |
KR100966925B1 (ko) | 패킷 신호 프로세싱 아키텍쳐 | |
JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
US11018677B1 (en) | Transmission enable signal generation circuit and integrated circuit | |
JP2005522938A5 (ja) | ||
JP5016079B2 (ja) | 通信システムの電力消費制御方法及びそれに関連する通信システム | |
JP2005303753A (ja) | 信号伝送システム | |
JP2010200091A (ja) | 通信システム及び通信方法 | |
CN116383115A (zh) | 一种数据通信方法及系统 | |
JP2003032737A (ja) | 無線通信システムにおける信号スキャン方式 |