JP2005303753A - 信号伝送システム - Google Patents
信号伝送システム Download PDFInfo
- Publication number
- JP2005303753A JP2005303753A JP2004118492A JP2004118492A JP2005303753A JP 2005303753 A JP2005303753 A JP 2005303753A JP 2004118492 A JP2004118492 A JP 2004118492A JP 2004118492 A JP2004118492 A JP 2004118492A JP 2005303753 A JP2005303753 A JP 2005303753A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- timing
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】 LSI間やモジュール間の多ビットデータ伝送のスキュー補正おいて、データ転送容量及びシステム性能の低下を極力防止して高速にスキュー補正を実施する伝送システムを提供する。
【解決手段】 システムの環境変動(温度変動、電圧変動)が特定の閾値を超えた場合に、並走クロックのディレイ設定値の再調整を実施し、前記再調整によって生じた変化分のみを各データのディレイ段数に反映させる。
【選択図】 図1
【解決手段】 システムの環境変動(温度変動、電圧変動)が特定の閾値を超えた場合に、並走クロックのディレイ設定値の再調整を実施し、前記再調整によって生じた変化分のみを各データのディレイ段数に反映させる。
【選択図】 図1
Description
本発明は、複数信号間のデータ伝播遅延時間差(スキュー)を補正する技術に関し、特にLSI間やモジュール間における多ビット幅データ信号間の伝播遅延時間差を補正する回路に関する。
近年、CPU、メモリ、LSI等の高速化に伴い、LSI間や複数のモジュールで構成された装置間においても、高速な信号伝送がますます必要となっている。また、従来からデータ伝送量を大容量とするために、多ビットのデータ伝送路を並列に使用してデータを伝送する方法が一般的に用いられる。
しかし、この多ビットデータ伝送系を用いてデータを伝送する場合に問題となるのは、プリント基板上のトレースの特性や各データの配線長のバラツキにより複数の信号線路間のデータ伝搬速度が異なる事による信号間の伝搬遅延時間差(スキュー)である。このスキューが存在するため、送信側では同一のタイミングで送信した多ビットデータが、受信側では相互に異なるタイミングで受信される。その上、近年のデータ伝送速度の高速化に伴い、データ信号の周期に対し、スキューによるデータバラツキの割合が大きくなり、同時に受信すべき信号を同時に受信できなくなってきている。このため、スキューを補正し、確実に受信側でデータを受信可能にする方法(deskew回路)が必要となる。しかしながら従来のスキュー補正は、初期セットアップ時に行っていたが、初期セットアップ時のみデスキューの設定をした場合、システムの長期稼働中では素子の温度変動や、システムの電圧変動のため初期時のデスキュー設定値ではデータ受信に失敗する可能性もある。
そのための対応策として、特開2002-44061号公報には、信号伝送中の出スキュー補正を行なうための技術が開示されている。
特開2002-44061号公報には、データ送信部において、伝送されるデータに所定のスキュー補正用の付加ビットを付加し、受信側では、付加ビットのタイミングが許容範囲内か否かを判断し、許容範囲外の場合にスキュー補正を行う。
しかしながら上記従来技術では、受信した信号を用いてスキュー検知を行い、検出結果をフィードバックさせるため、事前のスキュー補正が必要となる環境の変化に対応しきれないという問題があった。
本発明の目的は、装置が稼動中でも的確にスキュー補正を行い、システム性能の低下を防止したスキュー補正回路を提供することにある。
システムの環境変動(温度変動、電圧変動)が特定の閾値を超えた場合に、並走クロックのディレイ設定値の再調整を実施し、前記再調整によって生じた変化分のみを各データのディレイ段数に反映させる。
信号伝送中にも周囲の環境の変化に適切に対応したスキュー補整を行なうことができる。データ転送容量ひいてはシステム性能の低下を極力防止した効率の良い高速なスキュー補正を行なうことができる。
以下、図面を用いて本発明の実施形態を説明する。図1は本発明の一実施形態を説明する構成図である。
図1において、信号伝送システムは、第1、第2の回路ブロックを有する。回路ブロックは、例えばLSIなどの1つのチップでもよいし、1つの機能を実現するLSIが搭載された基板でもよい。第1の回路ブロックは送信側LSI1とする。第2の回路ブロックは受信側LSI2とする。送信側LSI1と受信LSI2との間で複数の伝送チャネル220〜22nを介して信号線DT0〜DTnが伝送されている。例えば送信側LSI1、受信側LSI2は、例えばマルチプロセッサシステムにおけるCPUやチップセットなどである。
送信側LSI1は、調整回路70、パターン生成回路80、送信側駆動回路(ドライバ)201、210〜21nを有する。調整回路70は、受信側LSI2へ通常のデータ転送を行うか、パターン生成回路80によりスキュー補正用のデータパターンを転送するかを調停する回路である。ドライバ220〜22nが受信側LSI2へデータを出力する。また、パターン生成回路は、スキュー補正用のパターンデータを格納する。また、補正が必要な場合にパターンデータを調整回路70に出力する。また、ドライバ201はクロックを受信側LSI2へ送信する。供給するクロックは、送信側LSI1装置内で生成してもよいし、送信側LSI1の外部から供給する構成としてもよい。
受信側LSIは、受信側駆動回路(レシーバ)203、230〜23n、タイミング調整回路240〜24n、タイミング調整制御回路30、タイミング判定回路40、ラッチ250〜25n、温度・電圧監視回路50を有する。 レシーバ230〜23Nは、送信側LSI1から転送されてきたデータは受信側駆動回路(レシーバ)230〜23nを入力する。タイミング調整回路240〜24nは、レシーバ230〜23nからデータを受け取る。ラッチ回路250〜25nは、タイミング調整制御回路30からのストローブ信号(Stb信号)に合わせて、データ信号を取り込む。
タイミング調整回路は、クロック信号のタイミングを合わせ、ストローブ信号としてラッチ回路250〜25nに送信する。タイミング判定回路40は、ラッチ回路でのデータ信号の取り込みのタイミングを判定する。温度・電圧監視回路50は、外部にある温度・電圧センサーの測定値を取り込む。
各タイミング調整回路240〜24nはタイミング調整制御回路30よりタイミング設定値が供給され、それぞれの信号線220〜22n毎のスキューに応じて各入力ラッチ(受信回路)250〜25nでの信号の取り込みタイミングを最適なものに調整する。CLK202は送信側LSI1でDT0〜DTnと同位相で送信され、受信側LSI2の受信側駆動回路203を介してタイミング調整制御回路30へ供給される。
Stb信号は、図2に示すようにデータDT0〜DTnのデータウインドウの中央付近なるように、CLKと90°位相をずらしたStb信号を各入力ラッチ250〜25nへ分配する。なお、図2に示す例だけでなく、Stb信号のタイミングは、データ信号の立ち上がり、または立下りと併せてもよい。
さらに、信号伝送システムは、環境測定装置を有する。図1の例では、温度と電圧を測定するセンサー60である。温度・電圧センサー60はシステム内の温度、電圧をモニターし、センサー内のA/Dコンバータ(ADC)を介して受信側LSI2へ通知する。温度・電圧監視回路50は温度・電圧センサー60からの温度、電圧値を受け取り、基準値と比較し、タイミング調整制御回路30へスキュー補正の再調整要求を出す。なお、温度・電圧センサー60は、1つのLSIという構成でもよいし、別々のユニットとして構成されてもよい。
タイミング判定回路40は初期セットアップ時に予め決められたスキュー補正用のデータパターンを使用し受信部にて到着タイミングのずれを判定し、各DT0〜DTnに設けられているタイミング調整回路のディレイ値を設定する際に用いられる。
ここで、受信側LSI1および送信側LSI2は同一または別々のプリント基板上に実装されていても良い。別々の基板に実装した場合は各基板をプラッタボードやケーブル等で接続すれば良い。
また、1つのLSIが図1の送信側LSIと受信側LSIの構成を有するようにしてもよい。このような場合は、信号を送信する側のLSIが図1の送信側LSIとして動作し、信号を受信する側のLSIが受信側LSIとして動作する。
次に図3、4を用いてタイミング調整制御回路30を説明する。図3は、タイミング調整制御回路の構成図である。図4はタイミング調整制御回路30における動作の一例を示すタイミング図である。
タイミング調整制御回路30は、可変ディレイ回路301、302、Phase Detector(PD)303、シフトレジスタ304、ロック認識回路305、タイミング設定回路307を有する。可変ディレイ回路301は、受信したクロック信号の位相を遅らせてStb信号として出力する。可変ディレイ回路302は、さらにStb信号の位相を遅らせる。
PD303は、可変ディレイ回路301、302でタイミングが遅れたCLKDL信号と、受信したクロック信号を比較する。シフトレジスタ304は、受信した信号のタイミングをさらに遅らせるものである。ロック認識回路305は、アンロック信号を送信側LSI1から受信する。タイミング設定回路307は、信号を遅らせるためのタイミングを格納する。
まず、入力したクロック信号は、可変ディレイ回路301、302を経由し、一部はStb信号としてラッチ回路250〜25nに供給される。残りはCLKDL信号としてPDに供給される。同じく、入力したクロック信号はPDに供給され、PDが可変ディレイ回路301、302によるクロック信号の位相のずれを検出する。
シフトレジスタ304ではPD303で位相比較した結果、CLKDLの位相がCLKの位相と180°ずれるように可変ディレイ回路301、302のディレイ段数を設定する。ここで、可変ディレイ回路301、302のディレイ段数は同じ値に設定されるため、StbはCLKに対して90°位相がずれることになる。CLKと90°位相がずれたStbはDT0〜DTnの各入力ラッチ250〜25nへ供給される。また、位相を90°ずらした確定信号としてLOCK306がアサートされ、シフトレジスタ304で設定されたディレイ段数DLSETはタイミング設定回路307に格納される。
図5に本発明におけるスキュー補正のフローチャートを示す。装置のPower on後、初期セットアップ時は、パターン生成回路80から予め決められたスキュー補正用のデータパターンを送信側LSI1から受信側LSI2へ送信する。受信側LSI2では、タイミング調整制御回路のタイミング設定回路を用いて、各データ毎に最適なタイミング調整回路240〜24nのディレイ値を決定し、システムを立ち上げる(S1)。
システム動作中は、システムの温度と電圧値のいずれか一方、または両方を受信側LSI2の外部に配置された温度・電圧センサー60が測定する。測定した値を信号として受信側LSI2内部の温度・電圧監視回路50に送信し、温度・電圧監視回路50が温度・電圧を監視している。温度・電圧監視回路50で予め設定されている閾値を超えたか否かの判定を行い(S2)、超えていなかった場合は、スキュー補正の再調整を実施しない。
超えていた場合は、スキュー補正を実施するため、現在行われているデータ転送を中断させるために、Busy信号500を送信側LSI1へ通知する(S3)。Busy信号500を受け取った送信側LSI1内の調停回路70にてデータ転送を中断もしくは現行のデータが終了するまで待ち、ACK信号700を温度・電圧監視回路50へ通知する(S4)。
ACK信号700を受け取った温度・電圧監視回路50は、CLKの位相補正再調整を開始させるUNLOCK信号600をタイミング調整制御回路30へ通知する(S5)。
タイミング調整制御回路30はUNLCOK信号600がアサートされると、位相再調整を開始する(S6)。位相再調整が完了すると(S7)、新たに設定されたディレイ段数をタイミング調整回路30内に格納する(S8)。タイミング調整回路30では、新たに設定された再調整後のディレイ値と再調整前のディレイ値を比較し、変化量を算出する(S9)。DT0〜DTnの各タイミング調整回路240〜24nは(S9)で算出された変化量に比例したディレイ値に再設定される。(S10)。
例えば、現状のDT0のタイミング調整回路240のディレイ段数が10段、DTnのディレイ段数が5段に設定されている時、位相再調整によりディレイ設定値が20段から16段に変化した場合はDT0のディレイ設定値は10段×16/20=8段に補正され、DT1のディレイ設定値は5段×16/20=4段へ変化させる。
全てのデータビットのディレイ設定が終了したら、END信号400を温度・電圧監視回路50へ通知する(S11)。温度・電圧監視回路50はスキュー補正の再調整が終了したことを通知するため、送信側LSI1の調停回路70に対しBusy信号500をデアサートする(S12)。送信側LSI1の調停回路70はBusy信号500のデアサートを受け取り、通常のデータ転送を開始する(S13)。
続いて、スキュー補正の再調整を実施する際のタイミング調整制御回路30の動作を説明する。
図6は位相再調整の動作の一例を説明するためのタイミング図である。スキュー補正の再調整を開始するためのUNLCOK信号が数サイクル、アサートされると、LOCK306がディアサートされ、CLKの位相再調整が開始される。位相再調整が完了すると、再びLOCK306がアサートされ、新たに設定されたディレイ段数DLSETをタイミング設定回路307へ送信する。タイミング設定回路307には現状設定されているStbのディレイ段数とDT0〜DTnの各タイミング調整回路240〜24nで設定されているディレイ段数の情報が格納されている。タイミング設定回路307は新たなDLSETと1つ前のDLSETを比較し、変化量を算出する。算出された変化量は、タイミング設定制御回路307−2において、現状の各データのディレイ設定値と比較し、DLSETの変化量に比例したディレイ値をDT0〜DTnの各タイミング調整回路240〜24nへ再設定する。
本発明の別の面は、以下のとおりである。
複数の信号線を用いて信号を送受信する伝送システムにおいて、各信号の送受信の際に生じる各信号のスキューを補正するためのタイミング調整手段と、タイミング調整手段のタイミング設定値を制御する手段と、システム内の温度・電圧変動を検出および監視する手段を有し、温度・電圧がある閾値を超えた場合、信号線のスキュー補正の再調整を行う。
さらには、タイミング設定値を制御する手段は、信号線を介して伝送されたデータをラッチで取り込む際のクロックを生成する回路と、クロックを生成する際に設定されたディレイ値とタイミング調整手段のタイミング設定値を格納する手段を有し、温度・電圧がある閾値を超えた場合、クロック生成回路のディレイ値の再調整を行い、再調整されたディレイ値と再調整前のディレイ値との比較を行い、比較した際の変化量に比例してタイミング調整手段のタイミング設定値を変化させる。
1:送信側LSI
2:受信側LSI
210〜21n、201:送信側駆動回路
220〜22n、202:伝送チャネル(DT0〜DTn)
230〜23n、203:受信側駆動回路
240〜24n:タイミング調整回路
250〜25n:入力ラッチ
30:タイミング調整制御回路
301、302:可変ディレイ回路
303:Phase Detector
304:シフトレジスタ
305:ロック認識回路
306:LOCK信号
307:タイミング設定回路
307−1:ディレイ値格納メモリ
307−2:タイミング設定制御回路
40:タイミング判定回路
400:END信号
401:タイミング判定信号
50:温度・電圧監視回路
500:BUSY信号
60:温度・電圧センサ
600:UNLOCK信号
70:調停回路
700:ACK信号
80:パターン生成回路
CLK:クロック
Stb:ストローブ
S1〜S13:スキュー補正フローチャート
2:受信側LSI
210〜21n、201:送信側駆動回路
220〜22n、202:伝送チャネル(DT0〜DTn)
230〜23n、203:受信側駆動回路
240〜24n:タイミング調整回路
250〜25n:入力ラッチ
30:タイミング調整制御回路
301、302:可変ディレイ回路
303:Phase Detector
304:シフトレジスタ
305:ロック認識回路
306:LOCK信号
307:タイミング設定回路
307−1:ディレイ値格納メモリ
307−2:タイミング設定制御回路
40:タイミング判定回路
400:END信号
401:タイミング判定信号
50:温度・電圧監視回路
500:BUSY信号
60:温度・電圧センサ
600:UNLOCK信号
70:調停回路
700:ACK信号
80:パターン生成回路
CLK:クロック
Stb:ストローブ
S1〜S13:スキュー補正フローチャート
Claims (3)
- 周囲の環境値を測定する測定装置と、
クロック信号とデータ信号を送信する第1の回路ブロックと、
前記第1の回路ブロックが送信したクロック信号とデータ信号を受信する第2の回路ブロックであって、
前記第2の回路ブロックは、
クロック信号を入力する入力回路と、
前記クロック信号を入力してストローブ信号を出力し前記測定装置の測定値が所定の値を超えた場合にスキュー補正を行なうタイミング調整回路と、
前記ストローブ信号を用いてデータ信号をラッチするラッチ回路を有することを特徴とする信号伝送システム。 - 請求項1記載の信号伝送装置において、
前記測定装置は前記第1、第2の回路の外部に設置されることを特徴とする信号伝送システム。 - 請求項1または2記載の信号伝送装置において、
前記環境測定装置は温度と電圧の少なくともいずれか一方を測定することを特徴とする信号伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118492A JP2005303753A (ja) | 2004-04-14 | 2004-04-14 | 信号伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118492A JP2005303753A (ja) | 2004-04-14 | 2004-04-14 | 信号伝送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303753A true JP2005303753A (ja) | 2005-10-27 |
Family
ID=35334748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004118492A Pending JP2005303753A (ja) | 2004-04-14 | 2004-04-14 | 信号伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005303753A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302672A (ja) * | 2008-06-10 | 2009-12-24 | Nec Access Technica Ltd | データスキュー自動補正システム |
JP2010141703A (ja) * | 2008-12-12 | 2010-06-24 | Nec Corp | 並列データ伝送回路及び並列データ伝送方法 |
WO2014038121A1 (ja) * | 2012-09-05 | 2014-03-13 | 日本電信電話株式会社 | デジタル信号処理装置 |
US9313016B2 (en) | 2012-02-17 | 2016-04-12 | Seiko Epson Corporation | Receiver circuit, communication system, electronic device, and method for controlling receiver circuit |
-
2004
- 2004-04-14 JP JP2004118492A patent/JP2005303753A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302672A (ja) * | 2008-06-10 | 2009-12-24 | Nec Access Technica Ltd | データスキュー自動補正システム |
JP2010141703A (ja) * | 2008-12-12 | 2010-06-24 | Nec Corp | 並列データ伝送回路及び並列データ伝送方法 |
US9313016B2 (en) | 2012-02-17 | 2016-04-12 | Seiko Epson Corporation | Receiver circuit, communication system, electronic device, and method for controlling receiver circuit |
WO2014038121A1 (ja) * | 2012-09-05 | 2014-03-13 | 日本電信電話株式会社 | デジタル信号処理装置 |
JPWO2014038121A1 (ja) * | 2012-09-05 | 2016-08-08 | 日本電信電話株式会社 | デジタル信号処理装置 |
US9749061B2 (en) | 2012-09-05 | 2017-08-29 | Nippon Telegraph And Telephone Corporation | Digital signal processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6978403B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
CN105406842B (zh) | 半导体器件的输出时序控制电路及其方法 | |
JPH0784946A (ja) | データ転送方式 | |
US7236035B2 (en) | Semiconductor device adapted to minimize clock skew | |
US20170046298A1 (en) | Asynchronous first-in first-out buffer apparatus with active rate control and dynamic rate compensation and associated network device using the same | |
US8185760B2 (en) | Memory controller device, control method for memory controller device and data reception device | |
US7949080B2 (en) | Phase adjusting function evaluating method, transmission margin measuring method, information processing apparatus and computer readable information recording medium | |
CN113821399A (zh) | 安全装置及维护数据安全的方法 | |
US7246022B2 (en) | Initiation of differential link retraining upon temperature excursion | |
JP2005303753A (ja) | 信号伝送システム | |
US8311173B2 (en) | Frame pulse signal latch circuit and phase adjustment method | |
US20140191788A1 (en) | Semiconductor device compensating for internal skew and operating method thereof | |
US6859068B1 (en) | Self-correcting I/O interface driver scheme for memory interface | |
JP4236913B2 (ja) | データ転送装置 | |
US7711940B2 (en) | Circuit block and circuit system having skew compensation, and skew compensation method | |
JP4839490B2 (ja) | データスキュー自動補正システム | |
CN110998485B (zh) | 为串行链路提供低功率模式的系统和方法 | |
US20060245523A1 (en) | Method of compensating skew, digital communication system, receiver, electronic device, circuit and computer program product | |
US6665218B2 (en) | Self calibrating register for source synchronous clocking systems | |
US11018677B1 (en) | Transmission enable signal generation circuit and integrated circuit | |
US20240171164A1 (en) | Semiconductor device and delay control methods | |
KR100983510B1 (ko) | 데이터 전송회로 및 그 방법 | |
JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
JP2000307561A (ja) | バスシステム装置 | |
KR101272040B1 (ko) | 클러스터 시스템의 클럭신호 손실 방지 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |