KR101272040B1 - 클러스터 시스템의 클럭신호 손실 방지 회로 - Google Patents

클러스터 시스템의 클럭신호 손실 방지 회로 Download PDF

Info

Publication number
KR101272040B1
KR101272040B1 KR1020110085566A KR20110085566A KR101272040B1 KR 101272040 B1 KR101272040 B1 KR 101272040B1 KR 1020110085566 A KR1020110085566 A KR 1020110085566A KR 20110085566 A KR20110085566 A KR 20110085566A KR 101272040 B1 KR101272040 B1 KR 101272040B1
Authority
KR
South Korea
Prior art keywords
clock signal
edge
pulse width
pulse
detection signal
Prior art date
Application number
KR1020110085566A
Other languages
English (en)
Other versions
KR20130022731A (ko
Inventor
최윤규
Original Assignee
주식회사 에이디텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디텍 filed Critical 주식회사 에이디텍
Priority to KR1020110085566A priority Critical patent/KR101272040B1/ko
Publication of KR20130022731A publication Critical patent/KR20130022731A/ko
Application granted granted Critical
Publication of KR101272040B1 publication Critical patent/KR101272040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Abstract

본 발명은 하나의 콘트롤러에 여러 대의 송수신부를 데이지 체인 방식으로 연결하여 사용하는 클러스터 시스템에서, 각 송수신부의 환경 특성에 의하여 수신 클럭신호의 펄스폭이 변형되어 손실되는 것을 방지할 수 있도록 한 기술에 관한 것이다.
본 발명에 의한 클럭신호 손실 방지 회로는 입력되는 클럭신호의 하강에지 또는 상승에지를 검출하여 그에 따른 에지 검출신호를 출력하는 제1 에지 검출기 및, 상기 에지 검출신호에 동기하여, 미리 설정된 펄스폭을 갖는 클럭신호를 생성하여 출력하는 펄스 생성기; 상기 펄스 생성기에서 출력되는 클럭신호의 하강에지 또는 상승에지를 검출하여 그에 따른 에지 검출신호를 출력하는 제2 에지 검출기 및, 상기 제2 에지 검출기로부터 입력되는 에지 검출신호에 동기하여, 미리 설정된 펄스폭을 갖는 상기 보상펄스를 생성하여 출력하는 보상용 펄스 생성기를 포함한다.

Description

클러스터 시스템의 클럭신호 손실 방지 회로{CLOCK SIGNAL LOSS PROTECTION CIRCUIT OF CLUSTER SYSTEM}
본 발명은 하나의 콘트롤러에 여러 대의 송수신부를 데이지 체인(daisy chain) 방식으로 연결하여 사용하는 클러스터 시스템(cluster system)에서 클럭신호가 손실되는 것을 방지하는 기술에 관한 것으로, 특히 각 송수신부의 환경 특성에 의하여 수신 클럭신호의 펄스폭이 변형되어 손실되는 것을 방지할 수 있도록 한 클러스터 시스템의 클럭신호 손실 방지 회로에 관한 것이다
근래 들어, 채널 사인(Channel Sign), 클러스터 엘이디 조명(Cluster LED Lighting) 및 엘이디 커튼 디스플레이(LED curtain display) 등이 널리 보급되고 있는데, 이들 각각에 클러스터 시스템이 적용된다. 일반적으로, 상기 클러스터 시스템은 하나의 콘트롤러에 여러 대의 송수신부가 데이지 체인(daisy chain) 방식으로 연결된 구조를 갖는다.
도 1은 종래 기술에 의한 클러스터 시스템의 블록도로서 이에 도시한 바와 같이, 하나의 콘트롤러(100)에 제1-N송수신부(201-20N)가 데이지 체인 방식으로 연결되는 구조를 갖는다.
상기 제1-N송수신부(201-20N)는 클럭신호라인 및 데이터라인을 각기 통해 데이지 체인 방식으로 연결되며, 이들 각각은 도 2에서와 같이 하강에지 검출기(301)와 버퍼(302)를 구비하여 입력클럭신호(CLK_IN)에 대응되는 출력클럭신호(CLK_OUT)를 생성하는데, 이에 대하여 도 3을 참조하여 설명하면 다음과 같다.
콘트롤러(100)는 도 3에서와 같이 소정의 로우 펄스 폭(또는 구간)과 하이 펄스 폭(또는 구간)을 갖는 클럭신호(CLK0)를 전송한다.
제1송수신부(201)는 내부의 하강에지 검출기(301)를 이용하여, 상기 콘트롤러(100)로부터 수신되는 상기 클럭신호(CLK0)의 하강에지를 검출하고, 상기 하강에지 검출시점에 동기하여 상기 클럭신호(CLK0)를 추종하는 클럭신호(CLK1)를 생성한 후 버퍼(302)를 통해 다음 단의 제2송수신부(202)에 전송한다. 따라서, 상기 클럭신호(CLK1)는 도 3에서와 같은 로우 펄스폭(tPWL1-tPWL3)을 갖는다.
제2송수신부(202)는 상기 하강에지 검출기(301) 및 버퍼(302)를 이용하여 상기와 같은 로우 펄스폭을 갖는 클럭신호(CLK2)를 생성하여 다음 단의 제3송수신부(203)에 전송한다.
이후 단의 제3송수신부(203)는 상기 하강에지 검출기(301) 및 버퍼(302)를 이용하여 상기와 같은 로우 펄스폭을 갖는 클럭신호(CLK3)를 생성하여 다음 단의 송수신부에 전송한다.
마지막 단의 제N송수신부(20N) 또한 상기 송수신부들과 동일하게 동작하여 클럭신호(CLKn)를 생성한다.
상기 송수신부(201-20N)는 각각 별도로 구비한 레귤레이터를 이용하여 필요로 하는 레벨의 전원전압(예: 5V)을 생성하여 사용한다. 그런데, 상기 송수신부(201-20N)는 각기 구비한 레귤레이터들의 오차로 인하여 서로 상이한 레벨의 전원전압(예: 4.5 ~ 5.5V)을 생성하여 사용하게 된다. 또한, 상기 콘트롤러(100)에서 전송되는 상기 클럭신호(CLK0)의 주기나 펄스폭은 주변의 환경변화 등에 의해 변동될 수 있다. 또한, 상기 송수신부(201-20N)의 입출력단의 커패시턴스 또는 신호선의 저항 성분 등이 서로 상이하게 나타날 수 있다.
이와 같은 이유로 인하여 상기 각 송수신부(201-20N)에서 전송되는 클럭신호(CLK1-CLKn)의 펄스폭(예: 로우 펄스폭)이 도 3에서와 같이 축소 변형되어 손실되는 경우가 발생될 수 있다.
즉, 상기 제1송수신부(201)에서 수신되는 클럭신호의 하강에지는 상기 콘트롤러(302)에서 전송된 상기 클럭신호(CLK0)의 하강에지에 비하여 조금 지연되어 나타나므로, 상기 제1송수신부(201)는 지연량 만큼 감소된 로우 펄스폭(tPWL1-tPWL3)을 갖는 클럭신호(CLK1)를 전송하게 된다.
이후, 다음 단의 송수신부(202-20N-1)를 통해서도 상기 클럭신호의 하강에지가 계속 누적 지연되어 제3송수신부(203)에서 전송되는 클럭신호(CLK3)의 첫 번째의 로우 펄스폭과 세 번째의 로우 펄스폭은 다음 단의 송수신부에서 정상적으로 처리할 수 없을 정도로 감소되고, 마지막 단의 송수신부(20N)에서 전송되는 클럭신호(CLKn)의 첫 번째의 로우 펄스폭과 세 번째의 로우 펄스폭은 아예 손실된 것을 알 수 있다.
이와 같이 종래의 클러스터 시스템에서는 데이지 체인 방식으로 연결된 복수의 송수신부가 고유의 특성 차이 또는 환경변화에 의해 누적 지연된 형태의 펄스폭을 갖는 클럭신호를 다음 단의 송수신부로 전송하게 되므로, 임의의 송수신부에서 클럭신호를 정상적으로 처리할 수 없을 정도로 펄스폭이 감소되거나, 아예 손실되는 문제점이 발생되었다.
따라서, 본 발명의 목적은 여러 대의 송수신부를 데이지 체인 방식으로 연결하여 사용하는 클러스터 시스템에서 임의의 송수신부에서 전송되는 클럭신호의 펄스폭이 일정치 이하가 줄어들 때 해당 송수신부에서 강제로 기준 펄스폭을 유지하도록 보상처리하여 다음 단의 송수신부에서 클럭신호를 정상적으로 처리할 수 있도록 하는데 있다.
본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 클럭스터 시스템은, 콘트롤러로부터 일측 입력단자로 입력되는 클럭신호와 타측 입력단자로 입력되는 보상펄스를 오아연산하는 오아게이트; 상기 오아게이트로부터 입력되는 클럭신호의 하강에지 또는 상승에지를 검출하여 그에 따른 에지 검출신호를 출력하는 제 1에지 검출기; 상기 에지 검출신호에 동기하여, 미리 설정된 펄스폭을 갖는 클럭신호를 생성하여 출력하는 펄스 생성기; 상기 펄스 생성기에서 출력되는 클럭신호의 하강에지 또는 상승에지를 검출하여 그에 따른 에지 검출신호를 출력하는 제2 에지 검출기; 상기 제2 에지 검출기로부터 입력되는 에지 검출신호에 동기하여, 미리 설정된 펄스폭을 갖는 상기 보상펄스를 생성하여 출력하는 보상용 펄스 생성기;를 포함한다.
본 발명은 여러 대의 송수신부를 데이지 체인 방식으로 연결하여 사용하는 클러스터 시스템에서 임의의 송수신부에서 전송되는 클럭신호의 펄스폭이 일정치 이하가 줄어들 때 해당 송수신부에서 강제로 기준 펄스폭을 유지하도록 보상해 줌으로써, 어떠한 환경에서도 각 단의 송수신부에서 클럭신호를 정상적으로 처리할 수 있는 효과가 있다.
또한, 클러스터 시스템에 보다 많은 대수의 송수신부를 수용할 수 있는 효과가 있고, 클럭신호의 에지 간의 폭을 보다 좁게 설정할 수 있으므로 클럭신호의 주파수 향상에 기여할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 클러스터 시스템의 블록도이다.
도 2는 도 1의 각 송수신부에 구비되는 클럭신호 생성회로의 블록도이다.
도 3은 도 1의 각 송수신부에서 전송되는 클럭펄스의 예를 나타낸 파형도이다.
도 4는 본 발명의 실시예에 의한 클러스터 시스템의 클럭신호 손실 방지 회로의 블록도이다.
도 5 및 도 6은 본 발명에 의한 송수신부에서 전송되는 클럭펄스의 파형도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 4는 본 발명의 실시예에 의한 클러스터 시스템의 클럭신호 손실 방지 회로의 블록도로서 이에 도시한 바와 같이, 오아게이트(401), 제1 에지 검출기(402), 펄스 생성기(403), 제2 에지 검출기(404) 및 보상용 펄스 생성기(405)를 구비한다.
도 4에 도시된 클러스터 시스템의 클럭신호 손실 방지 회로(400)는 상기 도 1의 제1-N 송수신부(201-20N)에 각기 구비된다.
예를 들어, 콘트롤러(100)에서 전송되는 클럭신호(CLK0)가 도 5와 같은 경우, 상기 제1송수신부(201)에 포함된 상기 클럭신호 손실 방지회로(400)에서 클럭신호를 보상처리하는 과정에 대하여 설명하면 다음과 같다.
오아게이트(401)는 콘트롤러(100)로부터 입력되는 도 5와 같은 클럭신호(CLK0)와 보상용 펄스 생성기(405)로부터 입력되는 보상펄스(PULSE_COM)를 오아연산하여 그 연산 결과를 출력한다.
제1 에지 검출기(402)는 상기 오아게이트(401)로부터 입력되는 클럭신호의 하강에지를 검출하여 그에 따른 하강에지 검출신호를 출력한다.
펄스 생성기(403)는 상기 제1 에지 검출기(402)로부터 입력되는 하강에지 검출신호에 동기하여, 미리 설정된 로우 펄스폭(tPWL)을 갖는 클럭신호(CLK1)를 생성하여 출력한다. 상기 로우 펄스폭(tPWL)은 특별히 한정되지 않지만 적용되는 클러스터 시스템에 따라 수 ns에서 수십 ns로 설정하여 사용될 수 있다.
따라서, 상기 제1-N송수신부(201-20N)는 어떠한 경우에도 최소한 상기 로우 펄스폭(tPWL)을 갖는 클럭신호를 출력할 수 있게 된다.
이때, 제2 에지 검출기(404)는 상기 펄스 생성기(403)에서 출력되는 상기 클럭신호(CLK1)의 상승에지를 검출하여 그에 따른 상승에지 검출신호를 출력한다. 보상용 펄스 생성기(405)는 상기 제2 에지 검출기(404)로부터 입력되는 상승에지 검출신호에 동기하여, 미리 설정된 하이 펄스폭(tPWH)을 갖는 보상펄스(PULSE_COM)를 생성하여 출력한다. 상기 보상펄스(PULSE_COM)는 상기 오아게이트(401)의 타측입력단자에 전달되어 상기와 같이 연산처리된다.
그런데, 상기 펄스 생성기(403)에서 출력되는 클럭신호(CLK1)의 하이 펄스폭은 일정 폭 이상으로 유지되는 상기 클럭신호(CLK0)의 하이 펄스폭에 의해 상기 보상펄스(PULSE_COM)의 폭 이상으로 유지된다. 따라서, 상기와 같은 조건에서는 상기 보상펄스(PULSE_COM)는 상기 클럭신호(CLK1)의 하이 펄스폭 내에 포함되므로 상기 클럭신호(CLK1)에 아무런 영향을 주지 못한다.
다른 예로써, 제2송수신부(202)에서 전송되는 클럭신호(CLK2)가 도 6과 같은 경우, 상기 제3송수신부(203)에 포함된 상기 클럭신호 손실 방지회로(400)에서 클럭신호를 보상처리하는 과정에 대하여 설명하면 다음과 같다.
제2송수신부(202)에서 전송되는 도 6에서와 같은 클럭신호(CLK2)는 상기 제1 에지 검출기(402) 및 펄스 생성기(403)에 의해 상기와 같이 처리되어 상기 로우 펄스폭(tPWL)을 갖는 클럭신호(CLK3)로 출력된다.
이때, 상기 제2 에지 검출기(404)는 상기 펄스 생성기(403)에서 출력되는 상기 클럭신호(CLK2)의 상승에지를 검출하여 그에 따른 상승에지 검출신호를 출력한다.
보상용 펄스 생성기(405)는 상기 제2 에지 검출기(404)로부터 입력되는 상승에지 검출신호에 동기하여, 미리 설정된 하이 펄스폭(tPWH)을 갖는 보상펄스(PULSE_COM)를 생성하여 출력한다.
상기 보상펄스(PULSE_COM)는 상기 오아게이트(401)의 타측입력단자에 전달된다. 이에 따라, 상기 오아게이트(401)는 상기 클럭신호(CLK2)와 상기 보상펄스(PULSE_COM)를 오아 연산하여 그에 따른 클럭신호를 출력한다.
상기 오아게이트(401)에서 출력되는 클럭신호는 상기 제1 에지 검출기(402) 및 펄스 생성기(403)를 통해 상기와 같이 처리되어 도 6에서와 같은 포맷의 클럭신호(CLK3)로 출력된다.
결국, 제3송수신부(203)에 수신되는 클럭신호(CLK2)의 임의의 하이 펄스폭(예:첫 번째 하이 펄스폭)이 어떠한 이유로 인하여 기준치 이하로 줄어드는 경우, 상기와 같은 처리과정을 통해 상기 하이 펄스폭(tPWH)을 유지하도록 강제로 보상처리된다.
따라서, 상기 제1-N송수신부(201-20N)는 어떠한 경우에도 최소한 상기 하이 펄스폭(tPWH)을 갖는 클럭신호를 출력할 수 있게 된다.
본 발명의 다른 실시예로써, 상기 제1 에지 검출기(402)는 상기 오아게이트(401)로부터 입력되는 클럭신호의 상승에지를 검출하여 그에 따른 상승에지 검출신호를 출력하는 기능을 구비할 수 있다. 이와 같은 경우, 상기 펄스 생성기(403)는 상기 제1 에지 검출기(402)로부터 입력되는 상승에지 검출신호에 동기하여, 미리 설정된 하이 펄스폭(tPWH)을 갖는 클럭신호(CLK1)를 생성하여 출력한다.
본 발명의 또 다른 실시예로써, 상기 제2 에지 검출기(404)는 상기 펄스 생성기(403)에서 출력되는 클럭신호의 하강에지를 검출하여 그에 따른 하강에지 검출신호를 출력하는 기능을 구비할 수있다. 이와 같은 경우, 상기 보상용 펄스 생성기(405)는 상기 제2 에지 검출기(404)로부터 입력되는 하강에지 검출신호에 동기하여, 미리 설정된 로우 펄스폭(tPWL)을 갖는 보상펄스(PULSE_COM)를 생성하여 출력한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
100 : 콘트롤러 200 : 클럭신호 생성회로
201-20N : 제1-N 송수신부 400 : 클럭신호 손실 방지회로
401 : 오아게이트 402 : 제1 에지 검출기
403 : 펄스 생성기 404 : 제2 에지 검출기
405 : 보상용 펄스 생성기

Claims (3)

  1. 하나의 콘트롤러에 복수의 송수신부를 데이지 체인 방식으로 연결하여 사용하는 클러스터 시스템의 클럭신호 손실 방지 회로에 있어서,
    상기 송수신부는,
    상기 콘트롤러로부터 일측 입력단자로 입력되는 클럭신호와 타측 입력단자로 입력되는 보상펄스를 오아연산하는 오아게이트;
    상기 오아게이트로부터 입력되는 클럭신호의 하강에지 또는 상승에지를 검출하여 그에 따른 에지 검출신호를 출력하는 제1 에지 검출기;
    상기 에지 검출신호에 동기하여, 미리 설정된 펄스폭을 갖는 클럭신호를 생성하여 출력하는 펄스 생성기;
    상기 펄스 생성기에서 출력되는 클럭신호의 하강에지 또는 상승에지를 검출하여 그에 따른 에지 검출신호를 출력하는 제2 에지 검출기;
    상기 제2 에지 검출기로부터 입력되는 에지 검출신호에 동기하여, 미리 설정된 펄스폭을 갖는 상기 보상펄스를 생성하여 출력하는 보상용 펄스 생성기;를 각기 포함하는 것을 특징으로 하는 클러스터 시스템의 클럭신호 손실 방지 회로.
  2. 제1항에 있어서, 상기 펄스 생성기는
    상기 제1 에지 검출기로부터 입력되는 에지 검출신호에 동기하여, 미리 설정된 로우 펄스폭 또는 하이 펄스폭을 갖는 클럭신호를 생성하는 기능을 구비한 것을 특징으로 하는 클러스터 시스템의 클럭신호 손실 방지 회로.
  3. 제1항에 있어서, 상기 보상용 펄스 생성기는
    상기 제2 에지 검출기로부터 입력되는 에지 검출신호에 동기하여, 미리 설정된 하이 펄스폭 또는 로우 펄스폭을 갖는 상기 보상펄스를 생성하는 기능을 구비한 것을 특징으로 하는 클러스터 시스템의 클럭신호 손실 방지 회로.
KR1020110085566A 2011-08-26 2011-08-26 클러스터 시스템의 클럭신호 손실 방지 회로 KR101272040B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110085566A KR101272040B1 (ko) 2011-08-26 2011-08-26 클러스터 시스템의 클럭신호 손실 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085566A KR101272040B1 (ko) 2011-08-26 2011-08-26 클러스터 시스템의 클럭신호 손실 방지 회로

Publications (2)

Publication Number Publication Date
KR20130022731A KR20130022731A (ko) 2013-03-07
KR101272040B1 true KR101272040B1 (ko) 2013-06-07

Family

ID=48175330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085566A KR101272040B1 (ko) 2011-08-26 2011-08-26 클러스터 시스템의 클럭신호 손실 방지 회로

Country Status (1)

Country Link
KR (1) KR101272040B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070024240A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 주파수 검출 회로, 주파수 검출 방법 및 상기 주파수검출회로를 포함하는 반도체 장치
KR20100075860A (ko) * 2007-08-29 2010-07-05 모사이드 테크놀로지스 인코퍼레이티드 데이지-체인 메모리 구성 및 용법
US20110109228A1 (en) 2009-11-06 2011-05-12 Tsutomu Shimomura System and method for lighting power and control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070024240A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 주파수 검출 회로, 주파수 검출 방법 및 상기 주파수검출회로를 포함하는 반도체 장치
KR20100075860A (ko) * 2007-08-29 2010-07-05 모사이드 테크놀로지스 인코퍼레이티드 데이지-체인 메모리 구성 및 용법
US20110109228A1 (en) 2009-11-06 2011-05-12 Tsutomu Shimomura System and method for lighting power and control system

Also Published As

Publication number Publication date
KR20130022731A (ko) 2013-03-07

Similar Documents

Publication Publication Date Title
US9025701B2 (en) Receiver and transmission and reception system
US7135896B2 (en) Output buffer circuit and semiconductor integrated circuit
US8390614B2 (en) Timing controller and clock signal detection circuit thereof
US9313016B2 (en) Receiver circuit, communication system, electronic device, and method for controlling receiver circuit
KR100666225B1 (ko) 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법
EP2672392A1 (en) Collision detection in eia-485 bus systems
US8928421B2 (en) Control circuit for reducing electromagnetic interference
KR101272040B1 (ko) 클러스터 시스템의 클럭신호 손실 방지 회로
KR20200079807A (ko) 데이터 송신 회로
US8175194B2 (en) Signal receiving apparatus and signal processing method
KR20170008062A (ko) 트레이닝 동작을 수행하는 메모리 장치 및 이를 이용하는 메모리 시스템
US8908782B2 (en) Method and apparatus for checking asynchronous transmission of control signals
US9094183B2 (en) Circuits for receiving data
US10033525B2 (en) Transmission device and signal processing method
KR102504613B1 (ko) 표시 장치 및 이의 구동 방법
US9438410B2 (en) Semiconductor apparatus and system
US8755236B2 (en) Latch system applied to a plurality of banks of a memory circuit
JP2005303753A (ja) 信号伝送システム
US10250259B2 (en) Device and method for digital signal transmission
US20060220701A1 (en) Input Circuit of a Semiconductor Device
US11467623B2 (en) Reception device
JP5378765B2 (ja) データ転送システム
CN110534139A (zh) 具有跨域功能的半导体装置
KR20200032464A (ko) 집적 회로
KR100915532B1 (ko) 방사선 감시기의 판독 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6