JP2010245277A - 半導体センサおよびその製造方法 - Google Patents
半導体センサおよびその製造方法 Download PDFInfo
- Publication number
- JP2010245277A JP2010245277A JP2009092179A JP2009092179A JP2010245277A JP 2010245277 A JP2010245277 A JP 2010245277A JP 2009092179 A JP2009092179 A JP 2009092179A JP 2009092179 A JP2009092179 A JP 2009092179A JP 2010245277 A JP2010245277 A JP 2010245277A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- groove
- gate electrode
- movable gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供する。
【解決手段】半導体基板11の長方形状のソース部・ドレイン部の中央を分断するように溝部17を設け、この溝部17の両側の側壁17a,17bに第1,第2の半導体層13,14を形成するという簡易プロセスで製造可能な構造を採用した。この構造では第1,第2の半導体層13,14が底面方向に薄く、可動ゲート電極15の底面方向の厚みも減らして溝部17の底面方向隙間17fを確保し、可動ゲート電極15に対する底面方向への静電引力の影響を受けにくくしている。また、可動ゲート電極15に対する側壁間方向の静電引力も相殺している。従って可動ゲート電極15への不要な力を除去して感度を向上させる。
【選択図】図1
【解決手段】半導体基板11の長方形状のソース部・ドレイン部の中央を分断するように溝部17を設け、この溝部17の両側の側壁17a,17bに第1,第2の半導体層13,14を形成するという簡易プロセスで製造可能な構造を採用した。この構造では第1,第2の半導体層13,14が底面方向に薄く、可動ゲート電極15の底面方向の厚みも減らして溝部17の底面方向隙間17fを確保し、可動ゲート電極15に対する底面方向への静電引力の影響を受けにくくしている。また、可動ゲート電極15に対する側壁間方向の静電引力も相殺している。従って可動ゲート電極15への不要な力を除去して感度を向上させる。
【選択図】図1
Description
本発明は、MEMS(Micro-Electro-Mechanical Systems:微小電気機械素子)技術を用いて形成される可動ゲート型電界効果トランジスタを内蔵する半導体センサおよびその製造方法に関する。
半導体サンセは、可動ゲート電極とチャネルとの間に空隙が形成される構造の可動ゲート型電界効果トランジスタであって、加速度センサ、速度センサ、ガスセンサ、機械スイッチ、共振器、メモリなどへの応用が検討されている。例えば加速度センサとして用いるには、可動ゲート電極とチャネルとの距離が加速度により変位することをドレイン電流の変化として検出する、というものである。
しかし、この可動ゲート型電界効果トランジスタによる半導体センサでは可動ゲート電極にゲート電圧を印加すると可動ゲート電極が基板へ吸引される静電引力が発生する。この半導体センサを加速度センサとして用いる場合、静電引力による変位と比較して、加速度による変位が小さく、その結果、加速度の検出感度が悪いという問題があった。
この上記のような問題の解決を図る従来技術として、例えば、特許文献1(特許第3303430号公報、発明の名称「FET型加速度センサ」)に記載されたものが知られている。
この従来技術について図を参照しつつ説明する。図11は従来技術のFET型加速度センサの構造図である。このFET型加速度センサ100は、P型半導体基板102に形成された溝内に可動ゲート電極101が配置されており、その溝内の左右に絶縁膜108を介してP型半導体基板102の上側からN+ 型のソース領域106,P型のチャネル領域107,N+ 型のドレイン領域105が形成されている。これにより可動ゲート電極101を共用したFET対(FET_103とFET_104)が左右に構成される。なお、可動ゲート電極101は図示されていない錘および梁を介してアンカーによりP型半導体基板102に固定される、というものである。このようなFET型加速度センサ100では、左右両側の側壁からの矢印a方向の静電引力が相殺されることとなり、可動ゲート電極101の加速度による変位が大きくなって検出感度の向上を実現している。
特許文献1に記載のFET型加速度センサ100の構造ではP型半導体基板102に対して第1の拡散によりN+埋込層105を形成し、続いてP型エピタキシャル層107を形成した後、高濃度の第2のN型拡散によるN+埋込層106を形成し、最終的にドレイン領域105、ソース領域106、チャネル領域107を形成する。すなわちN+/P/N+の構造形成に3プロセスを要し、プロセスが複雑で時間やコストを要するという課題があった。
また、FET型加速度センサ100の溝部に形成された可動ゲート電極101とP型半導体基板102との間に働く静電引力のうち、溝の左右両側の側壁と可動ゲート電極101との間に働く静電引力は、左右から働いて相殺することとなるが、溝の底面と可動ゲート電極101との間に働く静電引力は相殺する力がなく、溝の底面に可動ゲート電極101が静電吸引されて接触固定されるという問題があった。静電吸引により溝の底に固定される事態の発生を回避したいという要請があった。
そこでこの発明は上記問題点を解決するためになされたものであり、その目的は、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供することにある。
本発明の請求項1に係る半導体センサは、
底面および対向する二面の側壁を有する直線状の溝部が形成される半導体基板と、
前記半導体基板の前記溝部の一方の側壁に少なくとも1個のソース電極および少なくとも1個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第1の半導体層と、
前記半導体基板の前記溝部の他方の側壁に少なくとも1個のソース電極および少なくとも1個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第2の半導体層と、
前記溝部、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
前記溝部の長手方向に伸びる棒体であり、前記溝部の側壁間方向の両側への隙間および前記溝部の底面方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
移動する前記可動ゲート電極と前記第1の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第1の半導体層から電流信号の変化として検出し、および、移動する前記可動ゲート電極と前記第2の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第2の半導体層から電流信号として検出し、物理量の変化に伴う前記可動ゲート電極の移動を電流信号として出力することを特徴とする半導体センサとした。
底面および対向する二面の側壁を有する直線状の溝部が形成される半導体基板と、
前記半導体基板の前記溝部の一方の側壁に少なくとも1個のソース電極および少なくとも1個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第1の半導体層と、
前記半導体基板の前記溝部の他方の側壁に少なくとも1個のソース電極および少なくとも1個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第2の半導体層と、
前記溝部、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
前記溝部の長手方向に伸びる棒体であり、前記溝部の側壁間方向の両側への隙間および前記溝部の底面方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
移動する前記可動ゲート電極と前記第1の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第1の半導体層から電流信号の変化として検出し、および、移動する前記可動ゲート電極と前記第2の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第2の半導体層から電流信号として検出し、物理量の変化に伴う前記可動ゲート電極の移動を電流信号として出力することを特徴とする半導体センサとした。
また、本発明の請求項2に係る半導体センサは、
前記ソース電極、前記ドレイン電極および前記チャネルが並ぶ配列方向と、前記溝部の長手方向と、が略平行であることを特徴とする請求項1に記載の半導体センサとした。
前記ソース電極、前記ドレイン電極および前記チャネルが並ぶ配列方向と、前記溝部の長手方向と、が略平行であることを特徴とする請求項1に記載の半導体センサとした。
また、本発明の請求項3に係る半導体センサは、
前記第1の半導体層では前記ソース電極が1個および前記ドレイン電極が1個であって前記チャネルが1個形成され、かつ、前記第2の半導体層では前記ソース電極が1個および前記ドレイン電極が1個であって前記チャネルが1個形成されることを特徴とする請求項1または請求項2に記載の半導体センサとした。
前記第1の半導体層では前記ソース電極が1個および前記ドレイン電極が1個であって前記チャネルが1個形成され、かつ、前記第2の半導体層では前記ソース電極が1個および前記ドレイン電極が1個であって前記チャネルが1個形成されることを特徴とする請求項1または請求項2に記載の半導体センサとした。
また、本発明の請求項4に係る半導体センサは、
前記第1の半導体層では前記ソース電極がn個および前記ドレイン電極がn個であって前記チャネルが(2n−1)個形成され、かつ、前記第2の半導体層では前記ソース電極がn個および前記ドレイン電極がn個であって前記チャネルが(2n−1)個形成されることを特徴とする請求項1または請求項2に記載の半導体センサとした。
前記第1の半導体層では前記ソース電極がn個および前記ドレイン電極がn個であって前記チャネルが(2n−1)個形成され、かつ、前記第2の半導体層では前記ソース電極がn個および前記ドレイン電極がn個であって前記チャネルが(2n−1)個形成されることを特徴とする請求項1または請求項2に記載の半導体センサとした。
また、本発明の請求項5に係る半導体センサは、
前記ソース電極は、前記可動ゲート電極の先端側に配置されることを特徴とする請求項3または請求項4に記載の半導体センサとした。
前記ソース電極は、前記可動ゲート電極の先端側に配置されることを特徴とする請求項3または請求項4に記載の半導体センサとした。
また、本発明の請求項6に係る半導体センサは、
前記第1の半導体層では前記ソース電極が(n+1)個および前記ドレイン電極がn個であって前記チャネルが2n個形成され、かつ、前記第2の半導体層では前記ソース電極が(n+1)個および前記ドレイン電極がn個であって前記チャネルが2n個形成されることを特徴とする請求項1または請求項2に記載の半導体センサとした。
前記第1の半導体層では前記ソース電極が(n+1)個および前記ドレイン電極がn個であって前記チャネルが2n個形成され、かつ、前記第2の半導体層では前記ソース電極が(n+1)個および前記ドレイン電極がn個であって前記チャネルが2n個形成されることを特徴とする請求項1または請求項2に記載の半導体センサとした。
また、本発明の請求項7に係る半導体センサは、
前記支持体は、
前記溝部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項6の何れか一項に記載の半導体センサとした。
前記支持体は、
前記溝部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項6の何れか一項に記載の半導体センサとした。
また、本発明の請求項8に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項7に記載の半導体センサとした。
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項7に記載の半導体センサとした。
また、本発明の請求項9に係る半導体センサは、
前記支持体は、前記支持部の両端を二個の梁部で接続して略H字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の側壁間方向の長さが短く形成されることを特徴とする請求項8に記載の半導体センサとした。
前記支持体は、前記支持部の両端を二個の梁部で接続して略H字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の側壁間方向の長さが短く形成されることを特徴とする請求項8に記載の半導体センサとした。
また、本発明の請求項10に係る半導体センサは、
前記支持体は、
前記溝部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項6の何れか一項に記載の半導体センサとした。
前記支持体は、
前記溝部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項6の何れか一項に記載の半導体センサとした。
また、本発明の請求項11に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項10に記載の半導体センサとした。
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項10に記載の半導体センサとした。
また、本発明の請求項12に係る半導体センサは、
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の長手方向の長さが短く形成されることを特徴とする請求項11に記載の半導体センサとした。
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の長手方向の長さが短く形成されることを特徴とする請求項11に記載の半導体センサとした。
また、本発明の請求項13に係る半導体センサは、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底面方向の隙間が大きいことを特徴とする請求項1〜請求項12の何れか一項に記載の半導体センサとした。
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底面方向の隙間が大きいことを特徴とする請求項1〜請求項12の何れか一項に記載の半導体センサとした。
また、本発明の請求項14に係る半導体センサは、
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項1〜請求項13の何れか一項に記載の半導体センサとした。
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項1〜請求項13の何れか一項に記載の半導体センサとした。
また、本発明の請求項15に係る半導体センサは、
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項1〜請求項13の何れか一項に記載の半導体センサとした。
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項1〜請求項13の何れか一項に記載の半導体センサとした。
本発明の請求項16に係る半導体センサの製造方法は、
請求項1〜請求項15の何れか一項の半導体センサの製造方法であって、
絶縁層が形成された半導体基板上に長方形状のソース部と長方形状のドレイン部とを並べて形成する電極形成工程と、
前記ソース部および前記ドレイン部と直交させて前記ソース部および前記ドレイン部を分断して両側にソース電極およびドレイン電極を設けるように溝部を形成する溝部形成工程と、
前記溝部、前記ソース電極および前記ドレイン電極とともに前記半導体基板の表面を覆う絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上側であって溝部内に犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上側であって溝部内に可動ゲート電極を形成する可動ゲート電極形成工程と、
前記犠牲層をエッチング除去する犠牲層除去工程と、
を備え、
梁構造の可動ゲート電極が半導体基板の溝部内の両側壁と対向するように溝部内の空中に設けることを特徴とする半導体センサの製造方法とした。
請求項1〜請求項15の何れか一項の半導体センサの製造方法であって、
絶縁層が形成された半導体基板上に長方形状のソース部と長方形状のドレイン部とを並べて形成する電極形成工程と、
前記ソース部および前記ドレイン部と直交させて前記ソース部および前記ドレイン部を分断して両側にソース電極およびドレイン電極を設けるように溝部を形成する溝部形成工程と、
前記溝部、前記ソース電極および前記ドレイン電極とともに前記半導体基板の表面を覆う絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上側であって溝部内に犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上側であって溝部内に可動ゲート電極を形成する可動ゲート電極形成工程と、
前記犠牲層をエッチング除去する犠牲層除去工程と、
を備え、
梁構造の可動ゲート電極が半導体基板の溝部内の両側壁と対向するように溝部内の空中に設けることを特徴とする半導体センサの製造方法とした。
本発明によれば、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供することができる。
続いて、本発明を実施するための形態の半導体センサ1について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ1の構成について図1を参照しつつ説明する。
半導体センサ1は、図1で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、溝部17を備える。以下、各構成について説明する。
半導体センサ1は、図1で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、溝部17を備える。以下、各構成について説明する。
半導体基板11は、平面度が高い表面を有するP型のシリコン基板であり、中央に溝部17が形成されている。
絶縁層12は、溝部17、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
絶縁層12は、溝部17、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
第1の半導体層13は、図1(a),(b)で示すように、半導体基板11の溝部17の一方の側壁17aに1個のソース電極131および1個のドレイン電極133が設けられ、これらソース電極131およびドレイン電極133の間にチャネル132が形成される。ソース電極131、チャネル132およびドレイン電極133が並ぶ配列方向と、溝部17の長手方向と、が略平行となるように配置される。このような第1の半導体層13は、図1(a)でも明らかなように、溝部17の側壁17aの上側(底面17cから離れる側)に配置される。
ソース電極131は、P型シリコン基板である半導体基板11上に形成された不純物拡散層(N+注入層)である電極である。そしてこのソース電極131はソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。
ドレイン電極133は、P型シリコン基板である半導体基板11上に形成された不純物拡散層(N+注入層)である電極である。そしてこのドレイン電極133はドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
チャネル132は、半導体基板11のうちソース電極131とドレイン電極133との間の領域である。
第2の半導体層14は、図1(a),(b)で示すように、半導体基板11の溝部17の一方の側壁17bに1個のソース電極141および1個のドレイン電極143が設けられ、これらソース電極141およびドレイン電極143の間にチャネル142が形成される。ソース電極141、チャネル142およびドレイン電極143が並ぶ配列方向と、溝部17の長手方向と、が略平行となるように配置される。このような第2の半導体層14は、図1(a)でも明らかなように、溝部17の側壁17bの上側(底面17cから離れる側)に配置される。
ソース電極141は、P型シリコン基板である半導体基板11上に形成された不純物拡散層(N+注入層)である電極である。そしてこのソース電極141はソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。
ドレイン電極143は、P型シリコン基板である半導体基板11上に形成された不純物拡散層(N+注入層)である電極である。そしてこのドレイン電極143はドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
チャネル142は、半導体基板11のうちソース電極141とドレイン電極143との間の領域である。
可動ゲート電極15は、Al−Siにより形成されており、溝部17内であって空中に位置する断面矩形状の棒体である。可動ゲート電極15は、その一端が支持部16に連接されて支持されている。これら可動ゲート電極15と支持部16とは、一体に形成される。可動ゲート電極15は、側壁間方向隙間17d,17eを隔ててチャネル132,142と同じ高さに配置される。可動ゲート電極15は、図1(b)では特に空中に位置する点が強調して図示されている。この可動ゲート電極15は、溝部17の長手方向に伸びるように配置される。そして、ソース電極131、チャネル132およびドレイン電極133が並ぶ配列方向、ソース電極141、チャネル142およびドレイン電極143が並ぶ配列方向、溝部17の長手方向に対し、可動ゲート電極15も略平行となるように配置される。
支持体16は、Al−Siにより形成されており、一体に設けられた可動ゲート電極15を移動可能に支持する梁構造体である。この支持体16には図示しない錘を有し、例えば、加速度や角速度の変化に応じて移動するようになされている。支持体16は、半導体基板11に取り付けられて半導体基板11に対して相対的に移動し、詳しくは可動ゲート電極15を矢印α方向に移動させる。可動ゲート電極15は二点鎖線による想像線で示す可動ゲート電極15のように側壁17a,17bと平行を維持しつつ移動する。
溝部17は、底面17c、および、対向する二面の側壁17a,17bを有する直線状の溝部である。この溝部17は、半導体基板11に形成される。二面の側壁17b,17cは、図1(b)の側面から視て、底面17aに対して略90°で両側に連接し、また二面の側壁17b,17cは略平行となるように形成されている。溝部17のみの断面は、図1(b)からも明らかなように略□状に形成される。
そして、可動ゲート電極15が溝部17の長手方向に伸びるように溝部17内に位置しており、可動ゲート電極15と溝部17の側壁17aとの間に側壁間方向隙間17dが形成され、可動ゲート電極15と溝部17の側壁17bとの間に側壁間方向隙間17eが形成され、可動ゲート電極15と溝部17の底面17cとの間に底面方向隙間17fが形成される。可動ゲート電極15は、通常は図1(b)で示すような定位置で停止するようになされており、側壁間方向隙間17d,17eおよび底面方向隙間17fを保ちつつ、溝部17内の空中に配置される。溝部17内に可動ゲート電極15がある場合、図1(b)でも明らかなように、断面が略凹字状の隙間空間が形成される。
続いてこのような半導体センサ1を使用して検出するときの動作を可動ゲート電極15の変動に着目して説明する。
可動ゲート電極15は、二点鎖線による想像線で示す可動ゲート電極15のように、平行を維持しつつα方向両側に移動する。
可動ゲート電極15は、二点鎖線による想像線で示す可動ゲート電極15のように、平行を維持しつつα方向両側に移動する。
移動する可動ゲート電極15と第1の半導体層13との間に形成される溝部17の側壁間方向隙間17dの変動による電界の変化に応じてチャネル132に誘起されるキャリアの密度が変化するため、ソース電極131とドレイン電極133との間に流れるドレイン電流も変化し、第1の半導体層13から電流信号の変化として検出することができる。
同様に、移動する可動ゲート電極15と第2の半導体層14との間に形成される溝部17の側壁間方向隙間17eの変動による電界の変化に応じてチャネル142に誘起されるキャリアの密度が変化するため、ソース電極141とドレイン電極143との間に流れるドレイン電流も変化し、第2の半導体層14から電流信号の変化として検出することができる。
このような半導体センサ1では、物理量の変化に伴う可動ゲート電極15の移動を、第1の半導体層13から電流信号の変化、および、第2の半導体層14からの電流信号の変化として出力する。これら電流信号を検出することで、例えば、加速度や角速度という物理量を検出する。
このような半導体センサ1では、以下のような利点がある。例えば、図11の従来技術ではソース電極・チャネル・ドレイン電極が上下方向に配列されて厚いものであったが、本発明の半導体センサ1では、第1,第2の半導体層13,14ではソース電極131,141、チャネル132,142、ドレイン電極133,143が可動ゲート電極15の長手方向に配列されて薄くなっており、可動ゲート電極15の底面方向(図1(b)では上下方向)の厚みを小さくできるため底面方向隙間17fの形成する空間の確保も可能となり、例えば可動ゲート電極15が静電引力により底面17cへ吸引されて変位したとしても底面方向隙間17fの存在により直ちには吸引固着されない構造とすることができる。また、底面方向隙間17fを大きくして可動ゲート電極15に対する静電引力も少なくしている。さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、上下方向に薄く構成した半導体センサ1とすることができ、加えて特にソース電極131,141は、可動ゲート電極15の先端側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
そして、上下方向に薄く構成した半導体センサ1とすることができ、加えて特にソース電極131,141は、可動ゲート電極15の先端側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
続いて、この半導体センサ1の製造方法について図2,図3を参照しつつ説明する。図2(a)は電極形成工程図であるが、電極形成工程までにSi(シリコン)製の半導体基板11の表面に、熱酸化膜である絶縁層12を形成する絶縁層形成工程までが行われているものとする。
続いて絶縁層12が形成された半導体基板上に、図2(a)で示すように、イオン注入および熱処理による拡散で不純物拡散層として長方形状のソース部18と長方形状のドレイン部19とを並べてを形成する(電極形成工程)。リンのイオンの注入により、深さ約1μm幅2.0μmのソース部18と、これより0.6μmの間隔でドレイン部19を形成する。そして、一旦、絶縁層12を除去し、活性化アニールを行う。
続いて、ソース部18およびドレイン部19ともに直交する方向に向けて溝部17を形成し、ソース部18およびドレイン部19を分断して両側にソース電極131,141およびドレイン電極133,143を形成する(溝部形成工程)。深さ1.5μmの溝部17を形成することで、側壁17aに第1の半導体層13のソース電極131およびドレイン電極133を形成し、また、反対側の側壁17bに第2の半導体層14のソース電極141およびドレイン電極143を形成する。
続いて溝部17、前記第1の半導体層13、および、第2の半導体層14とともに半導体基板11の表面を覆う絶縁層を形成する(絶縁層形成工程)。これら表面を覆うように100nm厚の熱酸化膜による絶縁層12を形成すると、図2(b)に示すように、半導体基板11の表面の全面が絶縁層12で覆われる。
続いて絶縁層12の上側に犠牲層20を形成する(犠牲層形成工程)。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する、このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図3(a)で示すようなポリシリコンの犠牲層20が形成される。犠牲層20の膜厚も0.5μmである。この犠牲層20は、略凹字状で溝部20aを有する層となっている。この溝部20aは支持体16も形成するような形状となっている。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する、このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図3(a)で示すようなポリシリコンの犠牲層20が形成される。犠牲層20の膜厚も0.5μmである。この犠牲層20は、略凹字状で溝部20aを有する層となっている。この溝部20aは支持体16も形成するような形状となっている。
続いて、犠牲層20の上側に可動ゲート電極15を形成する(可動ゲート電極形成工程)。
図3(b)で示すように特に溝部20a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
図3(b)で示すように特に溝部20a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
続いて、犠牲層20をエッチング除去する(犠牲層除去工程)。
SF6プラズマでポリシリコンの犠牲層20を除去し、図1(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の溝部17内の両側壁17a,17bと対向するように溝部17内の空中に設ける。このようにして半導体センサ1が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
SF6プラズマでポリシリコンの犠牲層20を除去し、図1(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の溝部17内の両側壁17a,17bと対向するように溝部17内の空中に設ける。このようにして半導体センサ1が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
以上、本発明の半導体センサ1の製造方法について説明した。本発明の製造方法によれば、特にソース部18とドレイン部19を半導体基板11の表面で並べて形成するようにしたため、1回のイオン注入でn+型のソース部18とn+型のドレイン部19を形成することができ、製造プロセスを簡略化できる。
続いて本発明の半導体センサの他の製造方法について図4を参照しつつ説明する。この製造方法は先に説明したソース部・ドレイン部をイオン注入で形成する工程に代えて、他の工程を採用するものである。まず、図4(a)で示すようにSi(シリコン)製の半導体基板11の表面に対し、図4(b)に示すように、ソース部・ドレイン部に相当する領域に溝21を形成する(溝形成工程)。
続いて、図4(c)に示すように、N+型の電極層22をCVD(科学的気相法)により埋め込んで形成する(電極層形成工程)。
続いて、図4(d)に示すように、半導体基板11の表面が露出するまでCMP(化学的機械的研磨)により研磨してソース部18とドレイン部19を形成する(研磨工程)。
続いて、図4(d)に示すように、半導体基板11の表面が露出するまでCMP(化学的機械的研磨)により研磨してソース部18とドレイン部19を形成する(研磨工程)。
続いて、ソース部18およびドレイン部19ともに直交する方向に向けて溝部17を形成し、ソース部18およびドレイン部19を分断して両側にソース電極131,141およびドレイン電極133,143を形成する(溝部形成工程)。深さ1.5μmの溝部17を形成することで、側壁17aに第1の半導体層13のソース電極131およびドレイン電極133を形成し、また、反対側の側壁17bに第2の半導体層14のソース電極141およびドレイン電極143を形成する。
続いて溝部17、前記第1の半導体層13、および、第2の半導体層14とともに半導体基板11の表面を覆う絶縁層を形成する(絶縁層形成工程)。これら表面を覆うように100nm厚の熱酸化膜による絶縁層12を形成すると、図2(b)に示すように、半導体基板11の表面の全面が絶縁層12で覆われる。
続いて絶縁層12の上側に犠牲層20を形成する(犠牲層形成工程)。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する、このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層は除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図3(a)で示すようなポリシリコンの犠牲層20が形成される。犠牲層20の膜厚も0.5μmである。この犠牲層20は、略凹字状で溝部20aを有する層となっている。この溝部20aは支持体16も形成するような形状となっている。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する、このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層は除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図3(a)で示すようなポリシリコンの犠牲層20が形成される。犠牲層20の膜厚も0.5μmである。この犠牲層20は、略凹字状で溝部20aを有する層となっている。この溝部20aは支持体16も形成するような形状となっている。
続いて、犠牲層20の上側に可動ゲート電極15を形成する(可動ゲート電極形成工程)。
図3(b)で示すように特に溝部20a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
図3(b)で示すように特に溝部20a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
続いて、犠牲層20をエッチング除去する(犠牲層除去工程)。
SF6プラズマでポリシリコンの犠牲層20を除去し、図1(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の溝部17内の両側壁17a,17bと対向するように溝部17内の空中に設ける。このようにして半導体センサ1が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
SF6プラズマでポリシリコンの犠牲層20を除去し、図1(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の溝部17内の両側壁17a,17bと対向するように溝部17内の空中に設ける。このようにして半導体センサ1が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
続いて他の形態の半導体センサについて図5を参照しつつ説明する。
図5に示す本形態の半導体センサ2では、先の半導体センサ1と比較すると、特に第1の半導体層13と第2の半導体層14とを変更するものであり、詳しくは、第1の半導体層13ではソース電極がn個およびドレイン電極がn個であってチャネルが(2n−1)個形成され、かつ、第2の半導体層14ではソース電極がn個およびドレイン電極がn個であってチャネルが(2n−1)個形成されるものである。
図5に示す本形態の半導体センサ2では、先の半導体センサ1と比較すると、特に第1の半導体層13と第2の半導体層14とを変更するものであり、詳しくは、第1の半導体層13ではソース電極がn個およびドレイン電極がn個であってチャネルが(2n−1)個形成され、かつ、第2の半導体層14ではソース電極がn個およびドレイン電極がn個であってチャネルが(2n−1)個形成されるものである。
具体的には図5ではn=2の場合が例示されており、第1の半導体層13ではソース電極131,135が2個およびドレイン電極133,137が2個であってチャネル132,134,136が3個形成され、かつ、第2の半導体層14ではソース電極141,145が2個およびドレイン電極143,147が2個であってチャネル142,144,146が3個形成されるものである。
そして第1の半導体層13のこれらソース電極131,135や、ドレイン電極133,137は、それぞれ深さ約1μm幅2.0μmであってこれらソース電極131,135や、ドレイン電極133,137の間はそれぞれ0.6μmの間隔となるようにイオン注入により形成する。
同様に、第2の半導体層14のこれらソース電極141,145や、ドレイン電極143,147は、それぞれ深さ約1μm幅2.0μmであってこれらソース電極141,145や、ドレイン電極143,147の間はそれぞれ0.6μmの間隔となるようにイオン注入により形成する。
同様に、第2の半導体層14のこれらソース電極141,145や、ドレイン電極143,147は、それぞれ深さ約1μm幅2.0μmであってこれらソース電極141,145や、ドレイン電極143,147の間はそれぞれ0.6μmの間隔となるようにイオン注入により形成する。
なお、ソース電極およびドレイン電極の数以外は先に図1を用いた半導体センサ1の構造および図2〜図4を用いて説明した半導体センサ1の製造方法と同じであり、同じ符号を付すとともに重複する説明を省略する。
以上本形態の半導体センサ2について説明した。この半導体センサ2では、先に説明した半導体センサ1による効果に加えて以下のような利点を有する。半導体センサ2によればチャネル数を増加させて各ソース電極・ドレイン電極間に流れるドレイン電流を加算することで総ドレイン電流を増やすことができ、検出感度が向上した。
また、特にソース電極131,141は、可動ゲート電極15の先端側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板11への漏洩電流を抑止する。
また、特にソース電極131,141は、可動ゲート電極15の先端側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板11への漏洩電流を抑止する。
続いて他の形態の半導体センサについて図6を参照しつつ説明する。
図6に示す本形態の半導体センサ3では、先の半導体センサ1と比較すると、特に第1の半導体層13と第2の半導体層14とを変更するものであり、詳しくは、第1の半導体層13ではソース電極が(n+1)個およびドレイン電極がn個であってチャネルが2n個形成され、かつ、第2の半導体層14ではソース電極が(n+1)個およびドレイン電極がn個であってチャネルが2n個形成されるものである。
図6に示す本形態の半導体センサ3では、先の半導体センサ1と比較すると、特に第1の半導体層13と第2の半導体層14とを変更するものであり、詳しくは、第1の半導体層13ではソース電極が(n+1)個およびドレイン電極がn個であってチャネルが2n個形成され、かつ、第2の半導体層14ではソース電極が(n+1)個およびドレイン電極がn個であってチャネルが2n個形成されるものである。
具体的には図6ではn=2の場合が例示されており、第1の半導体層13ではソース電極131,135,139が3個およびドレイン電極133,137が2個であってチャネル132,134,136,138が4個形成され、かつ、第2の半導体層14ではソース電極141,145,149が2個およびドレイン電極143,147が2個であってチャネル142,144,146,148が4個形成されるものである。
そして第1の半導体層13のこれらソース電極131,135,139や、ドレイン電極133,137は、それぞれ深さ約1μm幅2.0μmであってこれらソース電極131,135,139や、ドレイン電極133,137の間はそれぞれ0.6μmの間隔となるようにイオン注入により形成する。
同様に、第2の半導体層14のこれらソース電極141,145,149や、ドレイン電極143,147は、それぞれ深さ約1μm幅2.0μmであってこれらソース電極141,145や、ドレイン電極143,147の間はそれぞれ0.6μmの間隔となるようにイオン注入により形成する。
同様に、第2の半導体層14のこれらソース電極141,145,149や、ドレイン電極143,147は、それぞれ深さ約1μm幅2.0μmであってこれらソース電極141,145や、ドレイン電極143,147の間はそれぞれ0.6μmの間隔となるようにイオン注入により形成する。
なお、ソース電極およびドレイン電極の数以外は先に図1を用いた半導体センサ1の構造および図2〜図4を用いて説明した半導体センサ1の製造方法と同じであり、同じ符号を付すとともに重複する説明を省略する。
以上本形態の半導体センサ3について説明した。この半導体センサ3では、先に説明した半導体センサ1による効果に加えて以下のような利点を有する。半導体センサ3によれば、各チャネルに流れるドレイン電流を加算することで総ドレイン電流を増やすことができ、検出感度が向上した。
また、特にソース電極131,141は、可動ゲート電極15の先端側や根元側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板11への漏洩電流を抑止する。
また、先の図5を用いて説明した半導体センサ2のソース・ドレイン間のチャネルの数に比べてソース電極・ドレイン電極の占める面積を小さくすることができた。
また、特にソース電極131,141は、可動ゲート電極15の先端側や根元側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板11への漏洩電流を抑止する。
また、先の図5を用いて説明した半導体センサ2のソース・ドレイン間のチャネルの数に比べてソース電極・ドレイン電極の占める面積を小さくすることができた。
続いて他の形態の半導体センサ4について図7を参照しつつ説明する。
本形態の半導体センサ4では、図7で示すように、溝部17の側壁間方向(X方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであるが、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを溝部17の側壁間方向(X方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの両端を二個の梁部16bで接続して略H字型に形成されており、特に梁部16bは、溝部17の底面方向(矢印Z方向)の長さdよりも溝部17の側壁間方向(矢印X方向)の長さWが短く形成されるようにして、溝部17の側壁間方向(矢印X方向)に梁部16bを撓みやすくして可動ゲート電極15が溝部17の側壁間方向(矢印X方向)に移動しやすいように構成している。
本形態の半導体センサ4では、図7で示すように、溝部17の側壁間方向(X方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであるが、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを溝部17の側壁間方向(X方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの両端を二個の梁部16bで接続して略H字型に形成されており、特に梁部16bは、溝部17の底面方向(矢印Z方向)の長さdよりも溝部17の側壁間方向(矢印X方向)の長さWが短く形成されるようにして、溝部17の側壁間方向(矢印X方向)に梁部16bを撓みやすくして可動ゲート電極15が溝部17の側壁間方向(矢印X方向)に移動しやすいように構成している。
このような半導体センサ4では、梁16bの長辺方向を側壁17a,17bおよび底面17cの平行方向(矢印Y方向)に配置し、可動ゲート電極15が、溝の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)に比べて、側壁17a,17bの垂直方向である側壁間方向(矢印X方向)に動きやすいH字型の構造とした。
さらに、梁17bの断面を、幅W(矢印X方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、溝の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、溝の側壁17a,17bに垂直な側壁間方向(矢印X方向)への変位が容易な構造(換言すれば溝部17の底面方向(矢印Z方向)へは変位しにくい構造)になり、溝部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
さらに、梁17bの断面を、幅W(矢印X方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、溝の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、溝の側壁17a,17bに垂直な側壁間方向(矢印X方向)への変位が容易な構造(換言すれば溝部17の底面方向(矢印Z方向)へは変位しにくい構造)になり、溝部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
なお、第1の半導体層13および第2の半導体層14は先に図1〜図6を用いて説明した半導体センサ1,2,3の何れかの構造を採用すれば良い。この第1の半導体層13および第2の半導体層14については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ4の製造方法についても、可動ゲート15および支持体16の型となる犠牲層20の溝部20aの構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ4によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印X方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印Y方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
また、半導体センサ4の製造方法についても、可動ゲート15および支持体16の型となる犠牲層20の溝部20aの構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ4によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印X方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印Y方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
続いて他の形態の半導体センサについて図8,図9を参照しつつ説明する。
本形態では、溝部17の長手方向(矢印Y方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであり、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを溝部17の長手方向(矢印Y方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの一方の側に2個であって両側で計4個の梁部16bを接続して略工字型に形成されており、梁部16bは溝部17の底面方向の長さd(矢印Z方向の長さ)よりも溝部17の長手方向の長さW(矢印Y方向の長さ)が短く形成されるようにして、溝部17の長手方向(矢印Y方向)に梁部16bを撓みやすくして可動ゲート電極15が溝部17の長手方向(矢印Y方向)に移動しやすいように構成している。
本形態では、溝部17の長手方向(矢印Y方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであり、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを溝部17の長手方向(矢印Y方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの一方の側に2個であって両側で計4個の梁部16bを接続して略工字型に形成されており、梁部16bは溝部17の底面方向の長さd(矢印Z方向の長さ)よりも溝部17の長手方向の長さW(矢印Y方向の長さ)が短く形成されるようにして、溝部17の長手方向(矢印Y方向)に梁部16bを撓みやすくして可動ゲート電極15が溝部17の長手方向(矢印Y方向)に移動しやすいように構成している。
このような半導体センサ5では、梁16bの長辺方向(矢印X方向)を側壁17a,17bの垂直方向である側壁間方向(矢印X方向)に配置し、可動ゲート電極15が、側壁17a,17bの垂直方向である側壁間方向(矢印X方向)に比べて、溝の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)に動きやすい工字型の構造とした。
さらに、梁17bの断面を、幅W(矢印Y方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、溝部17の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、溝部17の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)への変位が容易な構造(換言すれば底面方向(矢印Z方向)へは変位しにくい構造)になり、溝部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
さらに、梁17bの断面を、幅W(矢印Y方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、溝部17の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、溝部17の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)への変位が容易な構造(換言すれば底面方向(矢印Z方向)へは変位しにくい構造)になり、溝部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
この構造では、可動ゲート電極15の矢印Y方向の変位である変位Yとドレイン電流の関係が図9で示すように段階的に変化する。すなわち複数設定した閾値を超えたかどうかを検出できる。この構造において固定電極の数を増やすことで閾値の数を増やし、ステップの数を増やすことで擬似アナログ的に使うこともできる。
さらに、第1の半導体層13、第2の半導体層14、可動ゲート電極15をそれぞれ反対側にも設けて両側のドレイン電流の差分をとる構成としている。これにより、変位に対する感度を向上させている。
なお、第1の半導体層13および第2の半導体層14は先に図1〜図6を用いて説明した半導体センサ1,2,3の何れかを採用すれば良い。この第1の半導体層13および第2の半導体層14については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ5の製造方法についても、可動ゲート15および支持体16の型となる犠牲層20の溝部20aの構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ5によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印Y方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印X方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
また、半導体センサ5の製造方法についても、可動ゲート15および支持体16の型となる犠牲層20の溝部20aの構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ5によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印Y方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印X方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
続いて他の形態の半導体センサについて図10を参照しつつ説明する。
本形態では、先に説明した半導体センサ1,2,3,4,5を改良するものである。
可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17aの長さw1(または側壁間方向隙間17bの長さw2)より可動ゲート電極15と底面との間に形成される底面方向隙間17fの長さd1を大きくした。大きさであるが、例えばa・w1=d1とし、aは少なくとも1.2を超える数(例えば2.0)とする。なお、長さが相違する以外は他の構成や製造方法は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。このような構成を採用することにより、上記した効果に加え、特に底面17cからの静電引力がさらに弱まるとともに下側へ変位しにくくなり、これら効果が相乗的に相俟って底面17cへ吸着されるおそれが殆どなくなるという利点がある。
本形態では、先に説明した半導体センサ1,2,3,4,5を改良するものである。
可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17aの長さw1(または側壁間方向隙間17bの長さw2)より可動ゲート電極15と底面との間に形成される底面方向隙間17fの長さd1を大きくした。大きさであるが、例えばa・w1=d1とし、aは少なくとも1.2を超える数(例えば2.0)とする。なお、長さが相違する以外は他の構成や製造方法は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。このような構成を採用することにより、上記した効果に加え、特に底面17cからの静電引力がさらに弱まるとともに下側へ変位しにくくなり、これら効果が相乗的に相俟って底面17cへ吸着されるおそれが殆どなくなるという利点がある。
さらに、ウェットエッチングにより犠牲層を除去するときに可動ゲート電極がリンス液の表面張力によってゲート酸化膜に固着して、固着された状態が維持されるスティクションが発生することがあるが、本形態では底面方向隙間17fの長さd1を大きくした事と相俟ってスティクションが発生しにくくなっており、可動ゲート電極が空中に位置する構造体が形成されずに動作不能になるというおそれも低減している。
以上本発明の半導体センサ1,2,3,4,5について説明した。これら半導体センサ1,2,3,4,5は、特に、物理量として加速度を検出する加速度センサとして用いることができる。可動ゲート電極15に接続される支持部15aの質量部分が加速されたとき、梁構造の可動ゲート電極15は力により変位させられる。そして、可動ゲート電極15の変位に応じてドレイン電流が変化する。このように加速度センサとして用いることが好適である。
また、物理量として角速度を検出する角速度センサとして用いることも原理上可能である。このように各種物理量を計測するセンサとすることができる。
また、物理量として角速度を検出する角速度センサとして用いることも原理上可能である。このように各種物理量を計測するセンサとすることができる。
以上、本発明の半導体センサについて説明した。これら半導体センサによれば、1回のイオン注入でn+型のソース部やn+型のドレイン部を形成し、その後にソース部やドレイン部を分断するような溝部を形成するようにして特にイオン注入というプロセスを簡略化し、且つ静電引力の対策を施すことができる。
また、可動ゲート電極の両側の側壁から静電引力が働くため、側壁間方向の静電引力が弱められる。特に、加速度・角速度に対する感度が向上するため、半導体センサを加速度センサや角速度センサとして用いたときに本発明の効果を享受できる。
また、可動ゲート電極15を支持する支持体16の梁部16bの断面を工夫することで、溝部17の底面17への静電引力に影響されにくい構造とし、不良発生の防止に寄与する。
また図8を用いて説明した半導体センサ5では一方の半導体層13,14(図8では上側の半導体層13,14)からのドレイン電流と、他方の半導体層13,14(図8では下側の半導体層13,14)からドレイン電流との差分を取ることにより感度を向上させることができる。
また図8を用いて説明した半導体センサ5では一方の半導体層13,14(図8では上側の半導体層13,14)からのドレイン電流と、他方の半導体層13,14(図8では下側の半導体層13,14)からドレイン電流との差分を取ることにより感度を向上させることができる。
なお、可動ゲート電極15や支持体16としてAl−Siを用いたが、これはポリシリコン、アルミニウム、タングステン、モリブデン、銅などの導電性材料でもよく、金属シリサイド系材料などでも適用できる。
また、ドレインとソースにn型半導体を、チャンネルにp型半導体をを用いたが、これはドレインとソースにp型半導体を、チャンネルにn型半導体を用いてもよい。
これら構成は適宜選択される。
また、ドレインとソースにn型半導体を、チャンネルにp型半導体をを用いたが、これはドレインとソースにp型半導体を、チャンネルにn型半導体を用いてもよい。
これら構成は適宜選択される。
本発明は加速度センサや角速度センサのように物理量を検出する場合に好適な半導体センサである。
1,2,3,4,5:半導体センサ
11:半導体基板
12:絶縁層
13:第1の半導体層
131,134,137:ソース電極
132,135:チャネル
133,136:ドレイン電極
14:第2の半導体層
141,144,147:ソース電極
142,145:チャネル
143,146:ドレイン電極
15:可動ゲート電極
16:支持体
16a:支持部
16b:梁部
16c:固定部
17:溝部
17a:側壁
17b:側壁
17c:底面
17d:側壁間方向隙間
17e:側壁間方向隙間
17f:底面方向隙間
18:ソース部
19:ドレイン部
20:犠牲層
20a:溝部
21:溝
22:チャネル
11:半導体基板
12:絶縁層
13:第1の半導体層
131,134,137:ソース電極
132,135:チャネル
133,136:ドレイン電極
14:第2の半導体層
141,144,147:ソース電極
142,145:チャネル
143,146:ドレイン電極
15:可動ゲート電極
16:支持体
16a:支持部
16b:梁部
16c:固定部
17:溝部
17a:側壁
17b:側壁
17c:底面
17d:側壁間方向隙間
17e:側壁間方向隙間
17f:底面方向隙間
18:ソース部
19:ドレイン部
20:犠牲層
20a:溝部
21:溝
22:チャネル
Claims (16)
- 底面および対向する二面の側壁を有する直線状の溝部が形成される半導体基板と、
前記半導体基板の前記溝部の一方の側壁に少なくとも1個のソース電極および少なくとも1個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第1の半導体層と、
前記半導体基板の前記溝部の他方の側壁に少なくとも1個のソース電極および少なくとも1個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第2の半導体層と、
前記溝部、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
前記溝部の長手方向に伸びる棒体であり、前記溝部の側壁間方向の両側への隙間および前記溝部の底面方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
移動する前記可動ゲート電極と前記第1の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第1の半導体層から電流信号の変化として検出し、および、移動する前記可動ゲート電極と前記第2の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第2の半導体層から電流信号として検出し、物理量の変化に伴う前記可動ゲート電極の移動を電流信号として出力することを特徴とする半導体センサ。 - 前記ソース電極、前記ドレイン電極および前記チャネルが並ぶ配列方向と、前記溝部の長手方向と、が略平行であることを特徴とする請求項1に記載の半導体センサ。
- 前記第1の半導体層では前記ソース電極が1個および前記ドレイン電極が1個であって前記チャネルが1個形成され、かつ、前記第2の半導体層では前記ソース電極が1個および前記ドレイン電極が1個であって前記チャネルが1個形成されることを特徴とする請求項1または請求項2に記載の半導体センサ。
- 前記第1の半導体層では前記ソース電極がn個および前記ドレイン電極がn個であって前記チャネルが(2n−1)個形成され、かつ、前記第2の半導体層では前記ソース電極がn個および前記ドレイン電極がn個であって前記チャネルが(2n−1)個形成されることを特徴とする請求項1または請求項2に記載の半導体センサ。
- 前記ソース電極は、前記可動ゲート電極の先端側に配置されることを特徴とする請求項3または請求項4に記載の半導体センサ。
- 前記第1の半導体層では前記ソース電極が(n+1)個および前記ドレイン電極がn個であって前記チャネルが2n個形成され、かつ、前記第2の半導体層では前記ソース電極が(n+1)個および前記ドレイン電極がn個であって前記チャネルが2n個形成されることを特徴とする請求項1または請求項2に記載の半導体センサ。
- 前記支持体は、
前記溝部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項6の何れか一項に記載の半導体センサ。 - 前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項7に記載の半導体センサ。 - 前記支持体は、前記支持部の両端を二個の梁部で接続して略H字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の側壁間方向の長さが短く形成されることを特徴とする請求項8に記載の半導体センサ。
- 前記支持体は、
前記溝部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項6の何れか一項に記載の半導体センサ。 - 前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項10に記載の半導体センサ。 - 前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の長手方向の長さが短く形成されることを特徴とする請求項11に記載の半導体センサ。
- 前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底面方向の隙間が大きいことを特徴とする請求項1〜請求項12の何れか一項に記載の半導体センサ。
- 前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項1〜請求項13の何れか一項に記載の半導体センサ。
- 前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項1〜請求項13の何れか一項に記載の半導体センサ。
- 請求項1〜請求項15の何れか一項の半導体センサの製造方法であって、
絶縁層が形成された半導体基板上に長方形状のソース部と長方形状のドレイン部とを並べて形成する電極形成工程と、
前記ソース部および前記ドレイン部と直交させて前記ソース部および前記ドレイン部を分断して両側にソース電極およびドレイン電極を設けるように溝部を形成する溝部形成工程と、
前記溝部、前記ソース電極および前記ドレイン電極とともに前記半導体基板の表面を覆う絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上側であって溝部内に犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上側であって溝部内に可動ゲート電極を形成する可動ゲート電極形成工程と、
前記犠牲層をエッチング除去する犠牲層除去工程と、
を備え、
梁構造の可動ゲート電極が半導体基板の溝部内の両側壁と対向するように溝部内の空中に設けることを特徴とする半導体センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092179A JP2010245277A (ja) | 2009-04-06 | 2009-04-06 | 半導体センサおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092179A JP2010245277A (ja) | 2009-04-06 | 2009-04-06 | 半導体センサおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010245277A true JP2010245277A (ja) | 2010-10-28 |
Family
ID=43097975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009092179A Pending JP2010245277A (ja) | 2009-04-06 | 2009-04-06 | 半導体センサおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010245277A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334199A (ja) * | 1993-05-21 | 1994-12-02 | Nippondenso Co Ltd | Fet型加速度センサ |
JPH0850022A (ja) * | 1994-05-30 | 1996-02-20 | Murata Mfg Co Ltd | 角速度センサ |
WO2007135064A1 (fr) * | 2006-05-18 | 2007-11-29 | Commissariat A L'energie Atomique | Dispositif sensible a un mouvement comportant au moins un transistor |
JP2008164586A (ja) * | 2006-12-04 | 2008-07-17 | Canon Inc | センサ、及びその製造方法 |
-
2009
- 2009-04-06 JP JP2009092179A patent/JP2010245277A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334199A (ja) * | 1993-05-21 | 1994-12-02 | Nippondenso Co Ltd | Fet型加速度センサ |
JPH0850022A (ja) * | 1994-05-30 | 1996-02-20 | Murata Mfg Co Ltd | 角速度センサ |
WO2007135064A1 (fr) * | 2006-05-18 | 2007-11-29 | Commissariat A L'energie Atomique | Dispositif sensible a un mouvement comportant au moins un transistor |
JP2008164586A (ja) * | 2006-12-04 | 2008-07-17 | Canon Inc | センサ、及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8596121B2 (en) | Structural member having a plurality of conductive regions | |
JP3627761B2 (ja) | 半導体力学量センサの製造方法 | |
JP5198322B2 (ja) | Mems素子及びmems素子の製造方法 | |
JPH06334199A (ja) | Fet型加速度センサ | |
JP2010112930A (ja) | 半導体力学量センサおよびその製造方法 | |
KR20140040025A (ko) | 마이크로전자 소자 및 상기 소자의 제조 방법 | |
JP2015093340A (ja) | 半導体装置の製造方法 | |
JP2007005783A (ja) | 高トポグラフィ・パターニング方法 | |
JP2007250869A (ja) | ピエゾ抵抗素子及びその製造方法 | |
JP2010245277A (ja) | 半導体センサおよびその製造方法 | |
JP2010245278A (ja) | 半導体センサ | |
JP2007071846A (ja) | 静電容量型センサとその製造方法 | |
JP3633555B2 (ja) | 半導体力学量センサ | |
JP3331648B2 (ja) | 半導体加速度センサ | |
KR20170119763A (ko) | 수평 구동 전기기계 스위칭 소자 및 그 제조방법 | |
JP5167652B2 (ja) | Mems素子 | |
JP5113185B2 (ja) | パッシェン・スタッキングを用いた充電ガード | |
JP2009250632A (ja) | 半導体力学量センサおよびその製造方法 | |
JP2006167814A (ja) | Mems素子、mems素子の製造方法 | |
US9764941B2 (en) | Micromechanical sensor device with movable gate and corresponding production method | |
JP5180161B2 (ja) | マイクロメカニカル構造体およびその製造方法 | |
JPH08320339A (ja) | 半導体力学量センサ | |
JP3477924B2 (ja) | 半導体力学量センサの製造方法 | |
JP2010221307A (ja) | 電気装置 | |
JP2007111832A (ja) | Mems素子の製造方法およびmems素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140123 |