JP2010245278A - 半導体センサ - Google Patents
半導体センサ Download PDFInfo
- Publication number
- JP2010245278A JP2010245278A JP2009092187A JP2009092187A JP2010245278A JP 2010245278 A JP2010245278 A JP 2010245278A JP 2009092187 A JP2009092187 A JP 2009092187A JP 2009092187 A JP2009092187 A JP 2009092187A JP 2010245278 A JP2010245278 A JP 2010245278A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- conductivity type
- gate electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gyroscopes (AREA)
- Pressure Sensors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供する。
【解決手段】半導体基板11の三層の半導体層の中央を分断する溝を設けて第1,第2の半導体層13,14を形成するという簡易プロセスで製造可能な構造を採用した。さらに空間部17の底方向隙間17fを確保し、可動ゲート電極15に対する底方向への静電引力の影響を受けにくくしている。また、可動ゲート電極15に対する側壁間方向の静電引力も相殺している。従って、可動ゲート電極15への不要な力を除去して感度を向上させる。
【選択図】図1
【解決手段】半導体基板11の三層の半導体層の中央を分断する溝を設けて第1,第2の半導体層13,14を形成するという簡易プロセスで製造可能な構造を採用した。さらに空間部17の底方向隙間17fを確保し、可動ゲート電極15に対する底方向への静電引力の影響を受けにくくしている。また、可動ゲート電極15に対する側壁間方向の静電引力も相殺している。従って、可動ゲート電極15への不要な力を除去して感度を向上させる。
【選択図】図1
Description
本発明は、MEMS(Micro-Electro-Mechanical Systems:微小電気機械素子)技術を用いて形成される可動ゲート型電界効果トランジスタを内蔵する半導体センサに関する。
半導体サンセは、可動ゲート電極とチャネルとの間に空隙が形成される構造の可動ゲート型電界効果トランジスタであって、加速度センサ、角速度センサ、ガスセンサ、機械スイッチ、共振器、メモリなどへの応用が検討されている。例えば加速度センサとして用いるには、可動ゲート電極とチャネルとの距離が加速度により変位することをドレイン電流の変化として検出する、というものである。
しかし、この可動ゲート型電界効果トランジスタによる半導体センサでは可動ゲート電極にゲート電圧を印加すると可動ゲート電極が半導体基板へ吸引される静電引力が発生する。この半導体センサを加速度センサとして用いる場合、静電引力による変位と比較して、加速度による変位が小さく、その結果、加速度の検出感度が悪いという問題があった。
この上記のような問題の解決を図る従来技術として、例えば、特許文献1(特許第3303430号公報、発明の名称「FET型加速度センサ」)に記載されたものが知られている。
この従来技術について図を参照しつつ説明する。図18は従来技術のFET型加速度センサの構造図である。このFET型加速度センサ100は、P型半導体基板102に形成された溝内に可動ゲート電極101が配置されており、その溝内の左右に絶縁膜108を介してP型半導体基板102の上側からN+ 型のソース領域106,P型のチャネル領域107,N+ 型のドレイン領域105が形成されている。これにより可動ゲート電極101を共用したFET対(FET_103とFET_104)が左右に構成される。なお、可動ゲート電極101は図示されていない錘および梁を介してアンカーによりP型半導体基板102に固定される、というものである。このようなFET型加速度センサ100では、左右両側の側壁からの矢印a方向の静電引力が相殺されることとなり、可動ゲート電極101の本来の加速度による変位が大きくなって検出感度の向上を実現している。
また他の従来技術として、例えば、特許文献2(特開平7−211923号公報、発明の名称「半導体加速度センサ」)、特許文献3(特許第3269274号公報、発明の名称「加速度センサ」)に記載されたものが知られている。
特許文献2に記載の半導体加速度センサは、可動電極の上方に可動電極上動用電極が配置され、可動電極と可動電極上動用電極との間に電位差を生じさせて可動電極のシリコン基板への引力を軽減する、というものである。
また、特許文献3に記載の加速度センサは、基板上に、可動部(MG)として可動ゲートG1、G2、保持用可動電極MVを設け、信号処理部を有した加速度センサにおいて、G1、G2が一方向の加速度により差動電圧を発生させ、出力信号を保持用可動電極に帰還し、可動部に掛かる加速度力を相殺する静電気力で可動部をバランスさせ、閉ループ制御で検出信号を安定させる、というものである。
図18(特許文献1)に示されるFET型加速度センサ100の構造ではP型半導体基板102に対して第1の拡散によりN+埋込層105を形成し、続いてP型エピタキシャル層107を形成した後、高濃度の第2のN型拡散によるN+埋込層106を形成し、最終的にドレイン領域105、ソース領域106、チャネル領域107を形成する、というものである。すなわちN+/P/N+の構造形成に3プロセスを要し、プロセスが複雑で時間やコストを要するという課題があった。
また、FET型加速度センサ100の溝に形成された可動ゲート電極101とP型半導体基板102との間に働く静電引力のうち、溝の左右両側の側壁と可動ゲート電極101との間に働く静電引力は、左右から働いて相殺することとなるが、溝の底面と可動ゲート電極101との間に働く静電引力は相殺する力がなく、溝の底面に可動ゲート電極101が静電吸引されて接触固定されるという問題があった。静電吸引により溝の底に固定される事態の発生を回避したいという要請があった。
また、特許文献2に記載の半導体加速度センサの構造では可動電極の上方に可動電極上動用電極が配置する必要があり、製造が容易ではないという問題があった。
また、特許文献3に記載の加速度センサの構造では、水平方向の吸引力を相殺する力を加えるものであるが、そもそも吸引力自体が働きにくい構造にしたいという要請があった、また、半導体基板側へ吸引される力については考慮されておらず、半導体基板側へも吸引されにくい構造にしたいという要請があった。
そこでこの発明は上記問題点を解決するためになされたものであり、その目的は、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサを提供することにある。
本発明の請求項1に係る半導体センサは、
直線状の溝を挟んで二区画が形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記溝、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より、前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする半導体センサとした。
直線状の溝を挟んで二区画が形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記溝、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より、前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする半導体センサとした。
また、本発明の請求項2に係る半導体センサは、
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項1に記載の半導体センサとした。
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項1に記載の半導体センサとした。
また、本発明の請求項3に係る半導体センサは、
直線状の溝を挟んで二区画が形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記溝、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
直線状の溝を挟んで二区画が形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記溝、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
また、本発明の請求項4に係る半導体センサは、
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項4に記載の半導体センサとした。
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項4に記載の半導体センサとした。
また、本発明の請求項5に係る半導体センサは、
前記絶縁層、前記第1の半導体層、前記第2の半導体層、および、前記空間部は、
半導体基板の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜して形成し、この三層および半導体基板に対して溝を形成し、溝、第1の半導体層、および、第2の半導体層とともに半導体基板の表面を覆うように絶縁層を設けて空間部を形成することを特徴とする請求項1〜請求項4の何れか一項に記載の半導体センサとした。
前記絶縁層、前記第1の半導体層、前記第2の半導体層、および、前記空間部は、
半導体基板の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜して形成し、この三層および半導体基板に対して溝を形成し、溝、第1の半導体層、および、第2の半導体層とともに半導体基板の表面を覆うように絶縁層を設けて空間部を形成することを特徴とする請求項1〜請求項4の何れか一項に記載の半導体センサとした。
また、本発明の請求項6に係る半導体センサは、
半導体基板と、
半導体基板の上に形成され、底面および二面の側壁を有する直線状の空間部を挟んで二区画が対向するように形成される絶縁層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記絶縁層の一方の区画の内部に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記絶縁層の他方の区画の内部に形成される第2の半導体層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
半導体基板と、
半導体基板の上に形成され、底面および二面の側壁を有する直線状の空間部を挟んで二区画が対向するように形成される絶縁層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記絶縁層の一方の区画の内部に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記絶縁層の他方の区画の内部に形成される第2の半導体層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
また、本発明の請求項7に係る半導体センサは、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする請求項6に記載の半導体センサとした。
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする請求項6に記載の半導体センサとした。
また、本発明の請求項8に係る半導体センサは、
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項6または請求項7に記載の半導体センサとした。
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項6または請求項7に記載の半導体センサとした。
また、本発明の請求項9に係る半導体センサは、
前記絶縁層、前記第1の半導体層、前記第2の半導体層、および、前記空間部は、前記半導体基板の上側に下地絶縁層を形成し、この下地絶縁層の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜して形成し、この三層および前記下地絶縁層に対して溝を設けて前記第1の半導体層および前記第2の半導体層とし、さらにこれら溝、前記第1の半導体層および前記第2の半導体層を覆うように設けた保護絶縁層を下地絶縁層に一体化させて絶縁層および空間部が形成されることを特徴とする請求項6〜請求項8の何れか一項に記載の半導体センサとした。
前記絶縁層、前記第1の半導体層、前記第2の半導体層、および、前記空間部は、前記半導体基板の上側に下地絶縁層を形成し、この下地絶縁層の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜して形成し、この三層および前記下地絶縁層に対して溝を設けて前記第1の半導体層および前記第2の半導体層とし、さらにこれら溝、前記第1の半導体層および前記第2の半導体層を覆うように設けた保護絶縁層を下地絶縁層に一体化させて絶縁層および空間部が形成されることを特徴とする請求項6〜請求項8の何れか一項に記載の半導体センサとした。
また、本発明の請求項10に係る半導体センサは、
二面の側壁を有するとともに表から裏への底方向に貫通するようになされた直線状の孔を挟んで二区画が対向するように形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆って空間部を形成する絶縁層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
二面の側壁を有するとともに表から裏への底方向に貫通するようになされた直線状の孔を挟んで二区画が対向するように形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆って空間部を形成する絶縁層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
また、本発明の請求項11に係る半導体センサは、
前記第1の半導体層、前記第2の半導体層、および、前記空間部は、前記半導体基板の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜により形成し、この三層および前記半導体基板に対して孔を設けて前記第1の半導体層および前記第2の半導体層とし、さらにこれら孔、前記第1の半導体層および前記第2の半導体層を覆うように絶縁層を設けて空間部が形成されることを特徴とする請求項10に記載の半導体センサとした。
前記第1の半導体層、前記第2の半導体層、および、前記空間部は、前記半導体基板の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜により形成し、この三層および前記半導体基板に対して孔を設けて前記第1の半導体層および前記第2の半導体層とし、さらにこれら孔、前記第1の半導体層および前記第2の半導体層を覆うように絶縁層を設けて空間部が形成されることを特徴とする請求項10に記載の半導体センサとした。
また、本発明の請求項12に係る半導体センサは、
前記支持体は、
前記空間部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項11の何れか一項に記載の半導体センサとした。
前記支持体は、
前記空間部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項11の何れか一項に記載の半導体センサとした。
また、本発明の請求項13に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項12に記載の半導体センサとした。
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項12に記載の半導体センサとした。
また、本発明の請求項14に係る半導体センサは、
前記支持体は、前記支持部の両端を二個の梁部で接続して略H字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の側壁間方向の長さが短く形成されることを特徴とする請求項13に記載の半導体センサとした。
前記支持体は、前記支持部の両端を二個の梁部で接続して略H字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の側壁間方向の長さが短く形成されることを特徴とする請求項13に記載の半導体センサとした。
また、本発明の請求項15に係る半導体センサは、
前記支持体は、
前記空間部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項11の何れか一項に記載の半導体センサとした。
前記支持体は、
前記空間部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項11の何れか一項に記載の半導体センサとした。
また、本発明の請求項16に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項15に記載の半導体センサとした。
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項15に記載の半導体センサとした。
また、本発明の請求項17に係る半導体センサは、
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の長手方向の長さが短く形成されることを特徴とする請求項16に記載の半導体センサとした。
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の長手方向の長さが短く形成されることを特徴とする請求項16に記載の半導体センサとした。
また、本発明の請求項18に係る半導体センサは、
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項1〜請求項17の何れか一項に記載の半導体センサとした。
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項1〜請求項17の何れか一項に記載の半導体センサとした。
また、本発明の請求項19に係る半導体センサは、
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項1〜請求項17の何れか一項に記載の半導体センサとした。
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項1〜請求項17の何れか一項に記載の半導体センサとした。
本発明によれば、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサを提供することができる。
続いて、本発明を実施するための形態の半導体センサ1について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ1の構成について図1を参照しつつ説明する。
半導体センサ1は、図1で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、空間部17を備える。以下、各構成について説明する。
半導体センサ1は、図1で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、空間部17を備える。以下、各構成について説明する。
半導体基板11は、平面度が高い表面を有するP型のシリコン基板であり、中央に溝11aを有している。
絶縁層12は、溝11a、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
絶縁層12は、溝11a、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
第1の半導体層13は、図1(a),(b)で示すように、半導体基板11の空間部17の一方の側壁17aの側に、下側からN+ 型のソース電極131、P型のチャネル132、N+ 型のドレイン電極133を有する。なお、本形態の第1の導電型はN+ 型であり、第2の導電型はP型である。これらソース電極131、チャネル132、ドレイン電極133は、後述するがイオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極131、チャネル132およびドレイン電極133が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第1の半導体層13は、図1(a)でも明らかなように、空間部17の側壁17aの上側(底面17cから離れる側)に配置される。
ソース電極131には、ソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。また、ドレイン電極133には、ドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
第2の半導体層14は、図1(a),(b)で示すように、半導体基板11の空間部17の他方の側壁17bの側に下側からN+ 型のソース電極141、P型のチャネル142、N+ 型のドレイン電極143を有する。これらソース電極141、チャネル142、ドレイン電極143は、後述するがイオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極141、チャネル142およびドレイン電極143が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第2の半導体層14は、図1(a)でも明らかなように、空間部17の側壁17bの上側(底面17cから離れる側)に配置される。
ソース電極141には、ソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。また、ドレイン電極143には、ドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
可動ゲート電極15は、Al−Siにより形成されており、空間部17内であって空中に位置する断面矩形状の棒体である。可動ゲート電極15の大きさは、例えば幅1μm、高さ1μmというものである。可動ゲート電極15は、その一端が支持部16に連接されて支持されている。これら可動ゲート電極15と支持部16とは、一体に形成される。可動ゲート電極15は、側壁間方向隙間17d,17eを隔ててチャネル132,142と同じ高さに配置される。可動ゲート電極15は、図1(b)では特に空中に位置する点が強調して図示されている。この可動ゲート電極15は、空間部17の長手方向に伸びるように配置される。そして、平面状のソース電極131、チャネル132およびドレイン電極133の平面方向、平面状のソース電極141、チャネル142およびドレイン電極143の平面方向、空間部17の長手方向に対し、可動ゲート電極15も略平行となるように配置される。
支持体16は、Al−Siにより形成されており、一体に設けられた可動ゲート電極15を移動可能に支持する梁構造体である。この支持体16には図示しない錘を有し、例えば、加速度や角速度の変化に応じて移動するようになされている。支持体16は、半導体基板11に取り付けられて半導体基板11に対して相対的に移動し、詳しくは可動ゲート電極15を矢印α方向に移動させる。可動ゲート電極15は二点鎖線による想像線で示す可動ゲート電極15のように側壁17a,17bと平行を維持しつつ移動する。
空間部17は、底面17c、および、対向する二面の側壁17a,17bを有する直線状の溝部である。この空間部17は、半導体基板11、第1の半導体層13,第2の半導体層14に絶縁層12を形成し、そして直線状の溝11aや第1の半導体層13,第2の半導体層14を覆う絶縁層12により区画されて形成される。二面の側壁17b,17cは、図1(b)の側面から視るように、底面17aに対して略90°で両側に連接し、また二面の側壁17b,17cは略平行となるように形成されている。空間部17のみの断面は、図1(b)(または図2(c))からも明らかなように略□状に形成される。
そして、可動ゲート電極15が空間部17の長手方向に伸びるように空間部17内に位置しており、可動ゲート電極15と空間部17の側壁17aとの間に側壁間方向隙間17dが形成され、可動ゲート電極15と空間部17の側壁17bとの間に側壁間方向隙間17eが形成され、可動ゲート電極15と空間部17の底面17cとの間に底方向隙間17fが形成される。可動ゲート電極15は、通常は図1(b)で示すような定位置で停止するようになされており、側壁間方向隙間17d,17eおよび底方向隙間17fを保ちつつ、空間部17内の空中に配置される。空間部17内に可動ゲート電極15がある場合、図1(b)でも明らかなように、断面が略凹字状の隙間空間が形成される。
さらに、可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17dの長さw1(または側壁間方向隙間17eの長さw2)より可動ゲート電極15と底面との間に形成される底方向隙間17fの長さd1を大きくした。大きさであるが、例えばa・w1=d1としたとき、aは少なくとも1.2を超える数(例えば2.0)とする。半導体センサ1の構成はこのようなものである。
続いてこのような半導体センサ1を使用して検出するときの動作を可動ゲート電極15の変動に着目して説明する。
可動ゲート電極15は、二点鎖線による想像線で示す可動ゲート電極15のように、平行を維持しつつα方向両側に移動する。
可動ゲート電極15は、二点鎖線による想像線で示す可動ゲート電極15のように、平行を維持しつつα方向両側に移動する。
移動する可動ゲート電極15と第1の半導体層13との間に形成される空間部17の側壁間方向隙間17dの変動による電界の変化に応じてチャネル132に誘起されるキャリアの密度が変化するため、ソース電極131とドレイン電極133との間に流れるドレイン電流も変化し、第1の半導体層13から電流信号の変化として検出することができる。
同様に、移動する可動ゲート電極15と第2の半導体層14との間に形成される空間部17の側壁間方向隙間17eの変動による電界の変化に応じてチャネル142に誘起されるキャリアの密度が変化するため、ソース電極141とドレイン電極143との間に流れるドレイン電流も変化し、第2の半導体層14から電流信号の変化として検出することができる。
このような半導体センサ1では、物理量の変化に伴う可動ゲート電極15の移動を、第1の半導体層13からの電流信号の変化、および、第2の半導体層14からの電流信号の変化として出力する。これら電流信号を検出することで、例えば、加速度や角速度という物理量を検出する。
このような半導体センサ1では、以下のような利点がある。例えば、可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17dの長さw1(または側壁間方向隙間17eの長さw2)より可動ゲート電極15と底面との間に形成される底方向隙間17fの長さd1を大きくした。このような構成を採用することにより、例えば可動ゲート電極15が静電引力により底面17cへ吸引されて変位したとしても底方向隙間17fの存在により直ちには吸引固着されない構造とすることができる。また、可動ゲート電極15に対する静電引力自体も少なくしている。これら効果が相乗的に相俟って底面17cへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
続いて、この半導体センサ1の製造方法について図2,図3を参照しつつ説明する。図2(a)は半導体層形成工程図であるが、Si(シリコン)製の半導体基板11の表面に、第1の導電型層181を成膜し、続いて第2の導電型層182を成膜し、続いて第1の導電型層183を成膜することにより、三層の積層体を形成する。この形成は例えば、CVD(化学的気相法)、MBE(分子線ビームエピタキシャル)などのエピタキシャル成長技術などの成膜により行うものとする。
続いて、三層の積層体を分離するように、半導体基板11および三層の積層体に対して幅2μm深さ1.5μmの溝11aを形成することで、三層の積層体を分断して両側にソース電極131,141、チャネル132,142およびドレイン電極133,143をまとめて形成する(溝形成工程)。ソース電極131、チャネル132およびドレイン電極133により第1の半導体層13が形成され、また、ソース電極141、チャネル142およびドレイン電極143により第2の半導体層14が形成される。
続いて溝11a、第1の半導体層13、および、第2の半導体層14とともに半導体基板11の表面を覆う絶縁層を形成する(絶縁層形成工程)。これら表面を覆うように100nm厚の熱酸化膜による絶縁層12を形成すると、図2(c)に示すように、半導体基板11の表面の全面が絶縁層12で覆われる。
続いて絶縁層12の上側に犠牲層19を形成する(犠牲層形成工程)。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する。このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図3(a)で示すようなポリシリコンの犠牲層19が形成される。犠牲層19の膜厚も0.5μmである。この犠牲層19は、略凹字状で溝部19aを有する層となっている。この溝部19aは支持体16も形成するような形状となっている。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する。このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図3(a)で示すようなポリシリコンの犠牲層19が形成される。犠牲層19の膜厚も0.5μmである。この犠牲層19は、略凹字状で溝部19aを有する層となっている。この溝部19aは支持体16も形成するような形状となっている。
続いて、犠牲層19の上側に可動ゲート電極15を形成する(可動ゲート電極形成工程)。
図3(b)で示すように特に溝部20a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
具体的には図3(a)の溝部19aを埋め、犠牲層19を覆うようにAl−Si(1%)を約2.5μm堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部19a内に残る程度にAl−Si(1%)層をエッチングすることにより1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
図3(b)で示すように特に溝部20a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
具体的には図3(a)の溝部19aを埋め、犠牲層19を覆うようにAl−Si(1%)を約2.5μm堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部19a内に残る程度にAl−Si(1%)層をエッチングすることにより1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
続いて、犠牲層19をエッチング除去する(犠牲層除去工程)。
SF6プラズマでポリシリコンの犠牲層19を除去し、図1(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の空間部17内の両側壁17a,17bと対向するように空間部17内の空中に設ける。可動ゲート電極15の大きさは、幅1μm、高さ1μmとなった。このようにして半導体センサ1が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
SF6プラズマでポリシリコンの犠牲層19を除去し、図1(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の空間部17内の両側壁17a,17bと対向するように空間部17内の空中に設ける。可動ゲート電極15の大きさは、幅1μm、高さ1μmとなった。このようにして半導体センサ1が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
以上、本発明の半導体センサ1の製造方法について説明した。この製造方法によれば、特にイオン注入および活性化アニールを不要にしており、イオン注入時および活性化アニール時の横方向拡散がなくなり、ソース電極・ドレイン電極の設計時と形成後との寸法の誤差が小さくなった。また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ1’について図4を参照しつつ説明する。本形態では、先に説明した半導体センサ1と比較すると、絶縁層12において、側壁17a,17bの絶縁層12の厚さである側壁膜厚12aより底面17cの絶縁層12の厚さである底面膜厚12bを大きくした点のみが相違する。例えば空間部17の側壁17a,17bの側壁膜厚12aが0.3μmであるのに対し、空間部17の底面17cの底面膜厚12bが0.5μmになる条件で成膜した。これ以外は先に説明した半導体センサ1の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
このような半導体センサ1’では、以下のような利点がある。例えば、可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17dの長さw1(または側壁間方向隙間17eの長さw2)より可動ゲート電極15と底面17cとの間に形成される底方向隙間17fの長さd1を大きくした。このような構成を採用することにより、例えば可動ゲート電極15が静電引力により底面17cへ吸引されて変位したとしても底方向隙間17fの存在により直ちには吸引固着されない構造とすることができる。そして、底面膜厚12bを厚くしたことにより更に可動ゲート電極15に対する静電引力自体を更に少なくしている。これら効果が相乗的に相俟って底面17cへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ2について図5を参照しつつ説明する。本形態では、先に説明した半導体センサ1と比較すると、底方向隙間17fを従来技術程度の長さとしている点のみが相違する。これ以外は先に説明した半導体センサ1の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
このような半導体センサ2では、例えば可動ゲート電極15が静電引力による影響は従来技術と同程度であるが、それでも、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱め、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ2’について図6を参照しつつ説明する。本形態では、先に説明した半導体センサ1’と比較すると、底方向隙間17fを従来技術程度の長さとしたが、絶縁層12において、側壁17a,17bの絶縁層12の厚さである側壁膜厚12aより底面17cの絶縁層12の厚さである底面膜厚12bを大きくした点のみが相違する。例えば空間部17の側壁17a,17bの側壁膜厚12aが0.3μmであるのに対し、空間部17の底面17cの底面膜厚12bが0.5μmになる条件で成膜した。これ以外は先に説明した半導体センサ1の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
このような半導体センサ2’では、以下のような利点がある。例えば、底面膜厚12bを厚くしたことにより更に可動ゲート電極15に対する静電引力自体を少なくしており、底面17cへ吸着されるおそれが少なくなるという利点がある。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて、本発明を実施するための他の形態の半導体センサ3について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ3の構成について図7を参照しつつ説明する。
半導体センサ3は、図7で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、空間部17を備える。先に図1〜図3を用いて説明した半導体センサ1と比較すると、特に半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14が相違するが、他の可動ゲート電極15、支持体16、空間部17については同じである。そこで、相違点となる半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14について重点を置いて説明する。
半導体センサ3は、図7で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、空間部17を備える。先に図1〜図3を用いて説明した半導体センサ1と比較すると、特に半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14が相違するが、他の可動ゲート電極15、支持体16、空間部17については同じである。そこで、相違点となる半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14について重点を置いて説明する。
半導体基板11は、平面度が高い表面を有するP型のシリコン基板である。先の形態のような溝を有しない点で相違する。
絶縁層12は、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、製造方法にて後述するが、特に断面凹字状の下地絶縁層12cと、断面逆ハット形の保護絶縁層12dを重ね併せたものである。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
絶縁層12は、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、製造方法にて後述するが、特に断面凹字状の下地絶縁層12cと、断面逆ハット形の保護絶縁層12dを重ね併せたものである。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
第1の半導体層13は、図7で示すように、半導体基板11の空間部17の一方の側壁17aに下側からN+ 型のソース電極131、P型のチャネル132、N+ 型のドレイン電極133を有する。なお、本形態の第1の導電型はN+ 型であり、第2の導電型はP型である。これらソース電極131、チャネル132、ドレイン電極133は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極131、チャネル132およびドレイン電極133が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第1の半導体層13は、図7でも明らかなように、空間部17の側壁17aの上側(底面17cから離れる側)に配置される。そして、先の図1〜図3で説明した半導体センサ1と比較して特に全て絶縁層12の中に配置されている点が相違する。
ソース電極131には、ソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。また、ドレイン電極133には、ドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
第2の半導体層14は、図7で示すように、半導体基板11の空間部17の他方の側壁17bに下側からN+ 型のソース電極141、P型のチャネル142、N+ 型のドレイン電極143を有する。これらソース電極141、チャネル142、ドレイン電極143は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極141、チャネル142およびドレイン電極143が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第2の半導体層14は、図7でも明らかなように、空間部17の側壁17bの上側(底面17cから離れる側)に配置される。そして、先の図1〜図3で説明した半導体センサ1と比較して特に全て絶縁層12の中に配置されている点が相違する。
ソース電極141には、ソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。また、ドレイン電極143には、ドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
以下、可動ゲート電極15、支持体16、空間部17については先の図1〜図3で説明した半導体センサ1と同じであり、重複する説明を省略する。
また、続いてこのような半導体センサ3を使用して検出するときの動作も先の図1〜図3で説明した半導体センサ1と同じであり、重複する説明を省略する。
また、続いてこのような半導体センサ3を使用して検出するときの動作も先の図1〜図3で説明した半導体センサ1と同じであり、重複する説明を省略する。
このような半導体センサ3では、以下のような利点がある。例えば、可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17dの長さw1(または側壁間方向隙間17eの長さw2)より可動ゲート電極15と底面との間に形成される底方向隙間17fの長さd1を大きくした。このような構成を採用することにより、例えば可動ゲート電極15が静電引力により底面17cへ吸引されて変位したとしても底方向隙間17fの存在により直ちには吸引固着されない構造とすることができる。また、絶縁層12からは静電引力がでないため、この点で静電引力を少なくしている。これら効果が相乗的に相俟って底面17cへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層12であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層12であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
続いて、この半導体センサ3の製造方法について図8,図9を参照しつつ説明する。図8(a)は半導体層形成工程図であるが、Si(シリコン)製の半導体基板11の表面に、まず、1μmと厚い絶縁膜である下地絶縁層12cを形成し、この下地絶縁層12cの上に、第1の導電型層181を成膜し、続いて第2の導電型層182を成膜し、続いて第1の導電型層183を成膜することにより、三層の積層体を形成する。この形成は例えば、スパッタリングやCVD(化学的気相法)のような成膜により行うものとする。
続いて、三層の積層体を分離するように、下地絶縁層12cの途中までおよび三層の積層体に対して幅2μm深さ1.5μmの溝12eを形成することで、三層の積層体を分断して両側にソース電極131,141、チャネル132,142およびドレイン電極133,143をまとめて形成する(溝形成工程)。ソース電極131、チャネル132およびドレイン電極133により第1の半導体層13が形成され、また、ソース電極141、チャネル142およびドレイン電極143により第2の半導体層14が形成される。
続いて溝12e、第1の半導体層13、および、第2の半導体層14とともに下地絶縁層12cの表面を覆う保護絶縁層12dを形成する(保護絶縁層形成工程)。これら表面を覆うように保護絶縁層12dを形成すると、図8(c)に示すように、表面が保護絶縁層12で覆われる。そして、下地絶縁層12cと保護絶縁層12dとが一体化して絶縁層12が形成される。
続いて絶縁層12の上側に犠牲層19を形成する(犠牲層形成工程)。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する。このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図9(a)で示すようなポリシリコンの犠牲層19が形成される。犠牲層19の膜厚も0.5μmである。この犠牲層19は、略凹字状で溝部19aを有する層となっている。この溝部19aは支持体16も形成するような形状となっている。
まず絶縁層12の上側にポリシリコン(Poly-Si)による犠牲層用の準備層を0.5μm成膜し、さらその上面にマスクを形成する。このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が10μmのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図9(a)で示すようなポリシリコンの犠牲層19が形成される。犠牲層19の膜厚も0.5μmである。この犠牲層19は、略凹字状で溝部19aを有する層となっている。この溝部19aは支持体16も形成するような形状となっている。
続いて、犠牲層19の上側に可動ゲート電極15を形成する(可動ゲート電極形成工程)。
図9(b)で示すように特に溝部19a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
具体的には図9(a)の溝部19aを埋め、犠牲層19を覆うようにAl−Si(1%)を約2.5μm堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部19a内に残る程度にAl−Si(1%)層をエッチングすることにより1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
図9(b)で示すように特に溝部19a内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
具体的には図9(a)の溝部19aを埋め、犠牲層19を覆うようにAl−Si(1%)を約2.5μm堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部19a内に残る程度にAl−Si(1%)層をエッチングすることにより1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
続いて、犠牲層19をエッチング除去する(犠牲層除去工程)。
SF6プラズマでポリシリコンの犠牲層19を除去し、図7で示すように、梁構造の可動ゲート電極15が半導体基板11の空間部17内の両側壁17a,17bと対向するように空間部17内の空中に設ける。可動ゲート電極15の大きさは、幅1μm、高さ1μmとなった。このようにして半導体センサ3が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
SF6プラズマでポリシリコンの犠牲層19を除去し、図7で示すように、梁構造の可動ゲート電極15が半導体基板11の空間部17内の両側壁17a,17bと対向するように空間部17内の空中に設ける。可動ゲート電極15の大きさは、幅1μm、高さ1μmとなった。このようにして半導体センサ3が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
以上、本発明の半導体センサ3の製造方法について説明した。本発明の製造方法によれば、特にイオン注入および活性化アニールを不要にしており、イオン注入時および活性化アニール時の横方向拡散がなくなり、ソース電極・ドレイン電極の設計時と形成後との寸法の誤差が小さくなった。また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ3’について図10を参照しつつ説明する。本形態では、先に説明した半導体センサ3と比較すると、絶縁層12において、側壁17a,17bの絶縁層12の厚さである側壁膜厚12aより底面17cの絶縁層12の厚さである底面膜厚12bを大きくした点のみが相違する。例えば空間部17の側壁17a,17bの側壁膜厚12aが0.3μmであるのに対し、空間部17の底面17cの底面膜厚12bが0.5μmになる条件で成膜した。これ以外は先に説明した半導体センサ3と構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
このような半導体センサ3’では、以下のような利点がある。例えば、可動ゲート電極15と一方の側壁17a(または側壁17b)との間に形成される側壁間方向隙間17dの長さw1(または側壁間方向隙間17eの長さw2)より可動ゲート電極15と底面との間に形成される底方向隙間17fの長さd1を大きくした。このような構成を採用することにより、例えば可動ゲート電極15が静電引力により底面17cへ吸引されて変位したとしても底方向隙間17fの存在により直ちには吸引固着されない構造とすることができる。また、絶縁層12からは静電引力がでないため、この点でも静電引力を少なくしている。そして、底面膜厚12bを厚くしたことにより更に可動ゲート電極15に対する静電引力自体を少なくする。これら効果が相乗的に相俟って底面17cへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ4について図11を参照しつつ説明する。本形態では、先に説明した半導体センサ3と比較すると、底方向隙間17fを従来技術程度の長さとしてる点のみが相違する。これ以外は先に説明した半導体センサ1の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
このような半導体センサ4では、例えば距離に起因する可動ゲート電極15への静電引力の影響は従来技術と同程度であるが、それでも、絶縁層12からは静電引力がでないため、この点でも静電引力を少なくし、また、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱め、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ4’について図12を参照しつつ説明する。本形態では、先に説明した半導体センサ3と比較すると、底方向隙間17fを従来技術程度の長さとしたが、絶縁層12において、側壁17a,17bの絶縁層12の厚さである側壁膜厚12aより底面17cの絶縁層12の厚さである底面膜厚12bを大きくした点のみが相違する。例えば空間部17の側壁17a,17bの側壁膜厚12aが0.3μmであるのに対し、空間部17の底面17cの底面膜厚12bが0.5μmになる条件で成膜した。これ以外は先に説明した半導体センサ3と構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
このような半導体センサ4’では、以下のような利点がある。例えば、底面膜厚12bを厚くしたことにより更に可動ゲート電極15に対する静電引力自体を更に少なくしており、底面17cへ吸着されるおそれが少なくなるという利点がある。また、例えば距離に起因する可動ゲート電極15への静電引力の影響は従来技術と同程度であるが、それでも、絶縁層12からは静電引力がでないため、この点でも静電引力を少なくし、また、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱める。これら効果が相乗的に相俟って、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
また、ソース電極131,141の下側は絶縁層であるため、この点でも半導体基板11への漏洩電流を抑止するという効果も奏しうる。
また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて、本発明を実施するための他の形態の半導体センサ5について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ5の構成について図13を参照しつつ説明する。
半導体センサ5は、図13で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、空間部17を備える。以下、各構成について説明する。
半導体センサ5は、図13で示すように、半導体基板11、絶縁層12、第1の半導体層13、第2の半導体層14、可動ゲート電極15、支持体16、空間部17を備える。以下、各構成について説明する。
半導体基板11は、平面度が高い表面を有するP型のシリコン基板であり、中央に孔11bを有している。
絶縁層12は、孔11b、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
絶縁層12は、孔11b、第1の半導体層13、第2の半導体層14とともに半導体基板11の表面を覆うシリコン酸化膜である。この絶縁層12は、半導体基板11の表面を熱酸化することにより形成される。
第1の半導体層13は、図13(a),(b)で示すように、半導体基板11の空間部17の一方の側壁17aの側に、下側からN+ 型のソース電極131、P型のチャネル132、N+ 型のドレイン電極133を有する。なお、本形態の第1の導電型はN+ 型であり、第2の導電型はP型である。これらソース電極131、チャネル132、ドレイン電極133は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極131、チャネル132およびドレイン電極133が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第1の半導体層13は、図13(a)でも明らかなように、空間部17の側壁17aの上側に配置される。
ソース電極131には、ソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。また、ドレイン電極133には、ドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
第2の半導体層14は、図13(a),(b)で示すように、半導体基板11の空間部17の他方の側壁17bの側に、下側からN+ 型のソース電極141、P型のチャネル142、N+ 型のドレイン電極143を有する。これらソース電極141、チャネル142、ドレイン電極143は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極141、チャネル142およびドレイン電極143が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第2の半導体層14は、図13(a)でも明らかなように、空間部17の側壁17bの上側に配置される。
ソース電極141には、ソース配線部(図示せず)と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路(図示せず)と接続されることとなる。また、ドレイン電極143には、ドレイン配線部(図示せず)と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路(図示せず)と接続されることとなる。
可動ゲート電極15は、Al−Siにより形成されており、空間部17内であって空中に位置する断面略三角状の棒体である。可動ゲート電極15の大きさは、例えば広い部分で1μm、高さは1μmというものである。可動ゲート電極15は、その一端が支持部16に連接されて支持されている。これら可動ゲート電極15と支持部16とは、一体に形成される。可動ゲート電極15は、側壁間方向隙間17d,17eを隔ててチャネル132,142と同じ高さに配置される。可動ゲート電極15は、図13(b)では特に空中に位置する点が強調して図示されている。この可動ゲート電極15は、空間部17の長手方向に伸びるように配置される。そして、平面状のソース電極131、チャネル132およびドレイン電極133の平面方向、平面状のソース電極141、チャネル142およびドレイン電極143の平面方向、空間部17の長手方向に対し、可動ゲート電極15も略平行となるように配置される。
支持体16は、Al−Siにより形成されており、一体に設けられた可動ゲート電極15を移動可能に支持する梁構造体である。この支持体16には図示しない錘を有し、例えば、加速度や角速度の変化に応じて移動するようになされている。支持体16は、半導体基板11に取り付けられて半導体基板11に対して相対的に移動し、詳しくは可動ゲート電極15を矢印α方向に移動させる。
空間部17は、対向する二面の側壁17a,17bを有する直線状の孔である。この空間部17は、半導体基板11、第1の半導体層13,第2の半導体層14に絶縁層12を形成すると、直線状の孔11bや第1の半導体層13,第2の半導体層14を覆う絶縁層12により区画されて形成される。二面の側壁17b,17cは略平行となるように形成されている。空間部17のみの断面は、図13(b)(または図14(c))からも明らかなように略□状に形成される。
そして、可動ゲート電極15が空間部17の長手方向に伸びるように空間部17内に位置しており、可動ゲート電極15と空間部17の側壁17aとの間に側壁間方向隙間17dが形成され、可動ゲート電極15と空間部17の側壁17bとの間に側壁間方向隙間17eが形成される。可動ゲート電極15は、通常は図13(b)で示すような定位置で停止するようになされており、側壁間方向隙間17d,17eを保ちつつ、空間部17内の空中に配置される。空間部17内に可動ゲート電極15がある場合、図13(b)でも明らかなように、断面が略凹字状の隙間空間が形成される。半導体センサ5の構成はこのようなものである。
なお、このような半導体センサ5を使用して検出するときの動作は、先に説明した半導体センサ1の可動ゲート電極15と第1の半導体層13との間に形成される空間部17の側壁間方向隙間17d,17eの変動による電界の変化による動作と同じであり、重複する説明を省略する。
なお、このような半導体センサ5を使用して検出するときの動作は、先に説明した半導体センサ1の可動ゲート電極15と第1の半導体層13との間に形成される空間部17の側壁間方向隙間17d,17eの変動による電界の変化による動作と同じであり、重複する説明を省略する。
このような半導体センサ5では、以下のような利点がある。例えば、可動ゲート電極15の底方向には半導体基板が存在しない。このような構成を採用することにより、可動ゲート電極15の下側から静電引力を受けることがなくなった。また、仮に下側の側壁17a,17bから静電引力を受けることにより底方向へ吸引されて変位したとしてももはや底面がなく吸引固着されない構造とすることができる。また、可動ゲート電極15に対する静電引力自体も少なくしている。これら効果が相乗的に相俟って底面へ吸着される事態の発生が完全になくなるという利点がある。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
さらにまた、可動ゲート電極15の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、特に下側にソース電極131,141を配置して、電流が下側から上側へ流れるようにしているため半導体基板11への漏洩電流を抑止するという効果も奏しうる。
続いて、この半導体センサ5の製造方法について図14,図15を参照しつつ説明する。図14(a)は半導体層形成工程図であるが、Si(シリコン)製の半導体基板11の表面に、第1の導電型層181を成膜し、続いて第2の導電型層182を成膜し、続いて第1の導電型層183を成膜することにより、三層の積層体を形成する。この形成は例えば、スパッタリングやCVD(化学的気相法)のような成膜により行うものとする。
続いて、三層の積層体を分離するように、半導体基板11および三層の積層体に対して幅2μmの孔11bを形成することで、三層の積層体を分断して両側にソース電極131,141、チャネル132,142およびドレイン電極133,143をまとめて形成する(孔形成工程)。ソース電極131、チャネル132およびドレイン電極133により第1の半導体層13が形成され、また、ソース電極141、チャネル142およびドレイン電極143により第1の半導体層13が形成される。
続いて孔11b、第1の半導体層13、および、第2の半導体層14とともに半導体基板11の表面を覆う100nm厚の絶縁層を形成する(絶縁層形成工程)。これら表面を覆うように100nm厚の熱酸化膜による絶縁層12を形成すると、図13(c)に示すように、半導体基板11の表面の全面が絶縁層12で覆われる。そして空間部17が形成される。
続いて空間部17を埋め戻して準備層20を形成する(準備層形成工程)。
空間部17の中にポリシリコン(Poly-Si)を堆積させて、図15(a)で示すような準備層20を形成する。
続いて、この準備層20に対してプラズマエッチングにより、孔11bの途中まで達する穴21を形成し、図15(b)で示すようなポリシリコンの犠牲層22が形成される。溝内壁のポリシリコン厚さは薄いところで約0.5μmとなった。この犠牲層22は、略凹字状でV字状の穴21を有する層となっている。この穴21は支持体16も形成するような形状となっている。
空間部17の中にポリシリコン(Poly-Si)を堆積させて、図15(a)で示すような準備層20を形成する。
続いて、この準備層20に対してプラズマエッチングにより、孔11bの途中まで達する穴21を形成し、図15(b)で示すようなポリシリコンの犠牲層22が形成される。溝内壁のポリシリコン厚さは薄いところで約0.5μmとなった。この犠牲層22は、略凹字状でV字状の穴21を有する層となっている。この穴21は支持体16も形成するような形状となっている。
続いて、犠牲層19の上側に可動ゲート電極15を形成する(可動ゲート電極形成工程)。
図15(c)で示すように特に穴21内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
具体的には図15(b)の溝部21を埋め、犠牲層22を覆うようにAl−Si(1%)を約2.5μm堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部21内に残る程度にAl−Si(1%)層をエッチングすることによりAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
図15(c)で示すように特に穴21内にAl−Si(1%)を堆積して、1μm厚のAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
具体的には図15(b)の溝部21を埋め、犠牲層22を覆うようにAl−Si(1%)を約2.5μm堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部21内に残る程度にAl−Si(1%)層をエッチングすることによりAl−Si(1%)の可動ゲート電極15や支持体16を形成する。
続いて、犠牲層19をエッチング除去する(犠牲層除去工程)。
SF6プラズマでポリシリコンの犠牲層22を除去し、図13(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の空間部17内の両側壁17a,17bと対向するように空間部17内の空中に設ける。可動ゲート電極15の大きさは、幅1μm、高さ1μmとなった。このようにして半導体センサ5が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
SF6プラズマでポリシリコンの犠牲層22を除去し、図13(a)で示すように、梁構造の可動ゲート電極15が半導体基板11の空間部17内の両側壁17a,17bと対向するように空間部17内の空中に設ける。可動ゲート電極15の大きさは、幅1μm、高さ1μmとなった。このようにして半導体センサ5が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
以上、本発明の半導体センサ5の製造方法について説明した。本発明の製造方法によれば、特にイオン注入および活性化アニールを不要にしており、イオン注入時および活性化アニール時の横方向拡散がなくなり、ソース電極・ドレイン電極の設計時と形成後との寸法の誤差が小さくなった。また、第1,第2の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
続いて他の形態の半導体センサ6について図16を参照しつつ説明する。
本形態の半導体センサ6では、図16で示すように、空間部17の側壁間方向(X方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであるが、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを空間部17の側壁間方向(X方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの両端を二個の梁部16bで接続して略H字型に形成されており、特に梁部16bは、空間部17の底方向(矢印Z方向)の長さdよりも空間部17の側壁間方向(矢印X方向)の長さWが短く形成されるようにして、空間部17の側壁間方向(矢印X方向)に梁部16bを撓みやすくして可動ゲート電極15が空間部17の側壁間方向(矢印X方向)に移動しやすいように構成している。
本形態の半導体センサ6では、図16で示すように、空間部17の側壁間方向(X方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであるが、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを空間部17の側壁間方向(X方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの両端を二個の梁部16bで接続して略H字型に形成されており、特に梁部16bは、空間部17の底方向(矢印Z方向)の長さdよりも空間部17の側壁間方向(矢印X方向)の長さWが短く形成されるようにして、空間部17の側壁間方向(矢印X方向)に梁部16bを撓みやすくして可動ゲート電極15が空間部17の側壁間方向(矢印X方向)に移動しやすいように構成している。
このような半導体センサ6では、梁16bの長辺方向を側壁17a,17bおよび底面17cの平行方向(矢印Y方向)に配置し、可動ゲート電極15が、溝の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)に比べて、側壁17a,17bの垂直方向である側壁間方向(矢印X方向)に動きやすいH字型の構造とした。
さらに、梁17bの断面を、幅W(矢印X方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、溝の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、溝の側壁17a,17bに垂直な側壁間方向(矢印X方向)への変位が容易な構造(換言すれば空間部17の底面方向(矢印Z方向)へは変位しにくい構造)になり、空間部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
さらに、梁17bの断面を、幅W(矢印X方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、溝の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、溝の側壁17a,17bに垂直な側壁間方向(矢印X方向)への変位が容易な構造(換言すれば空間部17の底面方向(矢印Z方向)へは変位しにくい構造)になり、空間部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
なお、第1の半導体層13および第2の半導体層14は先に図1〜図15を用いて説明した半導体センサ1,1’,2,2’,3,3’4,4’,5の何れかの構造を採用すれば良い。この第1の半導体層13および第2の半導体層14については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ6の製造方法についても、可動ゲート15および支持体16の型となる犠牲層の溝部や孔部の構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ6によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印X方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印Y方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
また、半導体センサ6の製造方法についても、可動ゲート15および支持体16の型となる犠牲層の溝部や孔部の構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ6によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印X方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印Y方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
続いて他の形態の半導体センサについて図17を参照しつつ説明する。
本形態では、空間部17の長手方向(矢印Y方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであり、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを空間部17の長手方向(矢印Y方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの一方の側に2個であって両側で計4個の梁部16bを接続して略工字型に形成されており、梁部16bは空間部17の底面方向の長さd(矢印Z方向の長さ)よりも空間部17の長手方向の長さW(矢印Y方向の長さ)が短く形成されるようにして、空間部17の長手方向(矢印Y方向)に梁部16bを撓みやすくして可動ゲート電極15が空間部17の長手方向(矢印Y方向)に移動しやすいように構成している。
本形態では、空間部17の長手方向(矢印Y方向)に可動ゲート電極15が移動するように支持体16が可動ゲート電極15を支持するというものであり、詳しくは、支持体16は、可動ゲート電極15を支持する支持部16aと、支持部16aを空間部17の長手方向(矢印Y方向)に移動可能に支持する梁部16bと、梁部16bを絶縁層12を介して半導体基板11に固定する固定部16cと、を備えている。支持部16aと梁部16bとは中空にある。この支持体16は、支持部16aの一方の側に2個であって両側で計4個の梁部16bを接続して略工字型に形成されており、梁部16bは空間部17の底面方向の長さd(矢印Z方向の長さ)よりも空間部17の長手方向の長さW(矢印Y方向の長さ)が短く形成されるようにして、空間部17の長手方向(矢印Y方向)に梁部16bを撓みやすくして可動ゲート電極15が空間部17の長手方向(矢印Y方向)に移動しやすいように構成している。
このような半導体センサ5では、梁16bの長辺方向(矢印X方向)を側壁17a,17bの垂直方向である側壁間方向(矢印X方向)に配置し、可動ゲート電極15が、側壁17a,17bの垂直方向である側壁間方向(矢印X方向)に比べて、溝の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)に動きやすい工字型の構造とした。
さらに、梁17bの断面を、幅W(矢印Y方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、空間部17の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、空間部17の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)への変位が容易な構造(換言すれば底面方向(矢印Z方向)へは変位しにくい構造)になり、空間部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
さらに、梁17bの断面を、幅W(矢印Y方向の長さ)0.5μmに比べて厚さd(矢印Z方向の長さ)1μmと大きくした。このため、可動ゲート電極15の変位が、空間部17の底面17cに垂直な底面方向(矢印Z方向)への変位に比べて、空間部17の側壁17a,17bおよび底面17cの平行方向(矢印Y方向)への変位が容易な構造(換言すれば底面方向(矢印Z方向)へは変位しにくい構造)になり、空間部17の底面17cからの静電引力に拘わらず吸着されない構造とした。
この構造では、可動ゲート電極15の矢印Y方向の変位である変位Yとドレイン電流の関係は、可動ゲート電極15とドレイン132,142とが対向する距離に比例するように変化する。
さらに、第1の半導体層13、第2の半導体層14、可動ゲート電極15をそれぞれ反対側にも設けて両側のドレイン電流の差分をとる構成としている。これにより、変位に対する感度を向上させている。
さらに、第1の半導体層13、第2の半導体層14、可動ゲート電極15をそれぞれ反対側にも設けて両側のドレイン電流の差分をとる構成としている。これにより、変位に対する感度を向上させている。
なお、第1の半導体層13および第2の半導体層14は先に図1〜図15を用いて説明した半導体センサ1,1’,2,2’,3,3’4,4’,5の何れかの構造を採用すれば良い。この第1の半導体層13および第2の半導体層14については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ7の製造方法についても、可動ゲート15および支持体16の型となる犠牲層の溝部や穴の構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ7によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印Y方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印X方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
また、半導体センサ7の製造方法についても、可動ゲート15および支持体16の型となる犠牲層の溝部や穴の構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ7によれば、可動ゲート電極15の移動方向は、物理量の検出感度を高める側壁間方向(矢印Y方向)へはより動きやすくし、物理量の検出に不要な他の方向(矢印X方向、矢印Z方向)へは動きにくくしているため、検出感度の向上に寄与する。
以上本発明の半導体センサ1,1’,2,2’,3,3’4,4’,5,6,7について説明した。これら半導体センサ1,1’,2,2’,3,3’4,4’,5,6,7は、特に、物理量として加速度を検出する加速度センサとして用いることができる。可動ゲート電極15に接続される支持部15aの質量部分が加速されたとき、梁構造の可動ゲート電極15は力により変位させられる。そして、可動ゲート電極15の変位に応じてドレイン電流が変化する。このように加速度センサとして用いることが好適である。
また、物理量として角速度を検出する角速度センサとして用いることも原理上可能である。このように各種物理量を計測するセンサとすることができる。
また、物理量として角速度を検出する角速度センサとして用いることも原理上可能である。このように各種物理量を計測するセンサとすることができる。
これらのような半導体センサによれば、第1の導電型/第2の導電型/第1の導電型の三層の積層体を形成し、その後に三層の積層体を分断するような溝部を形成して第1,第2の半導体層をともに設けるようにした。このような構成を採用したため、特にイオン注入というプロセスを省略でき、且つ静電引力の対策を施すことができる。
また、可動ゲート電極の両側の側壁から静電引力が働くため、側壁間方向の静電引力が弱められる。特に、加速度・角速度に対する感度が向上するため、半導体センサを加速度センサや角速度センサとして用いたときに本発明の効果を享受できる。
また、可動ゲート電極15を支持する支持体16の梁部16bの断面を工夫することで、空間部17の底面17への静電引力に影響されにくい構造とし、不良発生の防止に寄与する。
また図17を用いて説明した半導体センサ7では一方の半導体層13,14(図17では上側の半導体層13,14)からのドレイン電流と、他方の半導体層13,14(図17では下側の半導体層13,14)からドレイン電流との差分を取ることにより感度を向上させることができる。
また図17を用いて説明した半導体センサ7では一方の半導体層13,14(図17では上側の半導体層13,14)からのドレイン電流と、他方の半導体層13,14(図17では下側の半導体層13,14)からドレイン電流との差分を取ることにより感度を向上させることができる。
なお、可動ゲート電極15や支持体16としてAl−Siを用いたが、これはポリシリコン、アルミニウム、タングステン、モリブデン、銅などの導電性材料でもよく、金属シリサイド系材料なども用いることができる。
また、ドレインとソースにn型半導体を、チャンネルにp型半導体をを用いたが、これはドレインとソースにp型半導体を、チャンネルにn型半導体を用いてもよい。
これら構成は適宜選択される。
また、ドレインとソースにn型半導体を、チャンネルにp型半導体をを用いたが、これはドレインとソースにp型半導体を、チャンネルにn型半導体を用いてもよい。
これら構成は適宜選択される。
本発明は加速度センサや角速度センサのように物理量を検出する場合に好適な半導体センサである。
1,1’,2,2’,3,3’4,4’,5,6,7:半導体センサ
11:半導体基板
12:絶縁層
12a:側壁膜厚
12b:底面膜厚
12c:下地絶縁層
12d:保護絶縁層
12e:溝
13:第1の半導体層
131:ソース電極
132:チャネル
133:ドレイン電極
14:第2の半導体層
141:ソース電極
142:チャネル
143:ドレイン電極
15:可動ゲート電極
16:支持体
16a:支持部
16b:梁部
16c:固定部
17:空間部
17a:側壁
17b:側壁
17c:底面
17d:側壁間方向隙間
17e:側壁間方向隙間
17f:底方向隙間
181:第1の導電型層
182:第2の導電型層
183:第1の導電型層
19:犠牲層
20:準備層
20a:溝部
21:穴
22:犠牲層
11:半導体基板
12:絶縁層
12a:側壁膜厚
12b:底面膜厚
12c:下地絶縁層
12d:保護絶縁層
12e:溝
13:第1の半導体層
131:ソース電極
132:チャネル
133:ドレイン電極
14:第2の半導体層
141:ソース電極
142:チャネル
143:ドレイン電極
15:可動ゲート電極
16:支持体
16a:支持部
16b:梁部
16c:固定部
17:空間部
17a:側壁
17b:側壁
17c:底面
17d:側壁間方向隙間
17e:側壁間方向隙間
17f:底方向隙間
181:第1の導電型層
182:第2の導電型層
183:第1の導電型層
19:犠牲層
20:準備層
20a:溝部
21:穴
22:犠牲層
Claims (19)
- 直線状の溝を挟んで二区画が形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記溝、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より、前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする半導体センサ。 - 前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項1に記載の半導体センサ。
- 直線状の溝を挟んで二区画が形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記溝、前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサ。 - 前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項3に記載の半導体センサ。
- 前記絶縁層、前記第1の半導体層、前記第2の半導体層、および、前記空間部は、
半導体基板の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜して形成し、この三層および半導体基板に対して溝を形成し、溝、第1の半導体層、および、第2の半導体層とともに半導体基板の表面を覆うように絶縁層を設けて空間部を形成することを特徴とする請求項1〜請求項4の何れか一項に記載の半導体センサ。 - 半導体基板と、
半導体基板の上に形成され、底面および二面の側壁を有する直線状の空間部を挟んで二区画が対向するように形成される絶縁層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記絶縁層の一方の区画の内部に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記絶縁層の他方の区画の内部に形成される第2の半導体層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサ。 - 前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする請求項6に記載の半導体センサ。
- 前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項6または請求項7に記載の半導体センサ。
- 前記絶縁層、前記第1の半導体層、前記第2の半導体層、および、前記空間部は、前記半導体基板の上側に下地絶縁層を形成し、この下地絶縁層の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜して形成し、この三層および前記下地絶縁層に対して溝を設けて前記第1の半導体層および前記第2の半導体層とし、さらにこれら溝、前記第1の半導体層および前記第2の半導体層を覆うように設けた保護絶縁層を下地絶縁層に一体化させて絶縁層および空間部が形成されることを特徴とする請求項6〜請求項8の何れか一項に記載の半導体センサ。
- 二面の側壁を有するとともに表から裏への底方向に貫通するようになされた直線状の孔を挟んで二区画が対向するように形成される半導体基板と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第1の半導体層と、
第1の導電型/第2の導電型/第1の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第2の半導体層と、
前記第1の半導体層、および、前記第2の半導体層とともに前記半導体基板の表面を覆って空間部を形成する絶縁層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサ。 - 前記第1の半導体層、前記第2の半導体層、および、前記空間部は、前記半導体基板の上側に第1の導電型層、第2の導電型層、第1の導電型層の順で三層を成膜により形成し、この三層および前記半導体基板に対して孔を設けて前記第1の半導体層および前記第2の半導体層とし、さらにこれら孔、前記第1の半導体層および前記第2の半導体層を覆うように絶縁層を設けて空間部が形成されることを特徴とする請求項10に記載の半導体センサ。
- 前記支持体は、
前記空間部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項11の何れか一項に記載の半導体センサ。 - 前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項12に記載の半導体センサ。 - 前記支持体は、前記支持部の両端を二個の梁部で接続して略H字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の側壁間方向の長さが短く形成されることを特徴とする請求項13に記載の半導体センサ。
- 前記支持体は、
前記空間部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項1〜請求項11の何れか一項に記載の半導体センサ。 - 前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項15に記載の半導体センサ。 - 前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の長手方向の長さが短く形成されることを特徴とする請求項16に記載の半導体センサ。
- 前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項1〜請求項17の何れか一項に記載の半導体センサ。
- 前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項1〜請求項17の何れか一項に記載の半導体センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092187A JP2010245278A (ja) | 2009-04-06 | 2009-04-06 | 半導体センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092187A JP2010245278A (ja) | 2009-04-06 | 2009-04-06 | 半導体センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010245278A true JP2010245278A (ja) | 2010-10-28 |
Family
ID=43097976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009092187A Pending JP2010245278A (ja) | 2009-04-06 | 2009-04-06 | 半導体センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010245278A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103663350A (zh) * | 2012-09-17 | 2014-03-26 | 罗伯特·博世有限公司 | 具有可移动的门极的微机械传感器装置和相应的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02196472A (ja) * | 1989-01-25 | 1990-08-03 | Fuji Electric Co Ltd | 半導体圧力センサ |
JPH06334199A (ja) * | 1993-05-21 | 1994-12-02 | Nippondenso Co Ltd | Fet型加速度センサ |
JP2004212401A (ja) * | 2004-02-12 | 2004-07-29 | Denso Corp | 半導体力学量センサ及びその製造方法 |
JP2007256236A (ja) * | 2006-03-27 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 加速度センサ |
-
2009
- 2009-04-06 JP JP2009092187A patent/JP2010245278A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02196472A (ja) * | 1989-01-25 | 1990-08-03 | Fuji Electric Co Ltd | 半導体圧力センサ |
JPH06334199A (ja) * | 1993-05-21 | 1994-12-02 | Nippondenso Co Ltd | Fet型加速度センサ |
JP2004212401A (ja) * | 2004-02-12 | 2004-07-29 | Denso Corp | 半導体力学量センサ及びその製造方法 |
JP2007256236A (ja) * | 2006-03-27 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 加速度センサ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103663350A (zh) * | 2012-09-17 | 2014-03-26 | 罗伯特·博世有限公司 | 具有可移动的门极的微机械传感器装置和相应的制造方法 |
CN103663350B (zh) * | 2012-09-17 | 2017-05-24 | 罗伯特·博世有限公司 | 具有可移动的门极的微机械传感器装置和相应的制造方法 |
US9764941B2 (en) | 2012-09-17 | 2017-09-19 | Robert Bosch Gmbh | Micromechanical sensor device with movable gate and corresponding production method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030690B2 (en) | Device sensitive to a movement comprising at least one transistor | |
US5503017A (en) | Semiconductor acceleration sensor | |
JP4737276B2 (ja) | 半導体力学量センサおよびその製造方法 | |
TWI503980B (zh) | 雙閘極鰭式電晶體及其製造及運作方法 | |
JPH07302916A (ja) | 半導体力学量センサの製造方法 | |
JP2005217418A (ja) | フィン型電界効果トランジスタおよびその製造方法 | |
US20060194378A1 (en) | Semiconductor device and method of fabricating the same | |
KR20140040025A (ko) | 마이크로전자 소자 및 상기 소자의 제조 방법 | |
JP2015093340A (ja) | 半導体装置の製造方法 | |
JP5696686B2 (ja) | 半導体装置 | |
JP2010245278A (ja) | 半導体センサ | |
JP2007235037A (ja) | 半導体装置の製造方法及び半導体記憶装置 | |
US20210070608A1 (en) | Mems device with reduced electric charge, cavity volume and stiction | |
JP4771329B2 (ja) | 静電容量型センサとその製造方法 | |
JP2010245277A (ja) | 半導体センサおよびその製造方法 | |
JP2004361115A (ja) | 半導体力学量センサ | |
JP3331648B2 (ja) | 半導体加速度センサ | |
US9147750B2 (en) | Process for fabricating a transistor comprising nanoscale semiconductor features using block copolymers | |
JP4945931B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP2003060095A5 (ja) | ||
JP2006167814A (ja) | Mems素子、mems素子の製造方法 | |
JP2009200434A (ja) | バリスティックmosトランジスタ | |
US9764941B2 (en) | Micromechanical sensor device with movable gate and corresponding production method | |
JPH08320339A (ja) | 半導体力学量センサ | |
JPH08335707A (ja) | 半導体力学量センサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |