JP2010238966A - 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 - Google Patents
半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2010238966A JP2010238966A JP2009086111A JP2009086111A JP2010238966A JP 2010238966 A JP2010238966 A JP 2010238966A JP 2009086111 A JP2009086111 A JP 2009086111A JP 2009086111 A JP2009086111 A JP 2009086111A JP 2010238966 A JP2010238966 A JP 2010238966A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead frame
- terminals
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 GaN系半導体基板10の同一層に複数の電極を配置した半導体チップ1において、ソース電極としての各端子S1,S2,S3と、ドレイン電極としての各端子D1,D2,D3とを交互に配列し、端子S1,S2,S3に、端子D1,D2,D3から突出する第1突出部11,12,13を設ける。同様に端子D1,D2,D3に、第1突出部とは反対の方向へ端子S1,S2,S3から突出する第2突出部14,15,16を設ける。また、半導体チップ1を外部電極と導通させるパッケージ2において、リードフレーム21は各第1突出部11,12,13に、リードフレーム22は各第2突出部14,15,16に、それぞれ接着層25を介して接続される。
【選択図】図2
Description
従来のGaN系半導体デバイス500では、図15に示すような一対の櫛形電極501,502の櫛歯を咬み合わせて配設し、櫛歯の付け根となるパッドの部分に、リードフレームをワイヤボンディングしていた。ゲート電極は、簡略化のため、パッド部分のみを図示しているが、実際はソース・ドレイン電極の各櫛歯間にゲート電極が存在している。
なお、当該半導体チップにおいて、ゲート電極は、GaN系半導体基板の前記第1及び第2端子の形成面と同一面側に設けられる。また、第1及び第2端子とゲート電極の高さ方向の位置関係については、通常は、GaN系半導体基板のGaN系半導体層に、直接第1端子と第2端子を設けるが、これらの端子及び電極がGaN系半導体層に掘り込まれる場合も含み、少なくとも各端子及び電極の高さ方向位置を共有した構造である必要がある。このような構造とすることにより、接着層を介して端子等とリードフレームとを良好に接着することができる。
ここで、GaN系半導体基板とは、サファイア、Si、SiC、GaN基板などの基板上に、半導体層と格子整合させるためのバッファ層を設け、さらにその上にGaN系半導体を積層した構造を有するエピウエハをいう。
まず、図1〜図6を参照して、第1の実施の形態の半導体チップ1、半導体パッケージ2、及び半導体パッケージ2の製造方法について説明する。
図1に示すように、半導体チップ1は、上面にソース電極としての複数の端子S1,S2,S3と、ドレイン電極としての複数の端子D1,D2,D3と、ゲート電極としての端子G1と、がそれぞれ離間して配設されたトランジスタである。
図2は、半導体パッケージ2の透視平面図である。
図2に示すように、半導体パッケージ2は、半導体チップ1を外部電極に導通させるパッケージであり、ソース電極の各々(端子S1,S2,S3)に接続するリードフレーム21と、ドレイン電極の各々(端子D1,D2,D3)に接続するリードフレーム22と、ゲート電極(端子G1)に接続するリードフレーム23と、を有する。
なお、図2では説明のために、リードフレーム21,22,23及び樹脂モールド28を透明にしている。
リードフレーム22は、半導体チップ1のドレイン電極D1,D2,D3上に接着される接着層25を介して、ドレイン電極S1,S2,S3の第2突出部14,15,16に接続される。
リードフレーム23は、半導体チップ1のゲート電極G1に、接着層25を介して接続される。
接着層25は導電性であるため、端子を流れる電流は接着層25へも流れ、その結果、接着層25の厚さだけ単位面積が増大し、電極の電流密度の低減に寄与する。
図3は、図1に示す半導体ウェハ1に接着層25であるSi基板251を接着したものを、図1の矢印A方向から見た図である。この段階における半導体ウェハ1に1Aの符号を付している。
次に、ウエハ1AのSi基板251上面にフォトレジストが塗布され、全ての端子S1,S2,S3,D1,D2,D3,G1の部位がマスクされた後、露光され、端子S1,S2,S3,D1,D2,D3,G1を除く部分のSiがエッチングにより除去される。
図3、図4の端子S1,D1の間や、端子D1,S2の間に表されたゲート(G)は、ゲート電極G1から延びる配線であり、この配線上のSiはエッチングにより除去されている。
図6は、上に半田やナノ粒子ペーストが塗布された半導体チップ1Cの平面図である。
図7に示すように、GaN系半導体基板10の端子S1,D1,S2,・・・の上に、接着層25が形成され、接着層25の上にリードフレーム22が接続される。なお、図7は、図2の矢印A側から見た図であるため、端子D1のみがリードフレーム22と接続されており、端子S1,S2は、リードフレーム22とは接続されていない。
また、ワイヤを使用しないので、インダクタンス成分が小さくなり、サージ電圧を小さくできる。
更に、各端子とリードフレームとの間に、導電性の接着層25が形成されるため、従来は端子にのみ流れていた電流は、接着層25にも流れ、よって、電流密度が大幅に低減でき、エレクトロマイグレーションによるデバイスの破損を防止できる。
次に、図8を参照して、第2の実施の形態の半導体チップ19について説明する。
図8に示す半導体チップ19は、図1に示す半導体チップ1において、端子S1,S2,S3の第1突出部11,12,13の各々を相互に接続する連結部17と、端子D1,D2,D3の第2突出部14,15,16の各々を相互に接続する連結部18とを有する。
同様に、連結部18も、GaN層10上に端子D1,D2,D3を形成する際に、一体的に形成されるものであり、相互に離間した各端子D1,D2,D3を連結部18の長手方向に渡って接続する。
このように、連結部17や連結部18を形成することにより、端子が電気的に接続されるため、ウェハ状態での電気的な検査が容易となる。また、リードフレームを接合する際の面積が増え、接合強度が高くなる。また、リードフレーム接合時のアライメントが多少ずれて、端のほうの櫛上の接着層とリードフレームが接触しないことがあっても正常に動作するというメリットがある。
次に、図9及び図10を参照して、第3の実施の形態の半導体チップ3、及び半導体パッケージ4について説明する。
第3の実施の形態の半導体チップ3は、第1の実施の形態の半導体チップ1におけるゲート電極G1をなくし、ソース電極S1,S2,S3に対応する端子をアノード電極A1,A2,A3、ドレイン電極D1,D2,D3に対応する端子をカソード電極C1,C2,C3としたものである。
なお、図9では説明の簡略化のために、アノード電極とカソード電極とは、それぞれ端子を3つとした例を挙げているが、端子数はこれに限定されるものではない。
図10に示すように、半導体チップ3のパッケージ4は、半導体チップ3を外部電極に導通させるパッケージであり、アノード電極の各々(端子A1,A2,A3)に接続するリードフレーム41と、カソード電極の各々(端子C1,C2,C3)に接続するリードフレーム42と、を有する。
リードフレーム42は、半導体チップ1の端子C1,C2,C3上に接着される接着層45を介して、端子C1,C2,C3の突出部34,35,36に接続される。
次に、図11を参照して、第4の実施の形態について説明する。
第4の実施の形態では、UPS(Uninterruptible Power Supply)、NC工作機、交流モータ制御用インバータ装置、直流モータ制御用電源装置、溶接機等に用いられるパワーモジュール6について説明する。
図11(A)に示すパワーモジュール6は、図1に示す半導体チップ1(以下、トランジスタ1という)と、図9に示す半導体チップ3(以下、ダイオード3という)と、を併設して、パッケージされている。
リードフレーム62は、トランジスタ1の端子D1,D2,D3上に接着される接着層25とダイオード3の端子C1,C2,C3上に接着される接着層45を介して、各端子D1,D2,D3,C1,C2,C3の各突出部14,15,16,34,35,36(第2突出部)に接続される。
すなわち、図11(C)に示すパワーモジュール65のように、チップ66に、図11(A)と同様のトランジスタ部67と、図11(A)のダイオード3と同様のダイオード部68と、を併設する。
次に、図12を参照して、第5の実施の形態のパワーモジュール7について説明する。
図12(A)に示すパワーモジュール7は、図1に示す半導体チップ1(トランジスタ)と、図9に示す半導体チップ3(ダイオード)と、を併設して、2段に配置したパッケージである。
リードフレーム72は、2段目のトランジスタ1の端子D1,D2,D3とダイオード3の端子C1,C2,C3とに接続される。リードフレーム72は、各端子に接着される接着層25、45を介して、各端子D1,D2,D3,C1,C2,C3の各突出部14,15,16,34,35,36(第2突出部)に接続される。
次に、図13を参照して、第6の実施の形態のパワーモジュール80について説明する。
図13(A)に示すパワーモジュール8は、図1に示す半導体チップ1(トランジスタ)と、図8に示す半導体チップ3(ダイオード)と、を交互に複数併設したものが2段備えられてパッケージされている。
リードフレーム82は、2段目のモジュールの、各トランジスタ1のドレイン電極としての各端子D1,D2,D3と各ダイオード3のカソード電極としての各端子C1,C2,C3とに接続される。リードフレーム82は、各端子に接着される接着層25、45を介して、2段目の各端子の第2突出部に接続される。
次に、図14を参照して、第7の実施の形態の半導体パッケージ100について説明する。
図14に示す半導体パッケージ100は、図1に示す半導体チップ1の基板10の端子形成面とは反対の面に、銅等の金属からなる放熱板9を接続したものである。
また、放熱板9は、熱伝導率の高い銅やアルミニウム等の金属からなる。なお、図14は、放熱板9と半導体チップ1との層の位置関係について説明するものであるため、各層の厚さを正確に表現したものではない。実際には、半導体チップの基板10の厚さが数百μmであるのに対して、放熱板9の厚さは数mm程度である。
また、当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
2・・・・・・・・・・・半導体チップ1のパッケージ
S1,S2,S3・・・・・端子(ソース電極)
D1,D2,D3・・・・・端子(ドレイン電極)
G1・・・・・・・・・・・端子(ゲート電極)
A1,A2,A3・・・・・端子(アノード電極)
C1,C2,C3・・・・・端子(カソード電極)
11、12、13・・・・・第1突出部
14、15、16・・・・・第2突出部
17、18・・・・・・・・連結部
21・・・・・・・・・・・リードフレーム
22・・・・・・・・・・・リードフレーム
23・・・・・・・・・・・リードフレーム
24・・・・・・・・・・・樹脂モールド
25・・・・・・・・・・・接着層
251・・・・・・・・・・Si基板
26A,26B,26C,26D,26E,26F,26G・・・半田
3・・・・・・・・・・・半導体チップ(ダイオード)
31,32,33・・・・・第1突出部
34,35,36・・・・・第2突出部
4・・・・・・・・・・・半導体チップ3のパッケージ
6,7,8・・・・パワーモジュール
9・・・・・・・・・・・放熱板
10・・・・・・・・・・・GaN系半導体基板
Claims (14)
- 複数の端子をGaN系半導体基板の同一面に備え、
前記複数の端子には、第1電極に接続される第1端子と、第2電極に接続される第2端子と、を交互に配列してなる端子列が含まれ、
前記第1端子の各々は、前記配列の方向に対して直交する方向の一方向へ前記第2端子よりも突出した第1突出部を有し、
前記第2端子の各々は、前記一方向の反対方向へ前記第1端子よりも突出した第2突出部を有していることを特徴とする半導体チップ。 - 前記第1突出部の各々を相互に接続する第1連結部と、
前記第2突出部の各々を相互に接続する第2連結部と、
を備え、
前記第1及び第2連結部は、長手方向に渡って前記第1または第2突出部の各々に接続されていることを特徴とする請求項1に記載の半導体チップ。 - 当該半導体チップは、
前記第1端子としてのソース電極と、前記第2端子としてのドレイン電極と、前記第1及び第2端子の間に設けられた少なくとも1つのゲート電極と、を備えるトランジスタであることを特徴とする請求項1に記載の半導体チップ。 - 当該半導体チップは、
前記第1端子としてのアノード電極と、前記第2端子としてのカソード電極と、を備えるダイオードであることを特徴とする請求項1に記載の半導体チップ。 - 当該半導体チップは、
前記第1端子としてのソース電極と、前記第2端子としてのドレイン電極と、前記第1及び第2端子の間に設けられた少なくとも1つのゲート電極と、を備えるトランジスタ部と、
前記第1端子としてのアノード電極と、前記第2端子としてのカソード電極と、を備えるダイオード部と、
を備えることを特徴とする請求項1に記載の半導体チップ。 - 請求項1に記載の半導体チップを、外部電極と導通させる半導体パッケージであって、
前記第1電極としての第1リードフレームと、
前記第2電極としての第2リードフレームと、
を少なくとも備え、
前記第1リードフレームは前記第1突出部の各々に対し、接着層を介して接続され、
前記第2リードフレームは前記第2突出部の各々に対し、接着層を介して接続されていることを特徴とする半導体パッケージ。 - 前記第1リードフレームは、ソース電極としての前記第1端子に接続され、
前記第2リードフレームは、ドレイン電極として前記第2端子に接続され、
更に、前記半導体チップに設けられた少なくとも1つのゲート電極に、それぞれ接着層を介して接続される第3のリードフレームを備えることを特徴とする請求項6に記載の半導体パッケージ。 - 前記第1リードフレームは、アノード電極としての前記第1端子に接続され、
前記第2リードフレームは、カソード電極としての前記第2端子に接続されることを特徴とする請求項6に記載の半導体パッケージ。 - 請求項3に記載のトランジスタ及び請求項4に記載のダイオードに設けられる各第1突出部及び各第2突出部が、それぞれ同列となるように併設されたパワーモジュール、または請求項5に記載の半導体チップを有するパワーモジュールであって、
前記トランジスタのソース電極及び前記ダイオードのアノード電極に設けられた各第1突出部の各々に、接着層を介して接続する第1リードフレームと、
前記トランジスタのドレイン電極及び前記ダイオードのカソード電極に設けられた各第2突出部の各々に、接着層を介して接続する第2リードフレームと、
前記トランジスタに設けられる少なくとも1つのゲート電極に、接着層を介して接続する少なくとも1つの第3リードフレームと、
を備えることを特徴とするパワーモジュール。 - 請求項3に記載のトランジスタ及び請求項4に記載のダイオードに設けられる各第1突出部及び各第2突出部がそれぞれ同列となるように、前記トランジスタと前記ダイオードとを交互に配列した半導体チップが2段備えられたパワーモジュール、または請求項5に記載の半導体チップが2段備えられたパワーモジュールであって、
1段目の前記トランジスタのソース電極及び前記ダイオードのアノード電極に設けられた各第1突出部の各々に、接着層を介して接続する第1リードフレームと、
2段目の前記トランジスタのドレイン電極及び前記ダイオードのカソード電極に設けられた各第2突出部の各々に、接着層を介して接続する第2リードフレームと、
1段目及び2段目の各トランジスタに設けられる少なくとも1つのゲート電極に、接着層を介して接続する少なくとも1つの第3リードフレームと、
1段目の前記トランジスタのドレイン電極及び前記ダイオードのカソード電極に設けられた各第2突出部の各々に、接着層を介して接続するとともに、2段目の前記トランジスタのソース電極及び前記ダイオードのアノード電極に設けられた各第1突出部の各々に、接着層を介して接続する第4リードフレームと、
を備えることを特徴とするパワーモジュール。 - 前記GaN系半導体基板の、端子が形成される面と反対の面に接続され、外部に露出する放熱板を更に備えることを特徴とする請求項6に記載の半導体パッケージ。
- 前記GaN系半導体基板の、端子が形成される面と反対の面に接続され、外部に露出する放熱板を更に備えることを特徴とする請求項9または請求項10に記載のパワーモジュール。
- 請求項1に記載の半導体チップに配設された複数の端子の上面に接着層を接着する第1の工程と、
前記接着層を、前記端子上に接着された部分を残して除去する第2の工程と、
前記半導体チップの第1突出部上に接着された前記接着層の上に第1リードフレームを接着するとともに、前記半導体チップの第2突出部上に接着された前記接着層の上に第2リードフレームを接着する第3の工程と、
を含むことを特徴とする半導体パッケージの製造方法。 - 前記接着層は、シリコン層、アルミ、タングステンを含むことを特徴とする請求項13に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086111A JP5468804B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086111A JP5468804B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238966A true JP2010238966A (ja) | 2010-10-21 |
JP5468804B2 JP5468804B2 (ja) | 2014-04-09 |
Family
ID=43093029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009086111A Active JP5468804B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5468804B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190000233A (ko) * | 2017-06-22 | 2019-01-02 | 청주대학교 산학협력단 | 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서 |
KR20190000220A (ko) * | 2017-06-22 | 2019-01-02 | 청주대학교 산학협력단 | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 |
CN111052586A (zh) * | 2017-09-05 | 2020-04-21 | 株式会社电装 | 半导体模块的接合结构和接合方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349837A (ja) * | 1993-06-04 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH0888358A (ja) * | 1994-09-19 | 1996-04-02 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタ |
JP2008512876A (ja) * | 2004-09-13 | 2008-04-24 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
JP2008235728A (ja) * | 2007-03-23 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
-
2009
- 2009-03-31 JP JP2009086111A patent/JP5468804B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349837A (ja) * | 1993-06-04 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH0888358A (ja) * | 1994-09-19 | 1996-04-02 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタ |
JP2008512876A (ja) * | 2004-09-13 | 2008-04-24 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
JP2008235728A (ja) * | 2007-03-23 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190000233A (ko) * | 2017-06-22 | 2019-01-02 | 청주대학교 산학협력단 | 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서 |
KR20190000220A (ko) * | 2017-06-22 | 2019-01-02 | 청주대학교 산학협력단 | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 |
KR102014315B1 (ko) | 2017-06-22 | 2019-08-26 | 청주대학교 산학협력단 | 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서 |
KR102074994B1 (ko) | 2017-06-22 | 2020-02-10 | 청주대학교 산학협력단 | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 |
CN111052586A (zh) * | 2017-09-05 | 2020-04-21 | 株式会社电装 | 半导体模块的接合结构和接合方法 |
CN111052586B (zh) * | 2017-09-05 | 2023-06-30 | 株式会社电装 | 半导体模块的接合结构和接合方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5468804B2 (ja) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272191B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5225513B2 (ja) | プレスフィット端子および半導体装置 | |
JP2005302951A (ja) | 電力用半導体装置パッケージ | |
JP7179526B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005322847A (ja) | 半導体発光装置とその製造方法 | |
JP2015088576A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010283053A (ja) | 半導体装置及びその製造方法 | |
JP2013125848A (ja) | パワーモジュール半導体装置およびその製造方法 | |
JP2020009834A (ja) | 半導体装置 | |
JP2023010801A (ja) | 半導体装置 | |
JP2010287737A (ja) | 半導体装置 | |
JP5468804B2 (ja) | 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 | |
CN102270619B (zh) | 用于电子封装组件的焊盘配置 | |
JP2017123360A (ja) | 半導体モジュール | |
JP6860334B2 (ja) | 半導体装置 | |
JP7437582B2 (ja) | パワー半導体チップ上の材料減少金属板 | |
JP2015170809A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5676413B2 (ja) | 電力用半導体装置 | |
JP2006196765A (ja) | 半導体装置 | |
JP5228361B2 (ja) | 半導体装置の実装構造 | |
KR101776425B1 (ko) | 파워 모듈 | |
JP7209615B2 (ja) | 半導体装置 | |
JP2018041949A (ja) | ブリッジレッグ回路組立品およびフルブリッジ回路組立品 | |
JP5715281B2 (ja) | 半導体装置 | |
JP2014090096A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140130 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5468804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |