KR102074994B1 - 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 - Google Patents
양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 Download PDFInfo
- Publication number
- KR102074994B1 KR102074994B1 KR1020170079295A KR20170079295A KR102074994B1 KR 102074994 B1 KR102074994 B1 KR 102074994B1 KR 1020170079295 A KR1020170079295 A KR 1020170079295A KR 20170079295 A KR20170079295 A KR 20170079295A KR 102074994 B1 KR102074994 B1 KR 102074994B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- drain
- source
- gate insulating
- gate
- Prior art date
Links
- 239000010408 film Substances 0.000 claims abstract description 68
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000000903 blocking effect Effects 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims description 52
- 239000011229 interlayer Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 239000002070 nanowire Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000010287 polarization Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000002269 spontaneous effect Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치에 관한 것으로, 상기 양방향 트랜지터는 기판: 상기 기판 위에 형성되는 게이트 전극; 상기 기판과 상기 게이트 전극 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막; 상기 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하고, 상기 소스 전극부와 드레인 전극부는, 상기 게이트 절연막 위로 상기 게이트 전극 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과, 상기 소스 대표전극 및 드레인 대표전극 사이에 복수개의 소스 서브전극과 드레인 서브전극을 교대로 반복하여 배열한 것을 특징으로 한다.
Description
본 발명은 누설전류 차단장치에 관한 것으로, 더욱 상세하게는 절연체에 의한 전위장벽에 의하여 부성저항 특징을 갖는 확산전류를 이용하여 누설전류의 발생을 원천적으로 방지할 수 있는 양방향성 트랜지스터 및 이를 이용한 누설전류 차단장치에 관한 것이다.
최근 전기차 시장이 점차 확대됨에 따라 배터리의 수명을 연장하기 위한 다양한 연구가 이루어지고 있다. 배터리의 수명은 기본적으로 반복되는 충전 및 방전현상과 밀접한 관련이 있으므로, 충방전 시 발생하는 누설전류를 차단함으로써 배터리의 수명이 연장될 수 있다.
그러나 현실적으로 배터리에서는 크고 작은 누전 또는 방전현상이 발생하고, LED전등은과열되며, 스위칭 동작으로부터는 스파크가 발생함으로써, 전기적인 불안정성으로 인해 전자장치들의 수명이 단축된다. 이러한 다양한 전기 전자적 현상들은 노이즈와 누설전류의 발생에서 그 원인을 찾을 수 있다.
따라서 복합 전자장치로 구성된 전기차에서는 누설전류 차단센서가 필수적인 부품으로 구비되고 있다.
기존에는 누설전류를 차단하기 위해서 제너다이오드를 사용하여 전압이 일정 전압보다 떨어지게 되면 이를 차단시키는 차단기를 구현하거나, 정전압제어기를 사용하여 전자장치를 보호하고 있으나, 누설전류 자체를 발생시키지 않음으로써 이러한 문제를 근본적으로 해결할 수 있다.
따라서 누설전류를 원천적으로 차단하게 되면 LED전등이나 소자가 과열된다거나 스위칭 과정에서 스파크가 발생되는 현상 등은 나타나지 않게 된다.
한편, 실리콘 반도체 기술의 한계는 반도체 소자의 크기가 작아지면서 누설전류, 신호간섭 등으로 전력소비가 증가하는 등 SiO2 박막 절연물질에 대한 문제에서 한계에 다다르고 있으며, 반도체를 이용한 각종 전자센서, 디스플레이, 스마트폰, 배터리 등 어플리케이션 등에서 누설전류로 인한 문제점이 심각하게 대두되고 있다.
따라서 전술한 종래기술에 따른 문제점을 해결하기 위한 본 발명의 목적은 배터리, LED전등 또는 각종 전자기기 등에서 발생하기 쉬운 누설전류를 차단할 수 있도록 절연체에 의한 전위장벽에 의하여 부성저항 특징을 갖는 확산전류를 이용하여 누설전류의 발생을 원천적으로 방지할 수 있는 양방향성 트랜지스터 및 이를 이용한 누설전류 차단장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은 일반 마이크로프로세서 설계에 의하여 누설전류를 차단하도록 확산전류만으로 동작하는 전자소자를 구현하는데 요구되는 확산전류의 증폭과 확산전류의 제어가 가능도록 동작전류를 높여주기 위해 절연막을 다중으로 쌓아서 확산전류의 값을 증가시킨 양방향성 트랜지스터 및 이를 이용한 누설전류 차단장치를 제공하는데 있다.
본 발명에 따른 양방향성 트랜지스터는 기판: 상기 기판 위에 형성되는 게이트 전극; 상기 기판과 상기 게이트 전극 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막; 상기 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하고, 상기 소스 전극부와 드레인 전극부는, 상기 게이트 절연막 위로 상기 게이트 전극 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과, 상기 소스 대표전극 및 드레인 대표전극 사이에 복수개의 소스 서브전극과 드레인 서브전극을 교대로 반복하여 배열한 것을 특징으로 하는 것이다.
본 발명에 따른 양방향성 트랜지스터에 있어서, 상기 복수개의 소스 서브전극과 드레인 서브전극이 상기 소스 대표전극 및 드레인 대표전극 사이에 소스 서브전극, 드레인 서브전극이 서로 이격하여 배열되고, 복수개의 소스 서브전극과 드레인 서브전극이 번갈아가며 반복하여 직렬패턴을 형성하며 배치된 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터는 기판; 상기 기판에 연결되는 게이트 전극; 상기 기판 위에 형성되는 SiOC 절연막; 상기 SiOC 절연막 위에 되는 층간전극; 상기 층간전극 위에 형성되는 SiOC 절연막; 상기 SiOC 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하며, 상기 SiOC 절연막과 상기 층간전극은 교대로 반복하여 적층되며, 상기 소스 전극부와 드레인 전극부는, 상기 SiOC 절연막 위로 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과, 상기 소스 대표전극 및 드레인 대표전극 사이에 복수개의 소스 서브전극과 드레인 서브전극을 배열한 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터에 있어서, 상기 게이트 전극은 상기 기판 위에 상기 SiOC 절연막 내부에 형성된 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터에 있어서, 상기 게이트 전극은 상기 기판 위의 가장자리 쪽에 상기 SiOC 절연막 외부에 형성된 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터에 있어서, 상기 게이트 전극은 상기 기판의 하부에 형성되는 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터에 있어서, 상기 복수개의 소스 서브전극과 드레인 서브전극이 상기 소스 대표전극 및 드레인 대표전극 사이에 소스 서브전극, 드레인 서브전극이 서로 이격하여 배열되고, 복수개의 소스 서브전극과 드레인 서브전극이 번갈아가며 반복하여 직렬패턴을 형성하며 배치된 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터에 있어서, 상기 게이트 절연막의 허용 유전상수는 0.1-2.5인 것을 특징으로 하는 것이다.
본 발명에 따른 다른 양방향성 트랜지스터에 있어서, 상기 층간전극은 알루미늄(Al), 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극, AZO, ZTO, IGZO, ZITO, SiZO, 하이브리드(복합소재) 투명전극, CNT 기반 투명전극 중 어느 하나로 이루어지는 것을 특징으로 하는 것이다.
본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치는, 드레인 전극에 연결되는 부하; 상기 부하에 연결되는 전원; 상기 전원의 (-) 단자와 접지되는 소스 전극과 게이트 전극을 포함하고, 상기 소스 전극과 드레인 전극 사이에는 확산전류에 의하여 누설전류를 차단할 수 있도록 한 누설전류 차단장치로서, 상기 게이트 전극과 드레인 전극 및 소스 전극을 포함하는 양방향성 트랜지스터는, 기판; 상기 기판 위에 형성되는 게이트 전극; 상기 기판과 상기 게이트 전극 위에 형성되는 SiOC 박막으로 이루어진 절연막; 상기 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하고, 상기 소스 전극부와 드레인 전극부는, 상기 SiOC 절연막 위로 상기 게이트 전극 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과, 상기 소스 대표전극 및 드레인 대표전극 사이에 복수개의 소스 서브전극과 드레인 서브전극을 배열한 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치에 있어서, 상기 양방향성 트랜지스터는 기판; 상기 기판에 연결되는 게이트 전극; 상기 기판 위에 형성되는 SiOC 절연막; 상기 SiOC 절연막 위에 되는 층간전극; 상기 층간전극 위에 형성되는 SiOC 절연막; 상기 SiOC 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하며, 상기 SiOC 절연막과 상기 층간전극은 교대로 반복하여 적층되며, 상기 소스 전극부와 드레인 전극부는, 상기 SiOC 절연막 위로 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과, 상기 소스 대표전극 및 드레인 대표전극 사이에 복수개의 소스 서브전극과 드레인 서브전극을 배열한 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치에 있어서, 상기 게이트 전극에는 전원이 연결되어 있는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치에 있어서, 상기 게이트 전극과 상기 전원 사이에는 감도를 제어하기 위한 가변저항이 연결되어 있는 것을 특징으로 하는 것이다.
또한, 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치에 있어서, 상기 드레인 전극에는 커패시터와 휘스톤 브리지가 병렬연결되는 것을 특징으로 하는 것이다.
본 발명은 누설전류를 차단하는 기능을 갖는 양방향 트랜지스터 및 이를 이용하여 누설전류 차단기능을 갖는 전자소자를 제공할 수 있는 효과가 있다.
또한, 본 발명은 누설전류에 의하여 문제가 발행하는 밧데리 방전 및 누전 차단장치, LED전등의 정전압센서, 전기자동차의 각종 센서의 누설전류차단 센서, 스마트폰의 밧데리에서 발생하는 누설전류 차단센서 등에 적용하여 누설전류를 효과적으로 차단할 수 있는 효과가 있다.
또한, 본 발명은 누설전류가 없는 확산전류를 이용하면서도 nm 수준의 회로 설계가 가능하여 THz 범위의 신호를 감지하고 전기적인 신호를 발생시키는 트랜지스터를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 직렬패턴 확산전류 트랜지스터의 상면도,
도 2는 도 1의 제1실시예에 따른 소스 드레인 전극패턴,
도 3은 도 1의 제1실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 4는 본 발명의 제2실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 5는 본 발명의 제3실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 6은 본 발명의 제4실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 7은 본 발명의 제5실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 8은 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치로서 직류전원의 회로도,
도 9는 도 8의 회로의 게이트에 가변저항과 전원을 연결한 회로도,
도 10은 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치로서 교류전원의 회로도,
도 11은 단일층 게이트 절연막을 사용한 양방향성 트랜지스터의 전달특성 그래프,
도 12는 본 발명에 따른 직렬패턴 확산전류 트랜지스터의 전달특성 그래프,
도 13은 도 12의 직렬패턴 확산전류 트랜지스터의 전달특성을 로그스케일로 나타낸 그래프.
도 2는 도 1의 제1실시예에 따른 소스 드레인 전극패턴,
도 3은 도 1의 제1실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 4는 본 발명의 제2실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 5는 본 발명의 제3실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 6은 본 발명의 제4실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 7은 본 발명의 제5실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도,
도 8은 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치로서 직류전원의 회로도,
도 9는 도 8의 회로의 게이트에 가변저항과 전원을 연결한 회로도,
도 10은 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치로서 교류전원의 회로도,
도 11은 단일층 게이트 절연막을 사용한 양방향성 트랜지스터의 전달특성 그래프,
도 12는 본 발명에 따른 직렬패턴 확산전류 트랜지스터의 전달특성 그래프,
도 13은 도 12의 직렬패턴 확산전류 트랜지스터의 전달특성을 로그스케일로 나타낸 그래프.
이하에서는 본 발명에 따른 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치에 대한 실시 예를 도면을 참조하여 상세히 설명한다. 이하에서 설명되는 실시 예는 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로, 본 발명은 이하에서 개시되는 실시 예에 한정되지 않고 다양한 형태로 구현될 수 있다.
도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타낸다. 하기의 설명에서 구체적인 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것일 뿐, 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 본 발명에서의 기능을 고려하여 정의된 것으로서, 이는 본 발명의 기술적 사상에 부합되는 개념과 당해 기술분야에서 통용 또는 통상적으로 인식되는 의미로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명은 누설전류로 인한 문제점을 해결하기 위하여 채널층을 사용하지 않고 절연박막만을 사용하여 절연막의 전위장벽(-전위)에 의한 부성저항을 이용하여 확산전류를 발생시키는 양방향성 트랜지스터와 이에 따른 누설전류 차단장치와 관련된 것이다.
일반적인 트랜지스터의 구조는 소스와 드레인 전극이 게이트 전극과 게이트 절연막에 의해서 분리되어 있으며, 소스와 드레인 사이에 채널이 형성되는 구조를 갖는다. 또한, 전류 값의 변경은 채널에 의해서 주로 제어 가능하다. 따라서 소스와 드레인 전극을 직렬, 병렬 형태로 배열하여 트랜지스터를 구성할 수가 없다.
채널층이 없는 트랜지스터는 공핍층 혹은 비정질 절연막으로 인한 전위장벽에 의한 전위차로부터 발생되는 자발분극에 의한 확산전류가 발생하게 된다. 확산전류의 전달특성으로 게이트 절연막으로서 SiOC 절연막에 (-)전압을 걸면 반대편에 (+)확산전류가 흐르고, 반대로 (+)전압을 걸면 반대편에 (-)확산전류가 흐르는 유전체의 자발적인 분극특성을 이용하여 트랜지스터의 게이트 절연막을 SiOC 박막을 사용할 경우 게이트 전극의 변화에 따라서 트랜지스터가 동시에 가능한 양방향성 트랜지스터를 얻을 수 있다.
(+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체의 자발적인 분극특성은 확산전류를 형성하며, 확산전류는 드리프트 전류의 방향과 반대방향으로 작용하기 때문에 내부 전위차를 감소시키는 효과가 있다. 따라서 저 유전상수를 갖는 유전체의 자발적인 분극 특성은, 금속접촉에 의한 저항의 증가가 문제가 될 수 있는 금속/반도체 계면 사이에 SiOC 절연막을 사용할 경우, 절연막에 의한 전위장벽이 확산전류 발생시키고 확산전류는 금속에 인가되는 드리프트 전류의 방향과 반대로 작용하기 때문에 금속 접촉시 저항이 증가하는 효과가 사라지게 되며 결과적으로 금속접촉을 통하여 많은 전류가 흐르게 된다.
따라서 누설전류가 차단된 양방향성 전달특성의 트랜지스터는 계면에서의 접촉저항 감소효과를 극대화할 수 있어서 더 많은 확산전류가 흐르면서도 누설전류가 없는 전자소자의 효율을 높일 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 SiOC 게이트 절연막에 흐르는 확산전류를 발생시키는 트랜지스터와 확산전류를 이용한 누설전류 차단 전자소자의 구조 및 제조방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 제1실시예에 따른 직렬패턴 확산전류 트랜지스터의 상면도이고, 도 2는 도 1의 제1실시예에 따른 소스 드레인 전극패턴이며, 도 3은 도 1의 제1실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제1실시예에 따른 확산전류를 이용한 양방향성 트랜지스터는, 기판(300) 위에 형성되는 게이트 전극(203)과, 상기 기판(300)과 상기 게이트 전극(203) 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막(100), 상기 게이트 절연막(100) 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함한다.
또한, 게이트 절연막(100) 위에 드레인과 소스 신호선을 설치할 경우 전기신호(전압)를 증폭시키고 감도를 높일 수 있도록 드레인 대표전극(201)과 소스 대표전극(202) 사이에 금속배선을 드레인 서브전극(211), 소스 서브전극(212), 드레인 서브전극(221), 소스 서브전극(222), 드레인 서브전극(231), 소스 서브전극(232)이 계속해서 반복하는 구조의 직렬형태로 소스와 드레인 전극이 교대로 반복하여 배열한 것을 보여준다.
본 발명에 따른 트랜지스터는 채널층이 있는 기존의 트랜지스터와 달리 채널층 없이 상기 게이트 절연막(100) 위에 소스 전극(202)과 드레인 전극(201)이 적층이 되는 구조로 이루어져 있다. 이때, 상기 게이트 절연막(100)은 SiOC 박막으로 이루어지며, 유전상수는 1.0-2.5 인 것이 바람직하다.
또한, SiOC 박막을 사용한 확산전류를 이용하여 반도체 트랜지스터를 제작하는데 있어서 고감도 전자센서를 제작하기 위해서는 게이트 절연막(100)의 누설전류의 범위는 10-14-10-10 A이하이면서 분극의 특성이 없기 위해서는 비정질 특성이어야 하는 것이 필수적이다.
본 발명에 따른 트랜지스터는, 게이트 절연막으로 사용할 SiOC 박막은 스퍼터링, ICP-CVD, PE-CVD 방법이 있을 수 있으며, 증착 후 열처리 과정을 통하여 제작된다.
SiOC 박막 구성에 포함된 분극을 줄이기 위해서, 즉 탄소와 산소에 의해 증가될 수 있는 분극을 낮게 하기 위해서는 탄소함량을 조절해야 하는데, 이때 타켓의 탄소함량이 0.1% 이하일 경우에는 SiOC 박막 형성이 어렵게 되므로 상기 게이트 절연막(100)의 유전상수를 1.0-2.5 범위로 제한하기 위해서는 SiOC 타겟의 조성 중 탄소함량이 0.05-15% 범위인 것이 바람직하다.
도 4는 본 발명의 제2실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도이고, 도 5는 본 발명의 제3실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도이며, 도 6은 제4실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도이고, 도 7은 제5실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도이다.
본 발명의 제2실시예에 따른 확산전류를 이용한 양방향성 트랜지스터는, 도 4에 도시된 바와 같이, 기판(300)에 연결되는 게이트 전극(203), 상기 기판(300) 위에 형성되는 층간전극(400), 상기 층간전극(400) 위에 형성되는 SiOC 절연막(100), 상기 SiOC 절연막(100) 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하며, 상기 층간전극(400)과 상기 층간전극(400) 위에 형성되는 상기 SiOC 절연막(100)은 반복하여 교대로 적층된다. 이때, 상기 게이트 전극(203)은 별도의 전극으로 형성되지 않고 상기 기판(300)이 실리콘 재질인 경우에는 기판(300) 전체가 게이트 전극으로 기능할 수 있으며, 유리 재질인 경우에는 ITO박막을 형성한 기판(300) 전체가 게이트 전극으로 기능할 수 있다.
또한, 상기 소스 전극부와 드레인 전극부는, 상기 SiOC 절연막(100) 위로 좌우에 배치되는 소스 대표전극(202) 및 드레인 대표전극(201)과, 상기 소스 대표전극(202) 및 드레인 대표전극(201) 사이에 복수개의 드레인 서브전극과 소스 서브전극을 배열하여 금속배선을 드레인 서브전극(211), 소스 서브전극(212), 드레인 서브전극(221), 소스 서브전극(222), 드레인 서브전극(231), 소스 서브전극(232)이 계속해서 반복하는 구조의 직렬형태로 소스와 드레인 전극이 교대로 반복하여 배열한다.
또한, 제2의 실시예에서도 제1실시예에서와 동일하게 SiOC 박막의 유전상수는 1.0-2.5인 것이 바람직하고, SiOC 박막(100)의 누설전류의 범위는 10-14-10-10 A이하이면서 분극의 특성이 없기 위해서는 비정질 특성이어야 하는 것이다.
도 5는 본 발명의 제3실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도로서, 도 4에 도시된 본 발명의 제2실시예에서 게이트 전극(203)은 기판(300) 위의 SiOC 절연막(100) 내부에 형성된 것이다.
도 6은 본 발명의 제4실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도로서, 도 4에 도시된 본 발명의 제2실시예에서 게이트 전극(203)은 기판(300) 위의 가장자리 및 SiOC 절연막(100)의 외부에 형성된 것이다.
또한, 도 7은 본 발명의 제5실시예에 따른 직렬패턴 확산전류 트랜지스터의 단면도로서, 도 4에 도시된 본 발명의 제2실시예에서 게이트 전극(203)은 기판(300)의 하부에 형성된 것이다.
또한, 제2실시예 내지 제5실시예에 따른 양방향성 확산전류 트랜지스터의 층간전극(400)은 알루미늄(Al), 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극, AZO, ZTO, IGZO, ZITO, SiZO, 하이브리드(복합소재) 투명전극, CNT 기반 투명전극 중 어느 하나로 이루어지는 것이다.
제2실시예 내지 제5실시예에 따른 양방향성 확산전류 트랜지스터는 기판(300)이 실리콘 재질인 경우에는 SiOC 절연막(100)이 올려지는 반면, 유리 재질인 경우에는 위에 층간전극(400)이 올려지고, 그 위에 SiOC 절연막(100)이 번갈아 적층된 위에 드레인 대표전극(201)과 소스 대표전극(202) 및 다수의 직렬형태를 갖는 드레인 서브전극 및 소스 서브전극이 번갈아가며 반복적으로 배치된 상태를 보여준다. 상기 기판(300)이 유리 재질인 경우에는 기판(300)위에 맨 처음 올려지는 층간전극(400)은 ITO박막일 수 있다.
도 8은 본 발명에 따른 방향성 트랜지스터를 이용한 누설전류 차단장치의 일례로서 직류전원의 회로도를 나타낸 것이다.
도 8을 참조하면 양방향성 트랜지스터를 이용한 누설전류 차단장치는 드레인 전극(D)에 연결되는 부하(20), 상기 부하(20)에 연결되는 전원(30), 상기 전원(30)의 (-)단자와 접지되는 소스 전극(S)과 게이트 전극(G)을 포함하고, 상기 소스 전극(S)과 드레인 전극(D) 사이에는 확산전류에 의하여 누설전류를 차단할 수 있도록 한 누설전류 차단장치의 일례로서, 상기 게이트 전극(G)과 드레인 전극(D) 및 소스 전극(S)을 포함하는 양방향성 트랜지스터(10)는, 도 1 내지 도 7 중 어느 하나에 도시된 양방향성 트랜지스터를 이용하게 된다.
도 1에 도시된 제1실시예의 양방향성 트랜지스터를 이용한 전자 센서의 경우에는 기판(300) 위에 형성되는 게이트 전극(203)과, 상기 기판(300)과 상기 게이트 전극 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막(100), 상기 게이트 절연막(100) 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함한다.
또한, 게이트 절연막(100) 위에 드레인과 소스 신호선을 설치할 경우 전기신호(전압)를 증폭시키고 감도를 높일 수 있도록 드레인 대표전극(201)과 소스 대표전극(202) 사이에 금속배선을 드레인 서브전극(211), 소스 서브전극(212), 드레인 서브전극(221), 소스 서브전극(222), 드레인 서브전극(231), 소스 서브전극(232)이 계속해서 반복하는 구조의 직렬형태로 소스와 드레인 전극이 교대로 반복하여 배열한 것이다.
또한, 도 2에 도시된 제2실시예에 따른 확산전류를 이용한 양방향성 트랜지스터는, 기판(300)에 연결되는 게이트 전극(203), 상기 기판(300) 위에 되는 층간전극(400), 상기 층간전극(400) 위에 형성되는 SiOC 절연막(100), 상기 SiOC 절연막(100) 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하며, 상기 층간전극(400)과, 상기 층간전극(400) 위에 형성되는 상기 SiOC 절연막(100)은 반복하여 교대로 적층된다.
또한, 상기 소스 전극부와 드레인 전극부는, 상기 SiOC 절연막(100) 위로 좌우에 배치되는 소스 대표전극(202) 및 드레인 대표전극(201)과, 상기 소스 대표전극(202) 및 드레인 대표전극(201) 사이에 복수개의 소스 서브전극과 드레인 서브전극을 배열하여 금속배선을 드레인 서브전극(211), 소스 서브전극(212), 드레인 서브전극(221), 소스 서브전극(222), 드레인 서브전극(231), 소스 서브전극(232)이 계속해서 반복하는 구조의 직렬형태로 소스와 드레인 전극이 교대로 반복하여 배열한다.
도 8은 본 발명에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치의 적용례로 직류전원 회로도를 나타낸 것으로서, 절연체에서 흐르는 확산전류를 이용하는 구조이다.
도 8에 도시된 바와 같이, 누설전류를 차단하고자 하는 부분(Load, 20)과 직렬연결을 하면, 입력단(S)으로 드리프트 전류가 들어오면서 본 발명의 제1실시예에 따른 양방향 트랜지스터를 통과하는 동안 확산전류로 변하면서 누설전류를 제거할 수 있다. 그리고 출력단(D)에서는 다시 드리프트 전류로 변환되어 전기가 도통된다. 온도가 높아지면 전위장벽이 더 높아지게 되므로 저항은 커지고 전류는 작아지게 되면서 정전압센서로 활용도 가능해진다. 본 발명의 제1 내지 제5실시예와 같이 용량을 높이기 위해서 절연층을 수직으로 적층하거나 소스-드레인 전극을 여러 번 배열하여 확산전류를 증폭할 수 있다.
도 9는 도 8의 실시예에서 게이트 전극(G)에 가변저항(50)과 전원(40)을 연결한 회로도로, 상기 게이트 전극(G)과 상기 전원(50) 사이에 감도를 제어하기 위한 가변저항(50)이 연결되어 있다.
게이트 전극(G)에 의한 게이트 확산전류는 게이트 전압과 게이트 저항에 의하여 영향을 받고 소스-드레인 사이의 확산전류로서 신호전류가 변화하는 효과를 이용한 회로도이다. 소스-드레인 사이에 흐르는 확산전류의 양이 게이트 전극(G)에 의해서 제어될 수 있다.
도 10은 본 발명의 실시예에 따른 양방향성 트랜지스터를 이용한 누설전류 차단장치의 다른 일례로서, 교류전원의 회로도이다.
도 10은 도 9에서 상기 드레인 전극(D)에 연결되는 전원부는 휘스톤 브리지(80)를 포함하는 교류전원(90)이 연결되며, 커패시터(70)와 휘스톤 브리지(80)가 병렬연결된 것을 특징으로 하는 것이다.
도 10은 일반 임베디드회로 설계시 또는 대전력 장치에서 사용하기 위한 회로도로서, 높은 전압이 걸리더라도 센서 내에서 확산전류로 구동되기 때문에 과전압이 걸리지 않으며, 누설전류가 차단되므로 수명이 길어진다.
도 11은 단일층 게이트 절연막을 사용한 양방향성 트랜지스터의 전달특성 그래프이고, 도 12는 본 발명에 따른 직렬패턴 확산전류 트랜지스터의 전달특성 그래프이며, 도 13은 도 12의 직렬패턴 확산전류 트랜지스터의 전달특성을 로그스케일로 나타낸 그래프이다.
도 11에 도시된 바와 같이, 단일층 게이트 절연막을 사용한 양방향성 트랜지스터의 전달특성 그래프에서는 전류가 -10-6 A 수준으로 매우 낮은 전류가 흐르고 있다. 반면에, 도 12에 도시된 바와 같이, 직렬패턴 확산전류 트랜지스터의 전달특성 그래프에서는 직렬패턴의 영향으로 -10-4 A 수준으로 전류값이 높아졌음을 확인할 수 있다.
또한, 본 발명의 제1실시예에 따라 트랜지스터가 직렬배선 구조인 경우, IDS-VGS 전달특성의 선형특성은 게이트 전압이 음의 방향에서 양의 방향으로 달라질 때 드레인 전류는 양방향에서 음의 방향으로 변하면서, 양방향성을 나타낸다. 비정질 구조 유전체의 자발분극에 의한 확산전류의 터널링 현상을 나타내는 게이트 절연막(100)의 특성에 의하여 게이트 전극(203)에 인가되는 전압이 음(-)의 바이어스인 경우에는 트랜지스터는 (+) 소스-드레인 전류가 흐르고, 게이트 전극(203)에 인가되는 전압이 양(+)의 바이어스인 경우에는 (-) 소스-드레인 전류가 흐르게 된다.
도 13은 도 12의 IDS-VGS 전달특성에 대하여 로그스케일로 변환한 이동도와 on/off 특성을 나타낸 것이다. 도 13에 도시된 바와 같이, 드레인 전압이 작을수록 전달특성의 안정도가 높아지고 이동도는 증가하는 것을 확인할 수 있다.
도 13을 참조하면, 반도체와 게이트 절연막 사이의 계면에서 소수 케리어의 터널링이 이루어지기 위해서는 드레인 전압이 작을수록 유리하다. 이때, 터널링이 되기 위한 조건으로 드레인 바이어스는 10-4-1 V 범위의 전압을 인가하는 것이 바람직하다.
이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 청구범위뿐 아니라 이 청구범위와 균등한 것들에 의해서 정해져야 한다.
Claims (17)
- 기판;
상기 기판 위에 형성되는 게이트 전극;
상기 기판과 상기 게이트 전극 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막;
상기 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하고,
상기 소스 전극부와 드레인 전극부는,
상기 게이트 절연막 위로 상기 게이트 전극 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과,
상기 소스 대표전극 및 드레인 대표전극 사이에 소스 서브전극 및 드레인 서브전극이 양단부에 형성되는 복수개의 금속배선을 서로 이격하여 배열한 것을 특징으로 하는 양방향성 트랜지스터.
- 삭제
- 기판;
상기 기판에 연결되는 게이트 전극;
상기 기판 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막;
상기 게이트 절연막 위에 형성되는 층간전극;
상기 층간전극 위에 SiOC 박막으로 이루어진 또 하나의 게이트 절연막;을 형성하고, 상기 층간전극과 상기 또 하나의 게이트 절연막이 교대로 반복하여 적층되며,
상기 교대로 반복하여 적층된 상기 층간전극 및 상기 게이트 절연막 중 최상위에 적층된 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부;를 포함하며,
상기 소스 전극부와 드레인 전극부는,
상기 게이트 절연막 위로 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과,
상기 소스 대표전극 및 드레인 대표전극 사이에 소스 서브전극 및 드레인 서브전극이 양단부에 형성되는 복수개의 금속배선을 서로 이격하여 배열한 것을 특징으로 하는 양방향성 트랜지스터.
- 제 3항에 있어서,
상기 게이트 전극은 상기 기판 위에 형성되는 상기 게이트 절연막의 내부에 형성된 것을 특징으로 하는 양방향성 트랜지스터.
- 제 3항에 있어서,
상기 게이트 전극은 상기 기판 위의 가장자리 쪽에 상기 게이트 절연막의 외부에 형성된 것을 특징으로 하는 양방향성 트랜지스터.
- 제 3항에 있어서,
상기 게이트 전극은 상기 기판의 하부에 형성되는 것을 특징으로 하는 양방향성 트랜지스터.
- 삭제
- 제 3항에 있어서,
상기 게이트 절연막의 허용 유전상수는 0.1-2.5인 것을 특징으로 하는 양방향성 트랜지스터.
- 제 3항에 있어서,
상기 층간전극은 알루미늄(Al), 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극, AZO, ZTO, IGZO, ZITO, SiZO, 하이브리드(복합소재) 투명전극, CNT 기반 투명전극 중 어느 하나로 이루어지는 것을 특징으로 하는 양방향성 트랜지스터.
- 양방향성 트랜지스터를 이용한 누설전류 차단장치로서,
게이트 전극과 드레인 전극 및 소스 전극을 포함하는 상기 양방향성 트랜지스터는,
기판;
상기 기판 위에 형성되는 게이트 전극;
상기 기판과 상기 게이트 전극 위에 형성되는 SiOC 박막으로 이루어진 게이트 절연막;
상기 게이트 절연막 위에 서로 이격하여 형성되는 소스 전극부 및 드레인 전극부를 포함하고, 상기 소스 전극부와 드레인 전극부는,
상기 게이트 절연막 위로 상기 게이트 전극 좌우에 배치되는 소스 대표전극 및 드레인 대표전극과,
상기 소스 대표전극 및 드레인 대표전극 사이에 소스 서브전극 및 드레인 서브전극이 양단부에 형성되는 복수개의 금속배선을 서로 이격하여 배열하여,
상기 드레인 전극에 부하가 연결되고, 상기 부하에 전원이 연결되며, 상기 전원의 (-) 단자, 상기 소스 전극 및 상기 게이트 전극이 접지되어, 상기 소스 전극 및 상기 드레인 전극 사이에는 확산전류에 의하여 누설전류를 차단하는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 10항에 있어서, 상기 양방향성 트랜지스터는,
상기 게이트 절연막 위에 형성되는 층간전극;
상기 층간전극 위에 SiOC 박막으로 이루어진 또 하나의 게이트 절연막;을 형성하고, 상기 층간전극과 상기 또 하나의 게이트 절연막이 교대로 반복하여 적층되며,
상기 교대로 반복하여 적층된 상기 층간전극 및 상기 게이트 절연막 중 최상위에 적층된 게이트 절연막 위에 상기 소스 전극부 및 상기 드레인 전극부가 형성된 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 10항에 있어서,
상기 게이트 전극에는 전원이 연결되어 있는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 12항에 있어서,
상기 게이트 전극과 상기 전원 사이에는 감도를 제어하기 위한 가변저항이 연결되어 있는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 10항에 있어서,
상기 드레인 전극에는 커패시터와 휘스톤 브리지가 병렬연결되는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 11항에 있어서,
상기 게이트 전극에는 전원이 연결되어 있는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 15항에 있어서,
상기 게이트 전극과 상기 전원 사이에는 감도를 제어하기 위한 가변저항이 연결되어 있는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
- 제 11항에 있어서,
상기 드레인 전극에는 커패시터와 휘스톤 브리지가 병렬연결되는 것을 특징으로 하는 양방향성 트랜지스터를 이용한 누설전류 차단장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170079295A KR102074994B1 (ko) | 2017-06-22 | 2017-06-22 | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170079295A KR102074994B1 (ko) | 2017-06-22 | 2017-06-22 | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190000220A KR20190000220A (ko) | 2019-01-02 |
| KR102074994B1 true KR102074994B1 (ko) | 2020-02-10 |
Family
ID=65021787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170079295A KR102074994B1 (ko) | 2017-06-22 | 2017-06-22 | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102074994B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238966A (ja) | 2009-03-31 | 2010-10-21 | Furukawa Electric Co Ltd:The | 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 |
| JP2013128097A (ja) | 2011-12-16 | 2013-06-27 | Industrial Technology Research Institute | 両極性トランジスタデバイス構造およびその製造方法 |
| US20130214693A1 (en) | 2012-02-21 | 2013-08-22 | Formosa Epitaxy Incorporation | Light emitting component and light emitting device using same |
| KR101439281B1 (ko) * | 2013-04-24 | 2014-09-15 | 순천대학교 산학협력단 | 이종접합 전계효과 트랜지스터 및 그 제조방법 |
| KR101587129B1 (ko) * | 2014-10-27 | 2016-02-02 | 청주대학교 산학협력단 | 양방향성 트랜지스터 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100824045B1 (ko) * | 2006-02-24 | 2008-04-22 | 고려대학교 산학협력단 | 펜타센 유기박막 트랜지스터의 제조방법 |
| KR101607136B1 (ko) | 2014-12-31 | 2016-03-29 | 청주대학교 산학협력단 | SiOC 박막을 이용한 유기전계발광소자 및 그 제조방법 |
| KR101694270B1 (ko) * | 2015-02-17 | 2017-01-23 | 청주대학교 산학협력단 | 고속전자센서용 기판 및 그 제조방법 |
-
2017
- 2017-06-22 KR KR1020170079295A patent/KR102074994B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238966A (ja) | 2009-03-31 | 2010-10-21 | Furukawa Electric Co Ltd:The | 半導体チップ、半導体パッケージ、パワーモジュール、及び半導体パッケージの製造方法 |
| JP2013128097A (ja) | 2011-12-16 | 2013-06-27 | Industrial Technology Research Institute | 両極性トランジスタデバイス構造およびその製造方法 |
| US20130214693A1 (en) | 2012-02-21 | 2013-08-22 | Formosa Epitaxy Incorporation | Light emitting component and light emitting device using same |
| KR101439281B1 (ko) * | 2013-04-24 | 2014-09-15 | 순천대학교 산학협력단 | 이종접합 전계효과 트랜지스터 및 그 제조방법 |
| KR101587129B1 (ko) * | 2014-10-27 | 2016-02-02 | 청주대학교 산학협력단 | 양방향성 트랜지스터 및 그 제조방법 |
Non-Patent Citations (2)
| Title |
|---|
| Teresa Oh, et al., Study on characteristic properties of annealed SiOC film prepared by inductively coupled plasma chemical vapor deposition |
| Teresa Oh, Organic thin-film transistors using pentacene and SiOC film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190000220A (ko) | 2019-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8785912B2 (en) | Graphene electronic device including a plurality of graphene channel layers | |
| TWI570919B (zh) | 場效應電晶體及半導體裝置 | |
| ITTO20130541A1 (it) | Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore | |
| CN107039533A (zh) | 半导体装置 | |
| TWI478344B (zh) | 電晶體與其製造方法 | |
| KR20110116970A (ko) | 가변 게이트 전계 효과 트랜지스터(ｆｅｔ) 및 그 ｆｅｔ을 구비한 전기전자장치 | |
| EP2637211B1 (en) | ESD protection semiconductor device | |
| KR101587129B1 (ko) | 양방향성 트랜지스터 및 그 제조방법 | |
| KR102074994B1 (ko) | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 | |
| US9935187B1 (en) | Ambipolar transistor and leakage current cutoff device using the same | |
| WO2018079950A1 (ko) | 양방향성 트랜지스터와 이를 이용한 누설전류 차단장치 | |
| CN104253158A (zh) | 薄膜晶体管及其制造方法 | |
| CN106783839A (zh) | 具体用于防止过电压的电子设备 | |
| KR101625207B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2018006360A (ja) | 半導体装置 | |
| KR102192083B1 (ko) | 높은 온/오프 전류비를 가진 박막 트랜지스터 | |
| TW201320338A (zh) | 主動元件 | |
| CN103715268A (zh) | 氧化物薄膜晶体管及显示装置 | |
| US11107933B2 (en) | Two-terminal device and lighting device using the same | |
| CN110838486B (zh) | 功率晶体管元件 | |
| CN103579349A (zh) | 一种具有改良栅结构的晶体管 | |
| US20190281671A1 (en) | Lighting device using ambipolar transistors | |
| CN103187451A (zh) | 薄膜晶体管 | |
| KR102014315B1 (ko) | 양방향성 트랜지스터와 이를 이용한 접촉신호 전달감지센서 | |
| CN208271904U (zh) | 功率半导体元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |