JP2010238297A - 半導体記憶装置及びその制御方法 - Google Patents
半導体記憶装置及びその制御方法 Download PDFInfo
- Publication number
- JP2010238297A JP2010238297A JP2009084178A JP2009084178A JP2010238297A JP 2010238297 A JP2010238297 A JP 2010238297A JP 2009084178 A JP2009084178 A JP 2009084178A JP 2009084178 A JP2009084178 A JP 2009084178A JP 2010238297 A JP2010238297 A JP 2010238297A
- Authority
- JP
- Japan
- Prior art keywords
- address
- buffer
- write
- block
- signal path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Abstract
【課題】半導体記憶装置及びその制御方法において、消費電力の更なる削減を可能とすることを目的とする。
【解決手段】アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、書き込みアドレス信号を前記アドレスにデコードするアドレスデコード回路と、書き込みデータを前記記憶部の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する書き込み信号路と、前記アドレスデコード回路でデコードされたアドレスが含まれるブロック以外のブロックに対して、前記書き込みデータを入力する書き込み信号路中の転送バッファを、非動作状態に制御するバッファ制御部を備えるようにする。
【選択図】図2
【解決手段】アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、書き込みアドレス信号を前記アドレスにデコードするアドレスデコード回路と、書き込みデータを前記記憶部の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する書き込み信号路と、前記アドレスデコード回路でデコードされたアドレスが含まれるブロック以外のブロックに対して、前記書き込みデータを入力する書き込み信号路中の転送バッファを、非動作状態に制御するバッファ制御部を備えるようにする。
【選択図】図2
Description
本発明は、半導体記憶装置及びその制御方法に係り、特にレジスタファイル等に適した半導体記憶装置及びその制御方法に関する。
図1は、従来の半導体記憶装置の一例を示すブロック図である。図1に示す半導体記憶装置1は、多段バッファ10、クロック制御回路20−1〜20−n、書き込みを行うバッファを選択するアドレスデコード回路30、及び読み出しを行うバッファを選択するアドレスデコード回路40を有する。多段バッファ10は、n段(nは2以上の自然数)のバッファ11−1〜11−nを有する。各バッファ11−1〜11−nは、m段(mは自然数)のフリップフロップ(FF:Flip-Flop)12−0〜12−(m−1)を有する。図1中、IDTは多段バッファ10に書き込まれる入力データ、ODTは多段バッファ10から読み出される出力データ、ADDはアドレス信号、CLKはクロック信号を示す。
クロック制御回路20−1〜20−nは、選択されたアドレスのバッファにのみクロック信号CLKを供給することで、多段バッファ10中の1段のバッファのみを動作させることができる。多段バッファ10中、選択されたアドレスのバッファ以外のバッファにはクロック信号CLKが供給されないので、半導体記憶装置1全体として消費電力を削減できる。
しかし、多段バッファ10の段数nが増大すると、半導体記憶装置1の実装面積も増大してデータを転送する距離も増大するため、データを転送する信号路に転送バッファ(又は、バッファゲート)を設けてデータを増幅する必要がある。このような転送バッファは、信号路の一定距離毎及び多段バッファ10の各段に対して設けられるため、多段バッファ10の段数nが増大すると転送バッファの数は膨大なものとなる。図1では、上記の如き転送バッファの一部のみを転送バッファ15として示すが、実際には転送バッファ15の数は非常に多い。
このため、多段バッファ10中の選択されたアドレスのバッファにのみクロック信号CLKを供給することで半導体記憶装置1全体としての消費電力の削減を図っても、各転送バッファ15は動作し続けるため、消費電力の削減には限界がある。
従来の半導体記憶装置では、選択されたアドレスのバッファにのみクロック信号を供給することで消費電力の削減を図ることはできるものの、転送バッファは全体として動作し続けるため、消費電力の削減には限界があるという問題があった。
そこで、本発明は、消費電力の更なる削減が可能な半導体記憶装置及びその制御方法を提供することを目的とする。
本発明の一観点によれば、アドレスで指定される複数の記憶素子を有し、複数のアドレス毎にブロックに分割された記憶部と、書き込みアドレス信号を前記アドレスにデコードするアドレスデコード回路と、書き込みデータを前記記憶部の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する書き込み信号路と、前記アドレスデコード回路でデコードされたアドレスが含まれるブロック以外のブロックに対して、前記書き込みデータを入力する書き込み信号路中の転送バッファを、非動作状態に制御するバッファ制御部を備えた半導体記憶装置が提供される。
本発明の一観点によれば、アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、前記記憶部の各アドレスに書き込みデータを入力する書き込み信号路を備えた半導体記憶装置の制御方法であって、書き込みアドレス信号を前記アドレスにデコードし、前記デコードされたアドレスが含まれるブロック以外のブロックに前記書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御する半導体記憶装置の制御方法が提供される。
開示の半導体記憶装置及びその制御方法によれば、消費電力の更なる削減が可能となる。
開示の半導体記憶装置及びその制御方法では、デコードされたアドレスが含まれるブロック以外のブロックに書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御するか、或いは、デコードされたアドレスが含まれるブロック以外のブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御する。
データの書き込み、或いは、データの読み出しと直接関係のない転送バッファをできるだけ非動作状態に制御することで、半導体記憶装置の消費電力を削減することができる。又、デコードされたアドレスの記憶素子にのみクロック信号を供給することで、消費電力の更なる削減が可能となる。
以下に、本発明の半導体記憶装置及びその制御方法の各実施例を、図2以降と共に説明する。
図2は、本発明の一実施例における半導体記憶装置を示すブロック図である。半導体記憶装置51は、アドレスデコード回路52、バッファ制御部(又は、バッファ制御手段)53、クロック制御部(又は、クロック制御手段)54、記憶部55、バッファ制御回路(又は、バッファ制御手段)56、及びアドレスデコード回路57を有する。図2中、Dinは入力される書き込みデータ、Doutは出力される読み出しデータ、ADRは入力される書き込みアドレス信号又は読み出しアドレス信号、CLKはクロック信号である。
アドレスデコード回路52は、書き込みアドレス信号を書き込みアドレスにデコードする。バッファ制御部53は、n個(nは2以上の自然数)のバッファ制御回路53−1〜53−nを有し、クロック制御部54は、n個のクロック制御回路54−1〜54−nを有する。記憶部55は、複数のアドレス毎にn個のバッファブロック55−1〜55−nに分割されており、各バッファブロック55−1〜55−nは複数の記憶素子を有する。記憶素子はメモリ素子やラッチ素子で形成可能であり、mビット(mは自然数)のデータを1つのアドレスに格納する場合はm段のフリップフロップ等で形成される。バッファ制御部56は、n個のバッファ制御回路56−1〜56−nを有する。アドレスデコード回路57は、読み出しアドレス信号に基づいて読み出しデータを選択する。
後述する書き込み信号路は、書き込みデータを記憶部55の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する。バッファ制御部53は、アドレスデコード回路52でデコードされたアドレスが含まれるバッファブロック以外のバッファブロックに対して、書き込みデータを入力する、書き込み信号路中の転送バッファを非動作状態に制御する。
後述する読み出し信号路は、読み出しデータを記憶部55の各アドレスの記憶素子から出力すると共に複数の転送バッファを有する。バッファ制御部56は、アドレスデコード回路57でデコードされたアドレスが含まれるバッファブロック以外のバッファブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御する。
クロック制御部54は、アドレスデコード回路52でデコードされたアドレス以外のアドレスの記憶素子へのクロック信号CLKの入力を抑止或いは禁止する。クロック制御部54自体は周知であり、例えば特許文献1に記載された構成のクロック制御回路を使用可能である。
図3は、図2に示す半導体記憶装置51の一部の構成を示す図である。図3は、説明の便宜上、バッファ制御回路53−1〜53−4、バッファブロック55−1〜55−4、バッファブロック55−1〜55−4に書き込みデータを入力する書き込み信号路、及びこれらの書き込み信号路中の転送バッファ501を示す。図3では、バッファ制御回路53−1に関係する転送バッファ(又は、バッファゲート)に符号「501」を付してある。又、クロック信号CLKの図示は省略する。更に、図3では一例として、各バッファブロック55−1〜55−4は16アドレス毎に分割されているが、各バッファブロック55−1〜55−4に含まれるアドレス数は16に限定されるものではないので、アドレス信号のビット数も同様に図3のものに限定されるものではない。
図3において、書き込み信号路は、書き込みデータDinが入力される入力端子500からアドレスデコード回路52及びバッファ制御部53を介して記憶部51(各バッファブロック55−1〜55−4)に達するまでの信号路である。書き込み信号路には、複数の転送バッファ501が設けられている。アドレスデコード回路52は、複数のデコーダ502、複数の転送バッファ501、及び複数のセレクタ503を有する。バッファ制御部53は、複数のアンドゲートを有する。図3の例では、バッファ制御回路53−1はアンドゲート531,532を有し、バッファ制御回路53−2はアンドゲート531,533を有する。従って、アンドゲート531は、バッファ制御回路53−1,53−2で共有される。バッファ制御回路53−3はアンドゲート535,536を有し、バッファ制御回路53−4はアンドゲート535,537を有する。従って、アンドゲート535は、バッファ制御回路53−3,53−4で共有される。
バッファ制御回路53−1〜53−4の構成は図3に示す構成に限定されるものではなく、アンドゲート以外の論理ゲートを用いて構成可能であることは言うまでもない。バッファ制御部53、即ち、バッファ制御回路53−1〜53−nは、アドレスデコード回路52でデコードされたアドレスが含まれるバッファブロック以外のバッファブロックに書き込みデータDinを入力する書き込み信号路中の転送バッファ501を非動作状態に制御する構成を有するものであれば良い。
図4は、図3において任意のアドレスの選択に応じて動作する転送バッファ501を説明する図である。図4中、動作状態の転送バッファ501はハッチングで示し、ハッチングが付されていない転送バッファ501は非動作状態であることを示す。
ここでは説明の便宜上、アドレス信号ADR<5:0>=6’b000000で指定されるバッファブロック55−1内の書き込みアドレスにデータDinを書き込むものとする。この場合、アドレス信号ADRの一部であるADR<5:4>がアドレスデコード回路52でデコードされてバッファブロック55−1に入力される。一方、データDinは、バッファ制御回路53−1により図5中ハッチングで示すようにアンドゲート531,532動作状態の転送バッファ501を介してバッファブロック55−1に入力される。これにより、データDinは、図4中ハッチングで示すバッファブロック55−1内のアドレス信号ADR<5:0>が示す書き込みアドレスに書き込まれる。このようにしてデータDinがバッファブロック55−1内のアドレスに書き込まれる際、書き込み対象ではない他のバッファブロック55−2〜55−4まで達する書き込み信号路中の転送バッファ501は非動作状態に制御されている。従って、全てのバッファブロック55−1〜55−4に達する書き込み信号路中の転送バッファ501が動作状態に制御されてしまう場合と比較すると、この例では動作状態となる転送バッファ501の数を約1/4に減少させることができ、その分消費電力の削減が可能となる。このため、記憶部55内のバッファブロック55−1〜55−nの数nが増大すると、半導体記憶装置51全体として消費電力を削減する本実施例の効果は非常に大きいことがわかる。
図3及び図4では、説明の便宜上、バッファ制御部56、読み出しデータを出力する読み出し信号路、及びこれらの読み出し信号路中の転送バッファの図示は省略されている。しかし、アドレスデコード回路52でデコードされたアドレスが含まれるバッファブロック以外のバッファブロックに書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御するバッファ制御部53の制御動作と同様に、バッファ制御部56は、アドレスデコード回路57で選択されたアドレスが含まれるバッファブロック以外のバッファブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御すれば良い。
又、上記実施例では、書き込み信号路中の転送バッファ及び読み出し信号路中の転送バッファを指定されたアドレスに応じて非動作状態に制御しているが、転送バッファを非動作状態に制御する制御動作は、書き込み信号路中の転送バッファのみ、或いは、読み出し信号路中の転送バッファのみに対して行うようにしても良い。上記の如く、記憶部55内のバッファブロック55−1〜55−nの数nが増大すると、その分転送バッファの数も増大するので、書き込み信号路中の転送バッファのみ、或いは、読み出し信号路中の転送バッファのみに対して転送バッファを非動作状態に制御する制御動作を行うようにしても、半導体記憶装置51全体として消費電力を削減する効果は得られる。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
アドレスで指定される複数の記憶素子を有し、複数のアドレス毎にブロックに分割された記憶部と、
書き込みアドレス信号を前記アドレスにデコードするアドレスデコード回路と、
書き込みデータを前記記憶部の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する書き込み信号路と、
前記アドレスデコード回路でデコードされたアドレスが含まれるブロック以外のブロックに対して、前記書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御するバッファ制御部を備えた、半導体記憶装置。
(付記2)
前記バッファ制御部は、前記アドレスデコード回路でデコードされたアドレスの一部に基づいて前記書き込み信号路中の前記転送バッファを非動作状態に制御するバッファ制御回路を有する、付記1記載の半導体記憶装置。
(付記3)
読み出しアドレス信号に基づいて前記アドレスを選択する他のアドレスデコード回路と、
読み出しデータを前記記憶部の各アドレスで指定されるブロックの記憶素子から出力すると共に複数の転送バッファを有する読み出し信号路と、
前記他のアドレスデコード回路で選択されたアドレスで指定されるブロック以外のブロックから、前記読み出しデータを出力する読み出し信号路中の転送バッファを、非動作状態に制御する他のバッファ制御部を更に備えた、付記1又は2記載の半導体記憶装置。
(付記4)
前記アドレスデコード回路でデコードされたアドレス以外のアドレスで指定される記憶素子へのクロック信号の入力を抑止するクロック制御部を更に備えた、付記1乃至3のいずれか1項記載の半導体記憶装置。
(付記5)
アドレスで指定される複数の記憶素子を有し、複数のアドレス毎にブロックに分割された記憶部と、
読み出しアドレス信号に基づいて前記アドレスを選択するアドレスデコード回路と、
読み出しデータを前記記憶部の各アドレスで指定されるブロックの記憶素子から出力すると共に複数の転送バッファを有する読み出し信号路と、
前記アドレスデコード回路で選択されたアドレスで指定されるブロック以外のブロックから、前記読み出しデータを出力する読み出し信号路中の転送バッファを、非動作状態に制御するバッファ制御部を備えた、半導体記憶装置。
(付記6)
アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、前記記憶部の各アドレスに書き込みデータを入力する書き込み信号路を備えた半導体記憶装置の制御方法であって、
書き込みアドレス信号を前記アドレスにデコードし、
前記デコードされたアドレスが含まれるブロック以外のブロックに前記書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御する、半導体記憶装置の制御方法。
(付記7)
前記アドレスデコード回路でデコードされたアドレスの一部に基づいて前記書き込み信号路中の前記転送バッファを非動作状態に制御する、付記6記載の半導体記憶装置の制御方法。
(付記8)
読み出しアドレス信号に基づいて前記アドレスを選択し、
前記選択されたアドレスで指定されるブロック以外のブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御する、付記6又は7記載の半導体記憶装置の制御方法。
(付記9)
前記デコード又は選択されたアドレス以外のアドレスで指定される記憶素子へのクロック信号の入力を抑止する、付記6乃至8のいずれか1項記載の半導体記憶装置の制御方法。
(付記10)
アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、前記記憶部の各アドレスから読み出しデータを出力する読み出し信号路を備えた半導体記憶装置の制御方法であって、
読み出しアドレス信号に基づいて前記アドレスを選択し、
前記選択されたアドレスで指定されるブロック以外のブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御する、半導体記憶装置の制御方法。
(付記1)
アドレスで指定される複数の記憶素子を有し、複数のアドレス毎にブロックに分割された記憶部と、
書き込みアドレス信号を前記アドレスにデコードするアドレスデコード回路と、
書き込みデータを前記記憶部の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する書き込み信号路と、
前記アドレスデコード回路でデコードされたアドレスが含まれるブロック以外のブロックに対して、前記書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御するバッファ制御部を備えた、半導体記憶装置。
(付記2)
前記バッファ制御部は、前記アドレスデコード回路でデコードされたアドレスの一部に基づいて前記書き込み信号路中の前記転送バッファを非動作状態に制御するバッファ制御回路を有する、付記1記載の半導体記憶装置。
(付記3)
読み出しアドレス信号に基づいて前記アドレスを選択する他のアドレスデコード回路と、
読み出しデータを前記記憶部の各アドレスで指定されるブロックの記憶素子から出力すると共に複数の転送バッファを有する読み出し信号路と、
前記他のアドレスデコード回路で選択されたアドレスで指定されるブロック以外のブロックから、前記読み出しデータを出力する読み出し信号路中の転送バッファを、非動作状態に制御する他のバッファ制御部を更に備えた、付記1又は2記載の半導体記憶装置。
(付記4)
前記アドレスデコード回路でデコードされたアドレス以外のアドレスで指定される記憶素子へのクロック信号の入力を抑止するクロック制御部を更に備えた、付記1乃至3のいずれか1項記載の半導体記憶装置。
(付記5)
アドレスで指定される複数の記憶素子を有し、複数のアドレス毎にブロックに分割された記憶部と、
読み出しアドレス信号に基づいて前記アドレスを選択するアドレスデコード回路と、
読み出しデータを前記記憶部の各アドレスで指定されるブロックの記憶素子から出力すると共に複数の転送バッファを有する読み出し信号路と、
前記アドレスデコード回路で選択されたアドレスで指定されるブロック以外のブロックから、前記読み出しデータを出力する読み出し信号路中の転送バッファを、非動作状態に制御するバッファ制御部を備えた、半導体記憶装置。
(付記6)
アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、前記記憶部の各アドレスに書き込みデータを入力する書き込み信号路を備えた半導体記憶装置の制御方法であって、
書き込みアドレス信号を前記アドレスにデコードし、
前記デコードされたアドレスが含まれるブロック以外のブロックに前記書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御する、半導体記憶装置の制御方法。
(付記7)
前記アドレスデコード回路でデコードされたアドレスの一部に基づいて前記書き込み信号路中の前記転送バッファを非動作状態に制御する、付記6記載の半導体記憶装置の制御方法。
(付記8)
読み出しアドレス信号に基づいて前記アドレスを選択し、
前記選択されたアドレスで指定されるブロック以外のブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御する、付記6又は7記載の半導体記憶装置の制御方法。
(付記9)
前記デコード又は選択されたアドレス以外のアドレスで指定される記憶素子へのクロック信号の入力を抑止する、付記6乃至8のいずれか1項記載の半導体記憶装置の制御方法。
(付記10)
アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、前記記憶部の各アドレスから読み出しデータを出力する読み出し信号路を備えた半導体記憶装置の制御方法であって、
読み出しアドレス信号に基づいて前記アドレスを選択し、
前記選択されたアドレスで指定されるブロック以外のブロックから読み出しデータを出力する読み出し信号路中の転送バッファを非動作状態に制御する、半導体記憶装置の制御方法。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
51 半導体記憶装置
52,57 アドレスデコード回路
53,56 バッファ制御部
53−1〜53−n,56−1〜56−n バッファ制御回路
54 クロック制御部
54−1〜54−n クロック制御回路
55 記憶部
55−1〜55−n バッファブロック
501 転送バッファ
531〜533,535〜537 アンドゲート
52,57 アドレスデコード回路
53,56 バッファ制御部
53−1〜53−n,56−1〜56−n バッファ制御回路
54 クロック制御部
54−1〜54−n クロック制御回路
55 記憶部
55−1〜55−n バッファブロック
501 転送バッファ
531〜533,535〜537 アンドゲート
Claims (6)
- アドレスで指定される複数の記憶素子を有し、複数のアドレス毎にブロックに分割された記憶部と、
書き込みアドレス信号を前記アドレスにデコードするアドレスデコード回路と、
書き込みデータを前記記憶部の各アドレスが含まれるブロックに入力すると共に複数の転送バッファを有する書き込み信号路と、
前記アドレスデコード回路でデコードされたアドレスが含まれるブロック以外のブロックに対して、前記書き込みデータを入力する書き込み信号路中の転送バッファを、非動作状態に制御するバッファ制御部を備えた、半導体記憶装置。 - 読み出しアドレス信号に基づいて前記アドレスを選択する他のアドレスデコード回路と、
読み出しデータを前記記憶部の各アドレスで指定されるブロックの記憶素子から出力すると共に複数の転送バッファを有する読み出し信号路と、
前記他のアドレスデコード回路で選択されたアドレスで指定されるブロック以外のブロックから、前記読み出しデータを出力する読み出し信号路中の転送バッファを、非動作状態に制御する他のバッファ制御部を更に備えた、請求項1記載の半導体記憶装置。 - 前記アドレスデコード回路でデコードされたアドレス以外のアドレスで指定される記憶素子へのクロック信号の入力を抑止するクロック制御部を更に備えた、請求項1又は2記載の半導体記憶装置。
- アドレスで指定される複数の記憶素子を有し複数のアドレス毎にブロックに分割された記憶部と、前記記憶部の各アドレスに書き込みデータを入力する書き込み信号路を備えた半導体記憶装置の制御方法であって、
書き込みアドレス信号を前記アドレスにデコードし、
前記デコードされたアドレスが含まれるブロック以外のブロックに前記書き込みデータを入力する書き込み信号路中の転送バッファを非動作状態に制御する、半導体記憶装置の制御方法。 - 読み出しアドレス信号に基づいて前記アドレスを選択し、
前記選択されたアドレスで指定されるブロック以外のブロックから、読み出しデータを出力する読み出し信号路中の転送バッファを、非動作状態に制御する、請求項4記載の半導体記憶装置の制御方法。 - 前記デコード又は選択されたアドレス以外のアドレスで指定される記憶素子へのクロック信号の入力を抑止する、請求項4又は5記載の半導体記憶装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084178A JP5229059B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体記憶装置及びその制御方法 |
US12/732,845 US8279701B2 (en) | 2009-03-31 | 2010-03-26 | Semiconductor storage device and control methods thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084178A JP5229059B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体記憶装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238297A true JP2010238297A (ja) | 2010-10-21 |
JP5229059B2 JP5229059B2 (ja) | 2013-07-03 |
Family
ID=42784071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009084178A Expired - Fee Related JP5229059B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体記憶装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8279701B2 (ja) |
JP (1) | JP5229059B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130282593A1 (en) * | 2012-04-18 | 2013-10-24 | Christopher John Merz | Method and system for generating safety alerts |
KR102583787B1 (ko) * | 2018-11-13 | 2023-10-05 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149201A (ja) * | 2005-11-25 | 2007-06-14 | Fujitsu Ltd | 半導体装置及びその制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11162165A (ja) | 1997-11-25 | 1999-06-18 | Hitachi Ltd | 半導体記憶装置 |
KR100308214B1 (ko) * | 1998-12-30 | 2001-12-17 | 윤종용 | 듀얼칩반도체집적회로장치 |
KR100368117B1 (ko) * | 2000-12-28 | 2003-01-15 | 삼성전자 주식회사 | 레이트 선택 동기 파이프라인 타입 반도체 메모리장치에서의 데이터 코히런시 유지방법 및 그에 따른데이터 코히런시 유지회로 |
JP3737437B2 (ja) * | 2001-02-01 | 2006-01-18 | Necエレクトロニクス株式会社 | 半導体メモリ及びその動作モードのエントリー方法 |
US6594194B2 (en) * | 2001-07-11 | 2003-07-15 | Sun Microsystems, Inc. | Memory array with common word line |
-
2009
- 2009-03-31 JP JP2009084178A patent/JP5229059B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-26 US US12/732,845 patent/US8279701B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149201A (ja) * | 2005-11-25 | 2007-06-14 | Fujitsu Ltd | 半導体装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5229059B2 (ja) | 2013-07-03 |
US20100246308A1 (en) | 2010-09-30 |
US8279701B2 (en) | 2012-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420827B2 (ja) | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム | |
TWI276111B (en) | Method and circuit for controlling operation mode of PSRAM | |
JP5999097B2 (ja) | 半導体集積回路及びその制御方法 | |
JP5229059B2 (ja) | 半導体記憶装置及びその制御方法 | |
JP2006523340A (ja) | 2次元データメモリ | |
JP2009015952A (ja) | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム | |
JP2013025831A (ja) | 半導体メモリ装置 | |
JP2012069565A (ja) | 半導体集積回路及び制御方法 | |
JP2006293716A (ja) | 半導体記憶装置 | |
KR100328329B1 (ko) | 명령 메모리 회로 | |
KR101062845B1 (ko) | 글로벌 라인 제어회로 | |
US8036045B2 (en) | Data output control circuit | |
JP2011028790A (ja) | 半導体記憶装置及びリフレッシュ制御方法 | |
JP2009104711A (ja) | 半導体メモリ | |
JP2006040089A (ja) | セカンドキャッシュ駆動制御回路、セカンドキャッシュ、ram、及びセカンドキャッシュ駆動制御方法 | |
JP2005203064A (ja) | 半導体記憶装置 | |
KR100390238B1 (ko) | 뱅크 어드레스를 이용한 반도체 메모리 소자의 어드레스제어 장치 | |
JP2007149201A (ja) | 半導体装置及びその制御方法 | |
KR100728566B1 (ko) | 반도체 메모리 장치의 컬럼 어드레스 생성 회로 | |
KR20070101075A (ko) | 뱅크 영역 확보를 위한 반도체 메모리 장치 | |
JP5206240B2 (ja) | 情報処理装置および情報処理方法 | |
JP5393626B2 (ja) | 情報処理装置 | |
JP2002260394A (ja) | 不揮発性半導体記憶装置 | |
US8238187B2 (en) | Fast cyclic decoder circuit for FIFO/LIFO data buffer | |
JP4851964B2 (ja) | デュアルポートメモリを用いた同期化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |