JP2010237296A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2010237296A
JP2010237296A JP2009082965A JP2009082965A JP2010237296A JP 2010237296 A JP2010237296 A JP 2010237296A JP 2009082965 A JP2009082965 A JP 2009082965A JP 2009082965 A JP2009082965 A JP 2009082965A JP 2010237296 A JP2010237296 A JP 2010237296A
Authority
JP
Japan
Prior art keywords
semiconductor
optical
mesa
optical waveguide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009082965A
Other languages
English (en)
Inventor
Minefumi Shimoyama
峰史 下山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009082965A priority Critical patent/JP2010237296A/ja
Publication of JP2010237296A publication Critical patent/JP2010237296A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】ハイメサ光導波路によって形成され、しかも製造上の歩留まりが高い光半導体装置を提供する。
【解決手段】半導体光変調器24は光導波層4を内部に有し、半導体によって形成された帯状のメサ26を具備している。また光導波路の両脇に配置された一対の半導体層28、30と、この一対の半導体層の夫々と光導波路の間に形成された溝32、34を埋め込む樹脂層36、38とを具備する。さらにメサの頂上に形成された上部電極12、および基板42の裏面に形成された下部電極14を備える。
【選択図】図8

Description

本発明は、光半導体装置に関する。
半導体によって形成され、光導波層を内部に有するメサストライプ(帯状のメサ)のうち、光導波層が半導体以外の低誘電率材料との界面を有する構造は、ハイメサ光導波路と呼ばれている。これに対し、同じように半導体の光導波層を含むメサストライプで構成されるが、光導波層が半導体以外の材料との界面を持たない構造には、リッジ導波路や埋め込み導波路がある。
このハイメサ光導波路の頂上と、基板側の半導体層に夫々電極を設けることによって、光機能素子を形成することができる。このような光機能素子には、リッジ導波路や埋め込み導波路で構成した光機能素子に比べ浮遊容量が小さく、高速動作に適しているという利点がある。
例えば、ハイメサ光導波路によって形成されたマッハ・ツエンダー(Mach-Zehnder)型光変調器は、このような光機能素子の一つである。
このマッハ・ツエンダー型光変調器は、頂上に上部電極が設けられたハイメサ光導波路を2つ有している。この上部電極と、基板側に設けられた下部電極の間に電圧を印加すると、光導波層の屈折率が変化する。この屈折率変化によって、入射光が変調される。
電圧印加によって生じる光導波層の屈折率変化は僅なので、ハイメサ光導波路は、長く形成される。このため上部電極の浮遊容量が、問題になる。
しかし、ハイメサ光導波路に形成される上部電極の浮遊容量は小さく、上記マッハ・ツエンダー形光変調器は、非常に高速で動作する(非特許文献1)。
このように、ハイメサ光導波路は、光機能素子の高速化に有益な導波路構造である。
Ken TSUZUKI, Tadao ISHIBASHI, Hiroshi YASAKA, and Yuichi THOMORI, "Low Driving Voltage 40 Gbit/s n-i-n Mach-Zehnder Modulator Fabricated on InP Substrate", IEICE TRANS. ELECTRON., VOL.E88, pp.960-966,(2005).
しかし、ハイメサ光導波路を有する光機能素子には、製造上の歩留まりが低いという問題がある。
そこで、本発明の目的は、ハイメサ光導波路によって形成され、しかも製造上の歩留まりが高い光半導体装置を提供することである。
上記の目的を達成するために、本光半導体装置は、凸状の光導波路と、前記光導波路の両脇に配置された一対の半導体層と、前記一対の半導体層の夫々と前記光導波路の間に形成された溝を埋め込む樹脂層と、前記メサの頂上に形成された電極を具備する。
本光半導体装置によれば、半導体層とメサの間に形成された溝が樹脂層を内部に閉じ込めて保護するので、ハイメサ光導波路を有する光半導体装置の歩留まりが高くなる。
ハイメサ光導波路を有する光機能素子の基本構成を説明する斜視図である。 図1のII-II線に於ける断面を、矢印の方向から見た断面図である。 ハイメサ光導波路への電極形成の困難性を説明する図である。 両脇に樹脂層が設けられたハイメサ光導波路の構成を説明する断面図である。 加熱処理によって変形した樹脂層の状態と、その影響を説明する断面図である。 機械的接触により変形した樹脂層の状態と、その影響を説明する断面図である。 実施例1の光半導体装置の構成を説明する平面図である。 図7のVIII-VIII線における断面を、矢印の方向から見た断面図である。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その1)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その2)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その3)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その4)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その5)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その6)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その7)。 実施例1の光半導体装置の製造方法を説明する工程断面図である(その8)。 実施例2の半導体レーザの断面を説明する図である。 実施例2の光半導体装置の製造方法を説明する工程断面図である(その1)。 実施例2の光半導体装置の製造方法を説明する工程断面図である(その2)。 実施例2の光半導体装置の製造方法を説明する工程断面図である(その3)。 実施例2の光半導体装置の製造方法を説明する工程断面図である(その4)。 実施例2の光半導体装置の製造方法を説明する工程断面図である(その5)。 実施例2の光半導体装置の製造方法を説明する工程断面図である(その6)。 ハイメサ光導波路の頂上と基板側の半導体層に夫々電極を設け、樹脂層でハイメサ光導波路を埋め込んだ光機能素子の断面図である。 リッジ導波路の頂上と、基板側の半導体層に夫々電極を設けた光機能素子の断面図である。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
(1)ハイメサ光導波路の歩留まり
本実施の形態のよりよい理解のため実施例の説明に先立って、先に説明したハイメサ光導波路の構造とその問題点について、図面を用いて説明する。
図1は、ハイメサ光導波路2を有する光機能素子3の基本構成を説明する斜視図である。
図2は、図1のII-II線に於ける断面を、矢印の方向から見た断面図である。
ハイメサ光導波路2は、光導波層4を内部に有し、半導体によって形成された帯状のメサである。ここで、光導波層4は、上部クラッド層6及び下部クラッド層8によって挟まれている。尚、図1及び2に示した例では、半導体基板10の一部が、下部クラッド層8となっている。
また、ハイメサ光導波路2の頂上及び半導体基板10の裏面には、夫々、上部電極12及び下部電極14が設けられている。
この上部電極12と下部電極14の間に電圧を印加すると、光導波層4の屈折率又は光吸収率が変化して入射光16が変調される。或いは、これらの電極12,14から電流を光導波層4に注入すると、光利得が発生する。このような屈折率変化、光吸収率変化、及び光利得の発生等を利用して、光機能素子3は、種々の機能を発揮する。
図24は、ハイメサ光導波路5の頂上と基板側の半導体層に夫々電極12,14を設け、樹脂層18でハイメサ光導波路2を埋め込んだ光機能素子の断面図である。図25は、リッジ導波路19の頂上と、基板側の半導体層に夫々電極12,14を設けた光機能素子の断面図である。
リッジ型導波路や埋め込み導波路に比べ、ハイメサ光導波路では上部電極12直下の半導体面積を小さくすることが出来る。上部電極12で覆われる部分の内のかなりの部分を、半導体に比べて誘電率の小さな樹脂で担うことが出来るため、上部電極12の浮遊容量を小さくすることが出来る。従って、光機能素子3は、高速で動作する。この効果は特に、光導波路が長くなり、それに伴い電極長が長くなるに従って顕著になる。
ところで、ハイメサ光導波路2の幅は、1〜2μmと極めて狭い。これは、ハイメサ光導波路2の水平横モードを単一化するためである。
しかし、ハイメサ光導波路2の頂上に上部電極12を形成することは、容易ではない。図3は、ハイメサ光導波路上への電極形成の困難性を説明する図である。
製造工程上の誤差により、上部電極12の形成位置や幅には、ズレが生じやすい。このようなズレが生じると、上部電極12の一部が、ハイメサ光導波路2の側面や半導体基板10の一部に触れてしまう(図3参照)。すると、ハイメサ光導波路2の光学的特性(導波路損失等)や電気的特性(リーク電流等)が劣化してしまう。
そこで、ハイメサ光導波路2の両脇には、通常、低誘電率で且つ透明度が高い樹脂層が設けられる。図4は、両脇に樹脂層18が設けられたハイメサ光導波路2の構成を説明する断面図である。
図4に示すように、ハイメサ光導波路5の側面及び半導体基板10の表面は、樹脂層18によって、覆われる。従って、製造上の誤差により、上部電極12がハイメサ光導波路5の頂上から食み出しても、上部電極12が、ハイメサ光導波路5の側面や半導体基板10の表面に接触することはない。従って、ハイメサ光導波路5の光学的特性や電気的特性が劣化することはない。更に、樹脂層18は、製造工程で生じる種々の機械的損傷から、ハイメサ光導波路5を保護することにも役立つ。
しかし、本発明者が種々検討したところ、樹脂層5を両脇に有するハイメサ光導波路5の歩留まりも必ずしも高くない。
樹脂層18は、通常、熱硬化性あるいは光硬化性の樹脂(BCB(benzocyclobutene)樹脂、エポキシ樹脂、ポリイミド樹脂等)によって形成される。
これら樹脂の形成は、以下のような手順によって行われる。まず、ハイメサ光導波路5の形成された半導体基板10上に、スピンコート等によって、原料溶液(BCB溶液等)を塗布する。次に、加熱あるいはUV照射等によって、この原料溶液を硬化させて、樹脂膜を形成する。その後、この樹脂膜をドライエッチング等によって所望の形状に加工して、樹脂層18を形成する。
このように、樹脂層18には、硬化処理が施される。しかし、樹脂層形成後の電極形成工程等によって、樹脂層18は容易に変形してしまう。
例えば、電極形成工程では、電極の接触抵抗を低くするため、半導体基板10を400℃程度で加熱する合金化工程が実施される。
しかし、樹脂層18には、硬化処理後もある程度の熱可塑性が残存している。このため、合金化工程に用いられる高温に晒されると、樹脂層18は変形してしまう。更に、有機材料である樹脂層18と半導基板10では、熱膨張係数が大きく異なる。このため、歪応力が発生して、樹脂層18を変形させる。
例えば、ポリイミド樹脂の熱膨張係数は、50〜60ppm/℃である。また、BCB樹脂の熱膨張係数は、61〜65ppm/℃である。一方、III-V族半導体の熱膨張係数は、4〜6ppm/℃程度である。このように、樹脂と半導体の熱膨張係数は、一桁異なる。
図5は、変形した樹脂層20の状態と、その影響を説明する断面図である。
樹脂層20は、高温に晒され収縮すると、ハイメサ光導波路5の側面から剥離する。この時、上部電極12の周端部が樹脂層20に接着していると、上部電極12はハイメサ光導波路5から引き剥がされる(図5参照)。このため、歩留まりが、低下する。
電極形成後、ハイメサ光導波路5が形成された半導体基板10には、基板研磨、チップ化の為の切削あるいは劈開、及びキャリアへの実装等の工程が順次施される。
これらの工程では、樹脂層18に種々の工具が接触する。この時の機械的接触によっても、樹脂層18が変形することがある。
図6は、機械的接触により変形した樹脂層22の状態と、その影響を説明する断面図である。
機械的な接触があると、樹脂層18は外力を受ける。この外力によって、樹脂層22が、ハイメサ光導波路5の側面から剥離する場合がある。この時、上部電極12の周端部が樹脂層22に接着していると、上部電極12はハイメサ光導波路5から引き剥がされてしまう(図6参照)。この場合にも、歩留まりは、低下する。
このように、熱処理や機械的接触によって樹脂層18は、容易に変形する。その結果、上部電極12の剥がれが頻発し、ハイメサ光導波路2を有する光機能素子の歩留まりは低くなる。
(2)本光半導体装置
そこで、本実施の形態の光半導体装置では、下記実施例1及び2で詳しく説明するように、樹脂層18の外側に、更に、半導体層が設けられている。すなわち、樹脂層が、この半導体層とハイメサ光導波路の間に形成される溝を、埋め込んでいる。従って、本実施の形態の樹脂層は、上記半導体層とハイメサ光導波路によって、両側から保護されている。従って、本実施の形態の樹脂層は、容易には変形しない。このため、本光半導体装置の歩留まりは高い。
(1)構 成
図7は、本実施例の半導体光変調器24の構成を説明する平面図である。図8は、図7のVIII-VIII線における断面を、矢印の方向から見た断面図である。
図7及び8に示すように、本半導体光変調器24は、光導波層4を内部に有し、半導体によって形成された帯状のメサ26(メサストライプ)すなわち凸状の光導波路を具備している。尚、本実施例の光導波層4は、活性層である。また、メサ26は、ハイメサ光導波路である。
また、本半導体光変調器24は、メサ26に沿って、メサ26の両脇に配置された一対の半導体層28,30を有している。
また、本半導体光変調器24は、上記一対の半導体層28,30の夫々とメサ26の間に形成された溝32,34を埋め込む樹脂層36,38を有している。
また、本半導体光変調器24は、メサ26の頂上に形成された上部電極12を有している。ここで、上部電極12は、リード線を接続するためのパッド25を有している。
そして、本半導体光変調器24は、光導波層4から見て上部電極12とは反対側に配置された半導体(ここでは、n型InP基板42)に、電気的に接続された下部電極14を具備している。尚、下部電極14は、例えば、半絶縁性半導体基板の上に形成された(n型又はp型の)半導体層に設けられてもよい。
尚、図7に示す本半導体光変調器24の平面図では、樹脂層36,38が、SiO膜64を透視した状態で記載されている。
(2)製造方法
図9乃至図16は、本半導体光変調器24の製造方法を説明する工程断面図である。
以下、図9乃至図16に従って、本半導体光変調器24の製造方法を説明する。
(i)半導体積層構造の成長工程(図9(a)参照)
まず、n型InP基板42の上にMOCVD(Metal Organic Chemical Vapor Deposition)により、n型InPバッファ層44、光導波層(活性層)4、p型InP製の上部クラッド層46、及びp型InGaAs製のコンタクト層48を順に成長する。
ここで、光導波層(活性層)4は、複数のInGaAsP井戸層と複数のInP障壁層が積層された、多重量子井戸(Multi-Quantum Wells; 以下、MQWと呼ぶ)層である。
尚、n型InPバッファ層44及びn型InP基板42は、完成後の半導体光変調器24では、下部クラッド層として機能する。
本工程により、メサ26となる半導体積層構造50が形成される。
(ii)メサストライプの形成工程(図9(b)及び図10(a)参照)
次に、半導体積層構造50が形成されたn型InP基板42の上に化学気相成長(Chemical Vapor Deposition; 以下、CVDと呼ぶ)法によりSiO膜52を成膜する(図9(b)参照)。
次に、このSiO膜52の上にフォトレジストを塗布し、フォトリソグラフィー工程により、帯状のレジストマスク54を形成する(図9(b)参照)。ここで、レジストマスク54は、素子完成後のメサ26の幅より1〜2μm太く形成する。尚、レジストマスクとは、フォトレジストで形成されたマスクのことである。
次に、BHF(Buffered HF(弗酸))によってSiO膜52をウェットエッチングして、レジストマスク54の平面形状をSiO膜53に転写する。
次に、このSiO膜53をマスクとして、半導体積層構造50をRIE(Reactive Ion Etching)によってエッチングして、メサストライプ55を形成する(図10(a)参照)。
本工程によって、幅3μm程度のメサストライプ55が形成される。
(iii)半導体層の成長工程(図10(b)参照)
次に、MOCVD法によってSI(Semi-Insulated)-InP(半絶縁性InP)を、SiO膜53をマスクとして成長して、メサストライプ55の周囲をSI-InP層56で埋め込む(図10(b)参照)。
その後、BHFによって、メサストライプ55上のSiO膜53を除去する。
本工程により、メサ26の両脇に配置される一対の半導体層28,30となる半導体層(SI-InP層56)が形成される。
(iv)溝の形成工程(図11(a)及び(b)参照)
次に、再度CVD法によって、SI−InP層56が形成されたInP基板42の全面に、SiO膜を成膜する。
次に、上記「(ii)メサストライプの形成工程」で説明した手順に従って、このSiO膜を加工して、溝32,34の形成予定位置で開口するマスク58を形成する(図11(a)参照)。
次に、このマスク58を用いて、SI-InP層56及びメサストライプ55の周端部をRIEによってエッチングする。このエッチングにより、溝(間隙)32,34が形成される(図11(b)参照)。この時、メサ55の周端部もエッチングされ、幅約1.5μmのメサ26が形成される。従って、メサ26の伝搬モードは、横単一モードになる。
最後に、BHFにより、マスク58を除去する。
本工程によって、溝32,34及びメサ26が完成する。
ところで、溝32,34の幅は、半導体光変調器24の動作波長を樹脂層36,38の屈折得率で除した距離より広いことが好ましい。例えば、溝32,34の幅としては、2μmが好ましい。この場合、光導波層(活性層)4を伝搬する光は、半導体層28,30には殆ど漏れ出さない。従って、光導波層(活性層)4を伝搬する被変調光の電界分布は、半導体層28,30によって殆ど変形されない。
また、上記工程から明らかなように、メサ26の側面には、SI−InP層56ではなく、屈折率が低い樹脂層36,38が接することになる。このため、光導波層4の光閉じ込め係数は大きくなる。
(v)樹脂層の形成工程(図12(a)乃至図13(a)参照)
次に、一対の半導体層28,30が形成されたn型InP基板42の全面に、スピンコートによってBCBを塗布する。その後、300℃程度の加熱処理を施して、BCBを硬化させてBCB(ベンゾシクロブテン)樹脂60を形成する(図12(a)参照)。
次に、メサ26の頂上が露出するまで、BCB樹脂60をRIEによってエッチングする(図12(b)参照)。
次に、メサ26と溝32,34の上部を覆うレジストマスク62を、形成する(図13(a)参照)。
次に、レジストマスク62をマスクとして、半導体層28,30の表面に残存しているBCB樹脂をRIEによって除去する。その後、レジストマスク62を除去する。
本工程により、溝32,34を埋め込む樹脂層36,38が形成される。
(vi)電極の形成工程(図13(b)乃至図16参照)
次に、n型InP基板42の全面に、CVDによりSiO膜64を成膜する。
このSiO膜64の上に、メサ26の上で開口するレジストマスク66を形成する。
次に、BHFによってメサ26の上に形成されたSiO膜64を除去する(図13(b)参照)。
次に、レジストマスク66を残したまま、n型InP基板42の全面に、Au/Zn/Au膜68を、真空蒸着によって形成する(図14(a)参照)。
次に、レジストマスクと共に余分な蒸着膜を除去するリフトオフ工程によって、メサ26の頂上に帯状のAu/Zn/Au電極70を形成する(図14(b)参照)。
次に、上部電極12の形成予定位置で開口するレジストマスク72を、SiO膜64の上に形成する(図15(a)参照)。
次に、この開口部に、メッキにより、Au電極74を形成する(図15(b)参照)。
このAu電極74とAu/Zn/Au電極70が、上部電極12になる。
次に、レジストマスク72を除去する。その後、n型InP基板42の裏面に、AuGe/Au電極76を形成する。
次に、AuGe/Au電極76の上に、メッキによってAu電極78を形成する。
このAu電極78とAuGe/Au電極76が、下部電極14になる。
最後に、上部電極12及び下部電極14が形成されたn型InP基板42を、約400℃の加熱する合金化工程を実施する。この合金化工程により、AuGe/Au電極76とn型InP基板42の接触抵抗が、低下する。同様に、Au/Zn/Au電極70とコンタクト層48の接触抵抗が低下する。
合金化工程に伴う加熱処理によって、樹脂層36,38は、収縮し変形しようとする。しかし、樹脂層36,38は、溝32,34の中に閉じ込められているので、殆ど変形しない。このため、上部電極12が、メサ26から剥離することはない。
本工程によって、上部電極12及び下部電極14が形成される。
(vii)チップ化工程及び実装工程
次に、n型InP基板42を劈開して、光変調器チップに分割する。その後、各光変調器チップを、キャリア等に実装する。
この間、半導体光変調器24の表面は、種々の工具に接触する。しかし、樹脂層36,38は、溝32,34によって保護されている。従って、樹脂層36,38が変形することはない。故に、上部電極12が、メサ26の頂上から剥離することもない。
以上説明したように、樹脂層36,38は溝32,34の内部で保護されているので、加熱処理や機械的接触によって、上部電極12がメサ26の頂上から剥離することはない。
故に、本半導体光変調器24の歩留まりは高い。
(3)動 作
本半導体光変調器24を動作させるためには、上部電極12と下部電極14の間に電源を接続して、電圧を光導波層(活性層)4に印加する。この電圧を変調することによって、光導波層を導波する光の強度あるいは位相を変調することができる。
ところで、メサ26は、両脇が樹脂層36,38によって埋め込まれたハイメサ光導波路である。樹脂の比誘電率は、半導体の比誘電率より格段に低い。従って、上部電極12の浮遊容量は、低い。このため、本半導体光変調器24は、高速で動作する。
尚、パッド12の下側に位置する半導体層28,30は、SI-InP層である。従って、パッド25部分の浮遊容量も、十分に小さい。
(1)構 成
図17は、本実施例の半導体光変調器80の断面を説明する図である。尚、本半導体レーザ80の平面図は、図7に示した実施例1の半導体光変調器24の平面図と略同じである。
図17に示すように、本半導体光変調器80の構成は、実施例1の半導体光変調器24の構成と略同じである。但し、本半導体光変調器80は、溝32,34の表面に形成されたSiO膜82を有している。
このように、溝32,34内部の表面にSiO膜82を形成すると、半導体層と樹脂層36,38の密着が良くなる。尚、SiO膜82の代わりに、SiN膜等の誘電体膜を形成してもよい。
(2)製造方法
図18乃至図23は、本半導体光変調器80の製造方法を説明する工程断面図である。
以下、図18乃至図23に従って、本半導体光変調器80の製造方法を説明する。
(i)半導体積層構造の成長工程、メサストライプ形成工程、半導体層の成長工程、及び溝の形成工程(図18(a)参照)
図9(a)乃至図11(a)を参照して説明した、実施例1の製造工程に従って、n型InP基板42の上に、メサ26と、溝32,34と、半導体層28,30を形成する。
(ii)樹脂層密着用SiO膜の形成工程(図18(b)参照)
次に、CVDにより、n型InP基板42の全面にSiO膜82を成膜する。
(iii)樹脂層の形成工程(図19(a)乃至図20(a)参照)
次に、SiO膜82が形成されたn型InP基板42の全面に、スピンコートによってBCBを塗布する。その後、300℃程度の加熱処理を施して、BCBを硬化させてBCB樹脂60を形成する(図19(a)参照)。
次に、メサ26の頂上を覆うSiO膜82が露出するまで、BCB樹脂60をRIEによってエッチングする(図19(b)参照)。
次に、メサ26と溝32,34の上部を覆うレジストマスク62を、形成する(図20(a)参照)。
次に、レジストマスク62をマスクとして、SiO膜82の表面に残存しているBCB樹脂をRIEによって除去する。その後、レジストマスク62を除去する。
本工程により、溝32,34を埋め込む樹脂層36,38が形成される。
(iv)電極の形成工程(図20(b)乃至図23参照)
まず、n型InP基板42の全面に、CVDによりSiO膜64する。
次に、レジストマスク66を用いたウェットエッチングによって、メサ26の上に形成された、SiO膜64及びSiO膜82を除去する(図20(b)参照)。
次に、n型InP基板42の全面に、Au/Zn/Au膜68を真空蒸着によって形成する(図21(a)参照)。
次に、リフトオフ工程によって、露出したメサ26の頂上に帯状のAu/Zn/Au電極70を形成する(図21(b)参照)。
次に、上部電極12の形成予定位置で開口するレジストマスク72を、SiO膜64の上に形成する(図22(a)参照)。
次に、この開口部にメッキにより、Au電極74を形成する(図22(b)参照)。
このAu電極74と上記Au/Zn/Au電極70が、上部電極12になる。
次に、n型InP基板42の裏面に、AuGe/Au電極76を形成する。
次に、AuGe/Au電極76の上に、メッキによってAu電極78を形成する。
このAu電極78とAuGe/Au電極76が、下部電極14になる(図23参照)。
最後に、上部電極12及び下部電極14が形成されたn型InP基板42に対して、合金化工程を実施する。
この合金化工程に伴う加熱処理によって、樹脂層36,38は変形しようとする。しかし、樹脂層36,38は、溝32,34の内部に閉じ込められているので殆ど変形しない。従って、上部電極12が、メサ26から剥離することはない。
(v)チップ化工程及び実装工程
次に、実施例1で説明した「(vii)チップ化工程及び実装工程」と同様の手順に従って、n型InP基板42をチップ化する。更に、チップ化した個々の半導体光変調器80を、キャリア等に実装する。
このチップ化工程及び実装工程において、半導体光変調器80の表面は種々の工具に接触する。しかし、樹脂層36,38は、溝32,34の内部で保護されているので変形することはない。従って、上部電極12が、メサ26の頂上から剥離することはない。
(変形例)
以上の例は、ハイメサ光導波路で形成された半導体光変調器に関するものである。電界吸収型光変調器やマッハ・ツエンダー型光変調器がその代表例である。しかし、本実施の形態が適用可能な光半導体装置は、半導体光変調器に限られない。例えば、直接変調型の半導体レーザに、本実施の形態を適用してもよい。
また、本実施の形態は、光導波層4の可飽和吸収特性を利用した光-光スイッチや四光波混合を利用した四光波混合装置(波長変換装置等)に適用することができる。これら光導波層の非線形性を利用する光半導体装置を動作させるためには、信号光が光導波層4からなるべく漏れ出さないようにすることが重要である。
本実施の形態によれば、メサ26の両脇は、屈折率の低い樹脂層36,38によって囲まれている。従って、本実施の形態を光-光スイッチや四光波混合装置に適用すれば、光導波層4の閉じ込め係数を、高くすることができる。従って、これら光半導体装置を効率よく動作させることができる。
また、以上の例では、樹脂層36,38は、BCB(ベンゾシクロブテン)樹脂によって形成されている。しかし、樹脂層36,38は、他の樹脂によって形成されてもよい。例えば、ポリイミド樹脂、エポキシ樹脂、及びアクリル樹脂等によって、樹脂層36,38が形成されてもよい。
また、以上の例では、メサ26を形成する半導体は、InPやInGaAsPである。しかし、他の半導体によって、メサ26が形成されてもよい。例えば、GaAs、AlGaAs、GaP、GaInNAs等によって、メサ26が形成されてもよい。
また、以上の例では、半導体層28,30は、半導体基板の端まで延在している。しかし、半導体層28,30は、半導体基板の端まで延在する必要はない。例えば、半導体層28,30は、幅数十μmの帯状のメサであってもよい。
2・・・ハイメサ光導波路 3・・・光機能素子
4・・・光導波層
5・・・両脇に樹脂層が設けられたハイメサ光導波路
6・・・上部クラッド層 8・・・下部クラッド層
10・・・半導体基板 12・・・上部電極
14・・・下部電極 16・・・入射光
18・・・樹脂層 19・・・リッジ導波路
20・・・加熱処理によって変形した樹脂層
22・・・機械的接触により変形した樹脂層
24・・・実施例1の半導体光変調器 25・・・パッド
26・・・メサ(メサストライプ)
28,30・・・半導体層 32,34・・・溝
36,38・・・樹脂層
42・・・n型InP基板 44・・・n型InPバッファ層
46・・・上部クラッド層 48・・・コンタクト層
50・・・半導体積層構造 52,53・・・SiO
54・・・レジストマスク 55・・・メサストライプ
56・・・SI-InP層 58・・・マスク
60・・・BCB樹脂 62・・・レジストマスク
64・・・SiO膜 66・・・レジストマスク
68・・・Au/Zn/Au膜 70・・・Au/Zn/Au電極
72・・・レジストマスク 74・・・Au電極
76・・・AuGe/Au電極 78・・・Au電極
80・・・実施例2の半導体光変調器 82・・・SiO

Claims (5)

  1. 凸状の光導波路と、
    前記光導波路の両脇に配置された一対の半導体層と、
    前記一対の半導体層の夫々と前記光導波路の間に形成された溝を埋め込む樹脂層と

    具備する光半導体装置。
  2. 請求項1に記載の光半導体装置において、
    前記半導体層が、半絶縁性の半導体層によって形成されていることを、
    特徴とする光半導体装置。
  3. 請求項1又は2に記載の光半導体装置において、
    前記一対の半導体層の夫々と前記光導波路の間隔が、前記光導波層を伝搬する光の波長を前記樹脂層の屈折率で除した距離より広いことを
    特徴とする光半導体装置。
  4. 請求項1乃至3の何れか1項に記載の光半導体装置において、
    前記溝の表面に、誘電体膜が形成されていることを、
    特徴とする光半導体装置。
  5. 請求項1乃至4の何れか1項に記載の光半導体装置において、
    前記樹脂層が、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、及びベンゾシクロブテン樹脂からなる群から選択された何れかの樹脂で形成されてことを、
    特徴とする光半導体装置。
JP2009082965A 2009-03-30 2009-03-30 光半導体装置 Withdrawn JP2010237296A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009082965A JP2010237296A (ja) 2009-03-30 2009-03-30 光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009082965A JP2010237296A (ja) 2009-03-30 2009-03-30 光半導体装置

Publications (1)

Publication Number Publication Date
JP2010237296A true JP2010237296A (ja) 2010-10-21

Family

ID=43091693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009082965A Withdrawn JP2010237296A (ja) 2009-03-30 2009-03-30 光半導体装置

Country Status (1)

Country Link
JP (1) JP2010237296A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012173707A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 光半導体素子及びその製造方法
JP2015108777A (ja) * 2013-12-05 2015-06-11 日本電信電話株式会社 偏波制御素子
JP2017161830A (ja) * 2016-03-11 2017-09-14 古河電気工業株式会社 半導体光素子
JP2017201339A (ja) * 2016-05-02 2017-11-09 日本電信電話株式会社 光半導体素子および半導体モノリシック型光回路
JP2019197194A (ja) * 2018-05-11 2019-11-14 日本電信電話株式会社 半導体デバイス
WO2021149647A1 (ja) * 2020-01-22 2021-07-29 古河電気工業株式会社 半導体素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012173707A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 光半導体素子及びその製造方法
JP2015108777A (ja) * 2013-12-05 2015-06-11 日本電信電話株式会社 偏波制御素子
JP2017161830A (ja) * 2016-03-11 2017-09-14 古河電気工業株式会社 半導体光素子
JP2017201339A (ja) * 2016-05-02 2017-11-09 日本電信電話株式会社 光半導体素子および半導体モノリシック型光回路
JP2019197194A (ja) * 2018-05-11 2019-11-14 日本電信電話株式会社 半導体デバイス
WO2019216153A1 (ja) * 2018-05-11 2019-11-14 日本電信電話株式会社 半導体デバイス
US11556040B2 (en) 2018-05-11 2023-01-17 Nippon Telegraph And Telephone Corporation Semiconductor device
WO2021149647A1 (ja) * 2020-01-22 2021-07-29 古河電気工業株式会社 半導体素子

Similar Documents

Publication Publication Date Title
US9304255B2 (en) Optical device and manufacturing method therefor
US10078233B2 (en) Optical waveguide resonators
JP6458143B2 (ja) 半導体光変調素子
US8412008B2 (en) Semiconductor optical device
JP5104598B2 (ja) マッハツェンダ型光変調器
JP5170236B2 (ja) 導波路型半導体光変調器及びその製造方法
JP2010237296A (ja) 光半導体装置
JPH077148A (ja) 重合体の光導波管素子と共に半導体素子を集積する方法およびそのようにして得られる集積構造を有する電気光学デバイス
JP5428987B2 (ja) マッハツェンダー型光変調素子
JP2008107468A (ja) 半導体光変調器
JP6530631B2 (ja) 光導波路素子
JP6531525B2 (ja) 光変調器および光変調器の製造方法
JP2018028623A (ja) 光半導体素子及び光半導体素子の製造方法
JP2014219442A (ja) 半導体光素子の製造方法
US20040004217A1 (en) Semiconductor opto-electronic devices with wafer bonded gratings
JP2019079993A (ja) 半導体光素子
JP2013250527A (ja) 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法
JP6408963B2 (ja) 半導体光変調器及びその製造方法
JP3966412B2 (ja) 半導体光素子
Chen et al. Vertical Hybrid Integration Devices Using Selectively Defining Underneath Si Waveguide
JP2015197642A (ja) 半導体デバイス、および半導体デバイスの製造方法
JP7444290B2 (ja) 半導体光素子
JP2011175216A (ja) 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法
JP2018022089A (ja) 光スイッチ素子
US11231552B2 (en) Photo detector and method for producing photo detector

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605