JP6531525B2 - 光変調器および光変調器の製造方法 - Google Patents
光変調器および光変調器の製造方法 Download PDFInfo
- Publication number
- JP6531525B2 JP6531525B2 JP2015134372A JP2015134372A JP6531525B2 JP 6531525 B2 JP6531525 B2 JP 6531525B2 JP 2015134372 A JP2015134372 A JP 2015134372A JP 2015134372 A JP2015134372 A JP 2015134372A JP 6531525 B2 JP6531525 B2 JP 6531525B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- semiconductor
- upper cladding
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
(1)構造
図1は、実施の形態1の光変調器を説明する平面図である。図1には、実施の形態1の光位相変調器2a,2bを含む半導体光装置4が示されている。実施の形態1の半導体光装置4は、マッハ・ツェンダ型光変調器である。
(2−1)半導体光装置の動作
図4は、実施の形態1の半導体光装置4の動作の一例を説明する図である。
図5〜図7は、光変調器2a,2bの周波数特性を説明する図である。図5(a)は、第1半導体層18a(ブロック層)を有さない光位相変調器37(以下、ブロック層無し光変調器と呼ぶ)の長手方向の断面図である。ブロック層無し光位相変調器37の構造は、第1半導体層18a(ブロック層)を有さないこと以外は、実施の形態1の光位相変調器2a,2bの構造と略同じである。
図8及び図9は、実施の形態1の光変調器の製造方法を説明する工程断面図である。
第1導電型の半導体を有する下部クラッド層12上に、コア層を含むノンドープ層14を成長する。ノンドープ層14は例えば、有機金属成長法または分子線エピタキシー成長法により成長する。後述する各半導体層についても、同様である。
ノンドープ層14上に、第1導電型とは異なる第2導電型の第2上部クラッド層16bを成長する。
第2上部クラッド層16bの上に、下面に接する第1下層(実施の形態1では、第2上部クラッド層16b)に対して選択的にエッチング可能な第1半導体膜46aを成長する。第1半導体膜46aは、第2上部クラッド層16bおよび後述する第1上部クラッド層16aより高い抵抗率を有するブロック層である。
第1半導体膜46a(図8(c)参照)の変調器形成領域48aの中央部(以下、第1中央部と呼ぶ)を、第1下層(具体的には、第2上部クラッド層16b)に対して選択的にエッチングする。この時、第1下層は殆どエッチングされない。変調器形成領域48aは、光位相変調器2a,2b(図1参照)に対応する領域である。
第1中央部がエッチングされた第1半導体膜46a(すなわち、第1半導体層18a)および第1下層(第2上部クラッド層16b)の上に第1導電型と逆の第2導電型(例えば、p型)の第1上部クラッド層16aを成長する(図9(b)参照)。その後、第1上部クラッド層16aの上に、第2導電型のコンタクト層22a,22b(図2参照)を形成する。
コンタクト層22a,22bの形成後、例えばドライエッチングにより成長層を下部クラッド層12の上面までエッチングして、ハイメサ構造の光導波路を形成する。
導波路の形成後、下部クラッド層12に接続された下部電極24aと、第1上部クラッド層16aの中央部上の上部電極24ba,24bbとを形成する。
図10は、上部クラッド層16の長手方向の両側に半絶縁性クラッド層52を有する光変調器54の断面図である。図10には、逆バイアス電圧に重畳された低周波信号(例えば、50MHz以下の電気信号)が供給された時に発生する電界38cが示されている。低周波信号は、コンタクト層22上に配置された上部電極24bに供給される。
(5−1)変形例1
以上の例では第1半導体層18aは、第1上部クラッド層16aおよび第2上部クラッド層16bより高い抵抗率を有するブロック層である。しかし第1半導体層18aは、第1上部クラッド層16aの導電型(例えば、p型)とは逆の導電型(例えば、n型)を有するブロック層であってもよい。以下、第1半導体層18aの導電型が第1上部クラッド層16aの導電型と逆の光変調器を、変形例1の光変調器と呼ぶ。
また以上の例では、第1上部クラッド層16aおよび第2上部クラッド層16bは、下部クラッド層12の導電型(例えば、n型)と逆の第2導電型(例えば、p型)を有する半導体層である。しかし、第1上部クラッド層16aおよび第2上部クラッド層16bは、下部クラッド層12の導電型(例えば、n型)と同じ導電型を有する半導体層であっても良い(実施の形態2〜4に於いても同様)。以下、上部クラッド層と下部クラッド層の導電型が同じ光変調器を、変形例2の光変調器と呼ぶ。
また以上の例では、光変調器2a,2bは、第1半導体層18aとノンドープ層14の間に、第2上部クラッド層16b(図3参照)を有する。しかし光位相変調器2a,2bは、第2上部クラッド層16bを有さなくても良い。以下、第2上部クラッド層16bを有さない光変調器を、変形例3の光変調器と呼ぶ。
また以上の例では、第1半導体層18aはInGaAsP層である。しかし、第1半導体層18aは、InGaAsP層以外の半導体層であってもよい。例えば、第1半導体層18aは、AlGaInAs層であっても良い。AlGaInAs層は、InP層に対して選択エッチング可能な半導体層である。
実施の形態2の光変調器は、実施の形態1の光位相変調器2a,2b(図3参照)において更に、第1半導体層18aと第1上部クラッド層16aの間に配置された第2半導体層を有する光位相変調器である。実施の形態2の光変調器は、第2半導体層を有すること以外は、実施の形態1の光変調器2a,2bと略同じ構造を有している。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
図13は、実施の形態2の光変調器202aの長手方向に沿った断面図である。
図14は、実施の形態2の光変調器202aの製造方法を説明する工程断面図である。
実施の形態1と略同じ手順により、第1導電型の半導体(例えば、n型InP)を有する下部クラッド層12上に、コア層を含むノンドープ層14(例えば、i型AlGaInAs MQWを含む半導体層)と第2上部クラッド層16b(例えば、n型InP層)を成長する。
ノンドープ層14の上方に、下面に接する第2下層(例えば、第2上部クラッド層16b)に対して選択的にエッチング可能な第2半導体膜46bと第2半導体膜46b上の第3半導体膜46cとを含む積層膜58を成長する。第2半導体膜46bは例えば、i型InGaAsP膜である。第3半導体膜46cは、例えばi型InP層である。
積層膜58の変調器形成領域48bの中央部(以下、第2中央部と呼ぶ)において、第3半導体膜46cを第2半導体膜46bに対して選択的にエッチングする(図14(b)参照)。その後、更に第2下層(具体的には、第2上部クラッド層16b)に対して第2半導体膜46bを選択的にエッチングする(図14(c)参照)。変調器形成領域48bは、光位相変調器に対応する領域である。上記エッチングにより、第3半導体膜46cは第2半導体層218bになる。第2半導体膜46bは、第1半導体層218aになる。
その後、実施の形態1と略同じ手順により、第1上部クラッド層16a、コンタクト層22aを成長し、光導波路を形成し、下部電極24aおよび上部電極24baを形成する。
以上の例では、第2半導体層218bはInP層である。しかし、第2半導体層218bは、InP層以外の半導体層であってもよい。例えば第2半導体層218bは、InGaAsP層またはAlGaInAs層であっても良い。
実施の形態3の光変調器は、コプレーナ型電極を有する光変調器である。実施の形態3の光変調器は、コプレーナ型電極を有すること以外は、実施の形態1の光変調器2a,2bと略同じ構造を有する。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
(1)構造
実施の形態4の光変調器は、半導体レーザと共に半導体光装置に集積される。しかかし実施の形態4の光変調器は、実施の形態1の光位相変調器2a,2bと略同じ構造を有する。従って、実施の形態1と同じ部分については、説明を省略または簡単にする。
図20及び図21は、実施の形態4の半導体光装置404の製造方法の一例を説明する工程断面図である。
第1導電型の半導体基板444(例えば、n型InP基板)の上に、半導体基板444とは異なる屈折率を有する半導体層480(例えば、InGaAsP層)を成長する(図20(a)参照)。
回折格子472が形成された半導体基板444の上に、第1導電型の半導体層484(例えば、n型InP層)を成長する。その後、半導体層484の上に、MQW486(例えば、InGaAsP系MQW)と第2導電型の半導体層488(例えば、p型InP層)を成長する。
半導体レーザ470に対応する領域を除いて、半導体層488およびMQW486を除去する(図20(d)参照)。
第1半導体膜46aのうち上部電極24ba,24bb(図19及び図2参照)に対応する領域を選択的にエッチングして、第1半導体層18a(ブロック層)を形成する(図21(f)参照)。
コンタクト層の成長後、例えばドライエッチングにより、下部クラッド層12の上面まで成長層をエッチングして、ハイメサ構造の光導波路を形成する。
第1導電型の半導体を有する下部クラッド層と、
前記下部クラッド層上に配置されたコア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、
前記下部クラッド層に接続された第1電極と、
前記第1上部クラッド層の上に配置された第2電極と、
前記第2電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層、あるいは、前記半絶縁層と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、
前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記1半導体層であって、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する
光変調器。
更に、前記ノンドープ層、あるいは、前記半絶縁層上に設けられ、前記第1上部クラッド層の導電型を有し、前記第1上部クラッド層および前記第1半導体層により上面が覆われた第2上部クラッド層を有し、
前記ブロック層が、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記1に記載の光変調器。
前記第2半導体層は、前記第1上部クラッド層の屈折率以上で前記第1半導体層の屈折率より小さい屈折率を有することを
特徴とする付記1又は2に記載の光変調器。
前記第1上部クラッド層、前記第2上部クラッド層および下部クラッド層は、1×1017cm−3以上の不純物濃度を有し、
前記ノンドープ層は、5×1016cm−3以下の不純物濃度(あるいはキャリア濃度)を有し、
前記半絶縁層は、1×105Ωcm以上の抵抗率を有し、
前記第1半導体層または前記第2半導体層は、5×1016cm−3以下の不純物濃度(あるいはキャリア濃度)または1×105Ωcm以上の抵抗率を有することを
特徴とする付記2に記載の光変調器。
前記第1上部クラッド層の導電型は、前記下部クラッド層が有する前記第1導電型とは逆の前記第2導電型であり、
前記第1電極と前記第2電極の間に、前記第1上部クラッド層と前記下部クラッド層とを含むPN接合の逆バイアス電圧と、前記逆バイアス電圧に重畳された1GHzを超える高周波信号とが供給されることを
特徴とする付記1乃至4のいずれか1項に記載の光変調器。
第1導電型の下部クラッド層と、
前記下部クラッド層上に配置されたノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、
前記下部クラッド層に接続された第1電極と、
前記第1上部クラッド層の上に配置された第2電極と、
前記ノンドープ層、あるいは、前記半絶縁層の前記第2電極の長手方向の端付近から外側にかけての少なくとも一部と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、
前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記1半導体層であって、前記ノンドープ層、あるいは、前記半絶縁層の前記第2電極の長手方向の端付近から外側にかけての少なくとも一部に印加される電界を抑制するブロック層とを有する
光変調器。
第1導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
下面に接する第1下層に対して選択的にエッチング可能な第1半導体膜を前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記第1半導体膜の一部を前記第1下層に対して選択的にエッチングする工程と、
前記エッチングする工程の後に、前記一部がエッチングされた前記第1半導体膜および前記第1下層の上に前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第1半導体膜は、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。
更に、前記第1半導体膜を成長する工程の前に、前記ノンドープ層、あるいは、前記半絶縁層上に、前記第1上部クラッド層の導電型を有する第2上部クラッド層を成長する工程を有し、
前記第1半導体膜は、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記7に記載の光変調器の製造方法。
第1導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
下面に接する第2下層に対して選択的にエッチング可能な第2半導体膜と前記第2半導体膜上の第3半導体膜とを含む積層膜を、前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記積層膜の一部で前記第3半導体膜をエッチングし更に前記第2下層に対して前記第2半導体膜を選択的にエッチングする工程と、
前記一部がエッチングされた前記積層膜および前記第2下層の上に前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第3半導体膜は、前記第1上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。
更に、前記積層膜を成長する工程の前に、前記ノンドープ層、あるいは、前記半絶縁層上に、前記第1上部クラッド層の導電型を有する第2上部クラッド層を成長する工程を有し、
前記第3半導体膜は、前記第2上部クラッド層より高い抵抗率または前記第2上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記9に記載の光変調器の製造方法。
12・・・下部クラッド層
14・・・ノンドープ層、あるいは、半絶縁層
16a・・・第1上部クラッド層 16b・・・第2上部クラッド層
18a,218a・・・第1半導体層
18b,218b・・・第2半導体層
20a・・・第1側面 20b・・・第2側面
24a・・・第1電極(下部電極)
24ba,24bb・・・第2電極(上部電極)
46a・・・第1半導体膜 46b・・・第2半導体膜
46c・・・第3半導体膜
48a,48b・・・変調器形成領域
58・・・積層膜
Claims (4)
- 第1導電型の半導体を有する下部クラッド層と、
前記下部クラッド層上に配置されたコア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第1導電型と逆の第2導電型または前記第1導電型を有する第1上部クラッド層と、
前記下部クラッド層に接続された第1電極と、
前記第1上部クラッド層の上に配置された第2電極と、
前記第2電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層、あるいは、前記半絶縁層と前記第1上部クラッド層の間に配置され前記第2電極側の第1側面が前記第1上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第1半導体層と、
前記ノンドープ層、あるいは、前記半絶縁層上に設けられ、前記第1上部クラッド層の導電型を有し、前記第1上部クラッド層および前記第1半導体層により上面が覆われた第2上部クラッド層と、
前記第1半導体層と前記第1上部クラッド層の間に配置され前記第2電極側の第2側面が前記第1上部クラッド層で覆われた第2半導体層または前記第1半導体層であって、前記第1上部クラッド層および前記第2上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する
光変調器。 - 前記第2半導体層は、前記第1上部クラッド層の屈折率以上で前記第1半導体層の屈折率より小さい屈折率を有することを
特徴とする請求項1に記載の光変調器。 - 第1導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
前記ノンドープ層、あるいは、前記半絶縁層上に、前記第1導電型と逆の第2導電型または前記第1導電型を有する第2上部クラッド層を成長する工程と、
下面に接する第1下層に対して選択的にエッチング可能な第1半導体膜を、前記第2上部クラッド層上に成長する工程と、
前記第1半導体膜の一部を前記第1下層に対して選択的にエッチングする工程と、
前記エッチングする工程の後に、前記一部がエッチングされた前記第1半導体膜および前記第1下層の上に前記第2上部クラッド層の導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第1半導体膜は、前記第1上部クラッド層および前記第2上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。 - 第1導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
前記ノンドープ層、あるいは、前記半絶縁層上に、前記第1導電型と逆の第2導電型または前記第1導電型を有する第2上部クラッド層を成長する工程と、
下面に接する第2下層に対して選択的にエッチング可能な第2半導体膜と前記第2半導体膜上の第3半導体膜とを含む積層膜を、前記第2上部クラッド層上に成長する工程と、
前記積層膜の一部で前記第3半導体膜をエッチングし更に前記第2下層に対して前記第2半導体膜を選択的にエッチングする工程と、
前記一部がエッチングされた前記積層膜および前記第2下層の上に前記第2上部クラッド層の導電型を有する第1上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第1電極と、前記第1上部クラッド層を介して前記一部の上方に配置される第2電極とを形成する工程を有し、
前記第3半導体膜は、前記第1上部クラッド層および前記第2上部クラッド層より高い抵抗率または前記第1上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015134372A JP6531525B2 (ja) | 2015-07-03 | 2015-07-03 | 光変調器および光変調器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015134372A JP6531525B2 (ja) | 2015-07-03 | 2015-07-03 | 光変調器および光変調器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017016020A JP2017016020A (ja) | 2017-01-19 |
JP6531525B2 true JP6531525B2 (ja) | 2019-06-19 |
Family
ID=57828470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015134372A Active JP6531525B2 (ja) | 2015-07-03 | 2015-07-03 | 光変調器および光変調器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6531525B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239683A1 (ja) * | 2018-06-14 | 2019-12-19 | 三菱電機株式会社 | 光変調器及び光送信モジュール |
CN115552329A (zh) * | 2020-05-21 | 2022-12-30 | 三菱电机株式会社 | 光相位调制器 |
WO2024029011A1 (ja) * | 2022-08-03 | 2024-02-08 | 日本電信電話株式会社 | 光変調器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667222A (ja) * | 1992-08-19 | 1994-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 導波路形光スイッチ |
US5771257A (en) * | 1996-12-26 | 1998-06-23 | Mitsubishi Denki Kabushiki Kaisha | Light absorption modulator and integrated semiconductor laser and modulator |
JP2006276497A (ja) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | 光半導体素子の製造方法 |
JP2011203662A (ja) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | 光変調器とその製造方法 |
-
2015
- 2015-07-03 JP JP2015134372A patent/JP6531525B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017016020A (ja) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9625648B2 (en) | Method for fabricating a monolithic optoelectronic device | |
JP5104598B2 (ja) | マッハツェンダ型光変調器 | |
JP6458143B2 (ja) | 半導体光変調素子 | |
CN110168824B (zh) | 半导体光放大器及其制造方法、光相位调制器 | |
JP5428987B2 (ja) | マッハツェンダー型光変調素子 | |
US8809906B2 (en) | Semiconductor optical device | |
US8401344B2 (en) | Semiconductor optical modulator and optical modulating apparatus | |
JP2006276497A (ja) | 光半導体素子の製造方法 | |
JPH10173291A (ja) | 半導体レーザ装置 | |
US9122003B2 (en) | Semiconductor optical device | |
JP2011091164A (ja) | 半導体集積素子 | |
JP6531525B2 (ja) | 光変調器および光変調器の製造方法 | |
US20080199128A1 (en) | Semiconductor integrated optical element | |
WO2019211991A1 (ja) | 半導体マッハ・ツェンダ型光変調器およびそれを用いたiq光変調器 | |
JP2019079993A (ja) | 半導体光素子 | |
JP2021141111A (ja) | 光導波路型受光素子 | |
US6215935B1 (en) | Optical component based on semi-conductor optical amplifiers having a reduced number of independent electrodes | |
JP2002169132A (ja) | 電界吸収型光変調器およびその製造方法 | |
JP6213222B2 (ja) | 光半導体装置及びその製造方法 | |
JP2012190875A (ja) | 半導体光集積回路装置及びその製造方法 | |
US20200326476A1 (en) | Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device | |
JP4961732B2 (ja) | 光変調器集積光源 | |
JP4280316B2 (ja) | 導波路型半導体光機能素子 | |
JPH07325328A (ja) | 半導体光変調器 | |
JP4283079B2 (ja) | 半導体光電子導波路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6531525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |