JP2010219569A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010219569A
JP2010219569A JP2010157082A JP2010157082A JP2010219569A JP 2010219569 A JP2010219569 A JP 2010219569A JP 2010157082 A JP2010157082 A JP 2010157082A JP 2010157082 A JP2010157082 A JP 2010157082A JP 2010219569 A JP2010219569 A JP 2010219569A
Authority
JP
Japan
Prior art keywords
heat radiating
heat
semiconductor device
exposed
radiating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010157082A
Other languages
English (en)
Other versions
JP5440427B2 (ja
Inventor
Kuniaki Masamitsu
真光  邦明
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010157082A priority Critical patent/JP5440427B2/ja
Publication of JP2010219569A publication Critical patent/JP2010219569A/ja
Application granted granted Critical
Publication of JP5440427B2 publication Critical patent/JP5440427B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】モールド樹脂の樹脂バリの除去の工程、および高精度の形状公差を得るための工程を不要としても、両面放熱構造を得ると共に放熱部材について高精度の形状公差を得る。
【解決手段】第1、第2半導体チップ5、6と、各半導体チップ5、6の裏面5a、6aに電気的および熱的に接続された第1放熱部材9と、各半導体チップ5、6の表面5b、6bに電気的および熱的に接続された第2放熱部材10と、各半導体チップ5、6、第1放熱部材9、第2放熱部材10を封止したモールド樹脂11とを備え、第1放熱部材9および第2放熱部材10が半導体装置1の第1の面3および第2の面4の両方に露出するように第1放熱部材9および第2放熱部材10がモールド樹脂11で封止されている。
【選択図】図2

Description

本発明は、第1放熱部材と第2放熱部材との間に半導体チップを電気的及び熱的に接続してモールド樹脂で封止した半導体装置およびその製造方法に関する。
従来より、半導体チップの両面に放熱部材が設けられ、両面から放熱が行われる両面放熱構造の半導体装置が、例えば特許文献1で提案されている。具体的に、特許文献1では、接合部材を介して放熱部材に半導体チップが挟まれて接合されており、各放熱部材において半導体チップが接合される実装面とは反対側の放熱面が露出するように半導体チップと一対の放熱部材とがモールド樹脂により封止されたものが提案されている。
以下のように、上記の半導体装置を製造する。まず、一方の放熱部材の上に半導体チップを接合し、一方の放熱部材と他方の放熱部材とが一定間隔となるように半導体チップに他方の放熱部材を接合する。次に、半導体チップを放熱部材で挟んだものを、一方の放熱部材の放熱面が金型に接触するように金型に配置する。このとき、他方の放熱部材の放熱面が金型に接触しないようにギャップを設ける。これは、金型で各放熱部材を挟み込んで押さえつけると、金型で各放熱面を押さえつける力が半導体チップに直接伝達され、半導体チップの素子が破壊されてしまうからである。この後、金型内にモールド樹脂を流し込んで硬化させる。
続いて、他方の放熱部材の放熱面と金型とのギャップに形成されたモールド樹脂の樹脂バリを除去する。さらに、各放熱部材の放熱面の形状公差、すなわち放熱面の平面度、各放熱面の平行度、各放熱部材の位置関係、他方の放熱部材の厚さが所望の精度となるように寸法管理を行う。こうして、半導体装置が完成する。
特許第3525832号公報
しかしながら、上記従来の技術では、半導体チップが破壊されないように金型で各放熱部材を挟み込まないようにしているため、他方の放熱部材の放熱面の上に形成されたモールド樹脂の樹脂バリを除去しなければ両面放熱構造の半導体装置を得ることができない。
また、樹脂バリを除去するに際し、各放熱部材の放熱面の形状公差を得るための工程が必要になっている。このため、半導体チップに対する各放熱部材の組み付け管理だけでなく、放熱部材ごとに形状公差を高い精度で管理しなければならない。
本発明は、上記点に鑑み、モールド樹脂の樹脂バリの除去の工程、および高精度の形状公差を得るための工程を不要としても、両面放熱構造を得ると共に放熱部材について高精度の形状公差を得ることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1の面(3)と、第1の面(3)の反対側に位置する第2の面(4)とを有する半導体装置であって、半導体チップ(5、6)と、半導体チップ(5、6)の裏面(5a、6a)に電気的および熱的に接続された第1放熱部材(9)と、半導体チップ(5、6)の表面(5b、6b)に電気的および熱的に接続された第2放熱部材(10)と、第1放熱部材(9)および第2放熱部材(10)のうち少なくとも一方が第1の面(3)および第2の面(4)の両方に露出するように、半導体チップ(5、6)、第1放熱部材(9)、および第2放熱部材(10)を封止したモールド樹脂(11)とを備えている。
また、第1放熱部材(9)は、第1の面(3)に露出する第1放熱面(9a)と第2の面(4)に露出する第2放熱面(9b)と、第1放熱面(9a)および第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、第2放熱部材(10)は、第1の面(3)に露出する第3放熱面(10a)と第2の面(4)に露出する第4放熱面(10b)と、第3放熱面(10a)および第4放熱面(10b)に対して角度を持った第2実装面(10c)を有し、半導体チップ(5、6)の裏面(5a、6a)は、第1放熱部材(9)の第1実装面(9c)に電気的および熱的に接続され、半導体チップ(5、6)の表面(5b、6b)は、第2放熱部材(10)の第2実装面(10c)に電気的および熱的に接続されていることを特徴とする。
これにより、半導体装置を製造するに際し、第1放熱部材(9)および第2放熱部材(10)のうち少なくとも一方が第1の面(3)に露出する部分を第1の金型(14)で押さえつけ、第2の面(4)に露出する部分を第2の金型(15)で押さえつけることができる。したがって、各金型(14、15)のクランプ力を各放熱部材(9、10)のみに加えることができる構造とすることができる。したがって、各金型(14、15)によって形成された空間にモールド樹脂(11)を流し込んだ後は、第1の面(3)および第2の面(4)それぞれに各放熱部材(9、10)が露出した両面放熱構造となるため、モールド樹脂(11)の樹脂バリの除去を不要とすることができる。また、半導体チップ(5、6)に各金型(14、15)のクランプ力が直接伝達されないため、半導体チップ(5、6)の破壊も防止できる。
さらに、樹脂バリを除去する工程が不要となるため、半導体装置の厚さ寸法の精度は第1の面(3)および第2の面(4)の両方に露出する放熱部材(9、10)そのものの寸法精度で決まる。したがって、半導体装置の寸法管理を、半導体チップ(5、6)に対する各放熱部材(9、10)の組み付け管理だけで済むようにすることができる。すなわち、形状公差の寸法管理については、各放熱部材(9、10)と半導体チップ(5、6)とを組み付ける前に、各放熱部材(9、10)の厚さ、各放熱部材(9、10)の位置関係、各放熱部材(9、10)の平面度/平行度の精度を管理するだけで良い。したがって、高精度の形状公差を得るための工程を不要としても、放熱部材(9、10)について高精度の形状公差を持った構造の半導体装置を得ることができる。
そして、各実装面(9c、10c)が各放熱面(9a、9b、10a、10b)に対して傾斜したものにおいても、両面放熱構造とすることができる。
請求項2に記載の発明では、第1実装面(9c)は第1放熱面(9a)および第2放熱面(9b)に対して垂直になっており、第2実装面(10c)は第3放熱面(10a)および第4放熱面(10b)に対して垂直になっていることを特徴とする。
これにより、各放熱部材(9、10)として、直方体や立方体のものを用いることができるので、各放熱部材(9、10)の形状公差の寸法管理を容易に行うことができる。
請求項3に記載の発明では、請求項1または2に記載の半導体装置の製造方法であって、半導体チップ(5、6)が第1放熱部材(9)および第2放熱部材(10)に実装されたものを用意し、凹部(14a)を有する第1の金型(14)において凹部(14a)の底部に、第1の面(3)に露出する面(9a、10a)を接触させ、凹部(15a)を有する第2の金型(15)の底部において凹部(15a)の底部に、第2の面(4)に露出する面(9b、10b)を接触させて各金型(14、15)で挟み込み、各金型(14、15)内にモールド樹脂(11)を流し込むことを特徴とする。
これにより、各放熱部材(9、10)のいずれかを各金型(14、15)で挟み込んで直接クランプすることができる。これにより、モールド樹脂(11)を成形した後に、第1の面(3)および第2の面(4)に各放熱部材(9、10)のいずれかが露出した両面放熱構造を得ることができる。したがって、樹脂バリの除去工程を不要とすることができる。また、第1の面(3)および第2の面(4)に露出する放熱部材(9、10)の形状公差の寸法管理を行うだけで良く、モールド樹脂(11)の成形後に放熱部材(9、10)の形状公差の寸法の精度を得るための工程を不要とすることができる。以上により、高精度な形状公差を持った両面放熱構造の半導体装置を得ることができる。
また、請求項3に記載の発明では、第1の金型(14)として、各放熱部材(9、10)のうち第1の面(3)に露出する面(9a、10a)の外縁部(9h、10j)に接するように、凹部(14a)の底部にさらに凹部(14b)が設けられたものを用いると共に、第2の金型(15)として、各放熱部材(9、10)のうち第2の面(4)に露出する面(9b、10b)の外縁部(9i、10h)に接するように、凹部(15a)の底部にさらに凹部(15b)が設けられたものを用いることを特徴とする。
このように、放熱部材(9、10)への各金型(14、15)の接触面積を減らしたことで、放熱部材(9、10)に掛かる各金型(14、15)の負荷を低減することができる。また、金型(14、15)が放熱部材(9、10)の外縁部(9h、9i、10j、10h)に当たることで、クランプ力による放熱部材(9、10)の変形を吸収することができる。
請求項4に記載の発明では、第1放熱部材(9)および第2放熱部材(10)のうちいずれかまたは両方として、第1の面(3)に露出する面(9a、10a)および第2の面(4)に露出する面(9b、10b)が、第1放熱部材(9)および第2放熱部材(10)の中央部における第1の面(3)および第2の面(4)に平行な断面よりも大きくされたものを用いることを特徴とする。
これにより、第1放熱部材(9)および第2放熱部材(10)の中央部にクランプ力が掛からないようにすることができ、放熱部材(9、10)や半導体チップ(5、6)への負担を軽減することができる。
請求項5に記載の発明では、第1放熱部材(9)は、第1の面(3)に露出する第1放熱面(9a)と第1放熱面(9a)よりも小さい第2の面(4)に露出する第2放熱面(9b)とを有するL字状をなしており、第2放熱部材(10)は、第1の面(3)に露出する第3放熱面(10a)と第3放熱面(10a)よりも大きい第2の面(4)に露出する第4放熱面(10b)とを有するL字状をなしており、半導体チップ(5、6、16、17)を複数有し、複数の半導体チップ(5、6、16、17)の一つの裏面が第1放熱部材(9)のうち第1放熱面(9a)の反対側の第1実装面(9e)に電気的および熱的に接続され、当該半導体チップの表面が第2放熱部材(10)のうち第4放熱面(10b)の反対側の第2実装面(10d)に電気的および熱的に接続されていることを特徴とする。
このように、各放熱部材(9、10)両方が第1の面(3)および第2の面(4)に露出する構造とすることができる。また、半導体装置においてターミナル(2)が配置される位置を各金型(14、15)の合わせ面に配置できる。
さらに、請求項5に記載の発明では、複数の半導体チップ(5、6、16、17)の一つは、少なくとも、第1放熱部材(9)のうち第2放熱面(9b)に対して角度を持った第3実装面(9f)と第2放熱部材(10)のうち第4放熱面(10b)に対して角度を持った第4実装面(10e)との間、および、第1放熱部材(9)のうち第1放熱面(9a)に対して角度を持った第5実装面(9g)と第2放熱部材(10)のうち第3放熱面(10a)に対して角度を持った第6実装面(10f)との間のいずれかに電気的および熱的に接続されていることを特徴とする。
これによると、ターミナル(2)の接続が不要なダイオード素子等が形成された半導体チップ(16、17)については、第1、第4放熱面(9a、10b)に平行ではない第3実装面(9f)や第6実装面(10f)に実装することができる。また、複数の半導体チップ(5、6、16、17)の間隔を空けて配置することができるので、各放熱部材(9、10)に熱が集中することがなく、放熱性を向上させることができる。
請求項6に記載の発明のように、第3実装面(9f)が第2放熱面(9b)に対して、第4実装面(10e)が第4放熱面(10b)に対して、第5実装面(9g)が第1放熱面(9a)に対して、第6実装面(10f)が第3放熱面(10a)に対してそれぞれ垂直になるようにすることができる。
請求項7に記載の発明では、半導体チップ(5、6)を2つ有し、さらに、第3放熱部材(18)を有しており、第2放熱部材(10)は、第2実装面(10c)の反対側に第3実装面(10g)を有し、第3放熱部材(18)は、第1の面(3)に露出する第5放熱面(18a)と、第2の面(4)に露出する第6放熱面(18b)と、第5放熱面(18a)および第6放熱面(18b)に対して角度を持った第4実装面(18c)を有し、第1放熱部材(9)、第2放熱部材(10)、第3放熱部材(18)は一直線上に配置されており、2つの半導体チップ(5、6)のうち一方の裏面(5a)が第1実装面(9c)に電気的および熱的に接続され、表面(5b)が第2実装面(10c)に電気的および熱的に接続されており、2つの半導体チップ(5、6)のうち他方の裏面(6a)が第3実装面(10g)に電気的および熱的に接続され、表面(6b)が第4実装面(18c)に電気的および熱的に接続されていることを特徴とする。
これにより、例えば同じ半導体素子が形成された半導体チップ(5、6)が直列に接続された半導体装置を提供することができる。また、半導体装置の厚さを各放熱部材(9、10、18)の厚さとすることができる。したがって、各放熱面(9a、9b、10a、10b、18a、18b)に対して半導体チップ(5、6)の表面(5b、6b)または裏面(5a、6a)が平行に配置される場合よりも半導体装置の厚さを小さくすることができ、半導体装置を小型化することができる。
請求項8に記載の発明のように、第4実装面(18c)が第5放熱面(18a)および第6放熱面(18b)に対して垂直になっているものを提供することができる。これにより、各放熱部材(9、10、18)として、直方体や立方体のものを用いることができ、形状公差の管理を容易にすることができる。
請求項9に記載の発明では、半導体チップ(5、6)を2つ有し、さらに、第3放熱部材(18)を有しており、第1放熱部材(9)は、第1の面(3)に露出する第1放熱面(9a)と第2の面(4)に露出する第2放熱面(9b)と、第1放熱面(9a)および第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、第2放熱部材(10)は、第1の面(3)に露出する第3放熱面(10a)と、第3放熱面(10a)に対して角度を持った第2実装面(10c)を有し、第3放熱部材(18)は、第2の面(4)に露出する第4放熱面(18b)と、第4放熱面(18b)に対して角度を持った第3実装面(18c)を有し、2つの半導体チップ(5、6)のうち一方の裏面(5a)が第1実装面(9c)に電気的および熱的に接続され、表面(5b)が第2実装面(10c)に電気的および熱的に接続されており、2つの半導体チップ(5、6)のうち他方の裏面(6a)が第3実装面(18c)に電気的および熱的に接続され、表面(6b)が第1実装面(9c)に電気的および熱的に接続されていることを特徴とする。
これにより、2つの半導体チップ(5、6)が直列に接続された構造を得ることができる。また、第1放熱部材(9)と第2放熱部材(10)とを近接配置することができると共に、第1放熱部材(9)と第3放熱部材(18)とを近接配置することができる。このため、低インダクタンス構造とすることができ、サージ電圧を低減することができる。
請求項10に記載の発明のように、第3放熱部材(18)が、第1の面(3)に露出する第5放熱面(18a)を有した構造とすることもできる。これにより、第3放熱部材(18)によって各金型(14、15)によるクランプ力を支えることができるため、半導体チップ(5、6)への該クランプ力の伝達を低減することができる。
請求項11に記載の発明では、第2放熱部材(10)は、第2の面(4)に露出する第6放熱面(10b)を有していることを特徴とする。
これにより、各放熱部材(9、10、18)の各放熱面(9a、9b、10a、10b、18a、18b)を各金型(14、15)の合わせ面に対して平行にできるので、半導体装置の厚さを各放熱部材(9、10、18)の厚さとすることができる。したがって、半導体装置を小型化することができる。
請求項12に記載の発明では、第1実装面(9c)は第1放熱面(9a)および第2放熱面(9b)に対して垂直になっており、第2実装面(10c)は第3放熱面(10a)に対して垂直になっており、第3実装面(18c)は第4放熱面(18b)に対して垂直になっていることを特徴とする。
これにより、各放熱部材(9、10、18)として、直方体や立方体のものを用いることができ、形状公差の管理を容易にすることができる。
請求項13に記載の発明では、第1放熱部材(9)および第2放熱部材(10)が第1の面(3)および第2の面(4)の両方に露出しており、半導体チップ(5、6)と外部とを電気的に接続するターミナル(2)を有し、第1放熱部材(9)は、半導体チップ(5、6)が実装される面(9c)と該面の反対側の面(9j)を貫通する貫通孔(9k)を有しており、ターミナル(2)は、ターミナル(2)の一部がターミナル(2)の側面に設けられた絶縁層(2a)を介して貫通孔(9k)に配置され、一端側(2b)が半導体チップ(5、6)に電気的に接続されると共に、他端側(2c)がモールド樹脂(11)から露出して外部に電気的に接続されるようになっていることを特徴とする。
これにより、各金型(14、15)の合わせ面にターミナル(2)が配置されるように、ターミナル(2)を複雑に折り曲げた構造としなくて済む。
請求項14に記載の発明では、半導体チップ(5、6)の表面(5b、6b)または裏面(5a、6a)が、各金型(14、15)が向かい合わされる面に平行になるように第1放熱部材(9)および第2放熱部材(10)に電気的および熱的に接続されていることを特徴とする。
これにより、半導体チップ(5、6)と外部とを電気的に接続するためのターミナル(2)を設けるに際し、各金型(14、15)の合わせ面にターミナル(2)が配置されるようにすることができる。
請求項15に記載の発明では、各金型(14、15)の間に弾性シート(19)を配置し、各金型(14、15)で弾性シート(19)を挟みつつ、第1の面(3)に露出する面(9a、10a)と第2の面(4)に露出する面(9b、10b)とを挟み込むことを特徴とする。
また、請求項16に記載の発明では、第1の金型(14)の凹部(14a)の底部と第1の面(3)に露出する面(9a、10a)との間に弾性シート(19)を配置し、第2の金型(15)の凹部(15b)の底部と第2の面(4)に露出する面(9b、10b)との間に弾性シート(19)を配置することを特徴とする。
このような請求項15、16に記載の発明により、金型(14、15)のクランプ力を弾性シート(19)によって吸収することができ、放熱部材(9、10)や半導体チップ(5、6)への負荷を軽減することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態に係る半導体装置の外観図である。 (a)は図1に示されるA−A断面図であり、(b)は(a)のB−B断面図である。 図1に示される半導体装置を製造する工程を示した図である。 図3に続く製造工程を示した図である。 (a)は本発明の第2実施形態に係る半導体装置の平面図であり、(b)は(a)のC−C断面図である。 (a)は本発明の第3実施形態に係る半導体装置の平面図であり、(b)は(a)のD−D断面図である。 (a)は本発明の第4実施形態に係る半導体装置の平面図であり、(b)は(a)のE−E断面図である。 (a)は本発明の第5実施形態に係る半導体装置の平面図であり、(b)は(a)のF−F断面図である。 (a)は本発明の第6実施形態に係る半導体装置の平面図であり、(b)は(a)のG−G断面図である。 (a)は本発明の第7実施形態に係る半導体装置の平面図であり、(b)は(a)のH−H断面図である。 (a)は、本発明の第8実施形態に係る半導体装置の平面図であり、(b)は(a)のI−I断面図、(c)は(a)のJ−J断面図である。 (a)は、本発明の第9実施形態に係る半導体装置の製造工程を示した図であり、(b)は各放熱部材のうち金型に押さえつけられる部分を示した平面図である。 本発明の第10実施形態に係る半導体装置の製造工程を示した図である。 本発明の第11実施形態に係る半導体装置の製造工程を示した図である。 本発明の第12実施形態に係る半導体装置の製造工程を示した図である。 他の実施形態に係る半導体装置の製造工程を示した図である。 他の実施形態に係る半導体装置の断面図である。 他の実施形態に係る半導体装置の断面図である。 他の実施形態に係る半導体装置の断面図である。 他の実施形態に係る半導体装置の断面図である。 他の実施形態に係る半導体装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の第1実施形態から他の実施形態までの各実施形態のうちの第2実施形態、第3実施形態、および第6実施形態については参考例とする。
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えばハイブリッド車のインバータ制御に用いられるものである。
図1は、本発明の第1実施形態に係る半導体装置の外観図である。図2(a)は図1のA−A断面図であり、図2(b)は図2(a)のB−B断面図である。
図1に示されるように、半導体装置1の外観はチップ形状をなしており、半導体装置1は外部に電気的に接続するためのターミナル2を有している。また、図2(a)に示されるように、半導体装置1は、第1の面3と、この第1の面3の反対側に位置する第2の面4とを有する。
図2(a)および図2(b)に示されるように、半導体装置1は、第1半導体チップ5、第2半導体チップ6、第1ターミナル7、第2ターミナル8、第1放熱部材9、第2放熱部材10、モールド樹脂11を備えている。
各半導体チップ5、6は、IGBT、MOSトランジスタ、ダイオード等の半導体素子が形成されたものであり、チップの表裏にはんだ付け等される電極が形成されたものである。
各ターミナル7、8は、第2放熱部材10と各半導体チップ5、6とを電気的および熱的に接続するためのものである。したがって、各ターミナル7、8は、配線としての機能と、放熱ブロックとしての機能を有するものである。このようなターミナル7、8は、例えばCu(純銅)などの金属板をプレス加工により形成されたものである。
各放熱部材9、10は、各半導体チップ5、6で発生した熱を半導体装置1の外部に放出するヒートシンクとしての役割と、各半導体チップ5、6を外部と電気的に接続するための電極としての役割を果たすものである。
第1放熱部材9は、半導体装置1の第1の面3に露出する第1放熱面9aと第2の面4に露出する第2放熱面9bと、第1放熱面9aおよび第2放熱面9bに対して垂直の第1実装面9cを有している。第2放熱部材10は、第1の面3に露出する第3放熱面10aと第2の面4に露出する第4放熱面10bと、第3放熱面10aおよび第4放熱面10bに対して垂直の第2実装面10cを有している。
各放熱部材9、10は、例えば金属板をプレス加工することにより得られ、板状もしくはブロック状にプレス加工される。つまり、各放熱部材9、10として、直方体や立方体のものを用いることができる。これにより、各放熱部材9、10として、形状精度の高いものが得られるし、寸法精度の管理が容易となる。すなわち、半導体装置1における各放熱部材9、10の厚さ、各放熱部材9、10の位置関係、各放熱部材9、10の平面度/平行度の精度は、各放熱部材9、10そのものの精度によってほぼ決まる。
また、各放熱部材9、10、各ターミナル7、8の材質は、少なくとも導電性に優れた材料であれば良く、Cu、Al、またはそれらの合金系が採用される。各放熱部材9、10のうち実装面9c、10cははんだ付け等の表面処理として、Niめっきや必要に応じAuめっきされていても良い。
これら各半導体チップ5、6、各ターミナル7、8、各放熱部材9、10は、はんだなどの接合部材12によって電気的および熱的に接続されている。具体的には、第1半導体チップ5の裏面5aは接合部材12を介して第1放熱部材9の第1実装面9cに接合され、第1半導体チップ5の表面5bは接合部材12を介して第1ターミナル7に接合されている。また、第1ターミナル7は接合部材12を介して第2放熱部材10の第2実装面10cに接合されている。なお、接合部材12として銀ペースト等を用いても構わない。
一方、第2半導体チップ6の裏面6aは接合部材12を介して第1放熱部材9の第1実装面9cに接合され、第2半導体チップ6の表面6bは接合部材12を介して第2ターミナル8に接合されている。また、第2ターミナル8は接合部材12を介して第2放熱部材10の第2実装面10cに接合されている。
モールド樹脂11は、半導体装置1の外観をなすものである。このモールド樹脂11は、第1放熱部材9の第1放熱面9aと第2放熱部材10の第3放熱面10aとが半導体装置1の第1の面3から露出すると共に、第1放熱部材9の第2放熱面9bと第2放熱部材10の第4放熱面10bとが半導体装置1の第2の面4から露出するように、各半導体チップ5、6、各ターミナル7、8、各放熱部材9、10を封止している。モールド樹脂11の材質として、例えばエポキシ系樹脂が採用される。以上が、本実施形態に係る半導体装置1の全体構成である。
次に、図1に示される半導体装置1の製造方法について、図3および図4を参照して説明する。図3の左側の図は、B−B断面に相当する断面図であり、図3の右側の図は左側の図を右から見た図である。
まず、各半導体チップ5、6、各ターミナル7、8、各放熱部材9、10、外部接続用のターミナル2を用意する。各放熱部材9、10については、形状公差の寸法の精度が高いものを用意する。すなわち、半導体装置1における各放熱部材9、10の厚さ、各放熱部材9、10の位置関係、各放熱部材9、10の平面度/平行度の精度を高めたものをプレス加工等により用意する。
そして、図3(a)に示す工程では、第1放熱部材9の第1実装面9cに接合部材12を介して第1半導体チップ5および第2半導体チップ6を実装し、各半導体チップ5、6の上に各ターミナル7、8をそれぞれ実装する。各ターミナル7、8の上には、第2放熱部材10に接続するための接合部材12を設けておく。この実装品を外部接続用のターミナル2と共に、図示しない冶具に固定する。
図3(b)に示す工程では、各半導体チップ5、6とターミナル2とをボンディングワイヤ13で接続する。
続いて、図3(c)に示す工程では、図示しない冶具を用いて、各ターミナル7、8の上に、接合部材12を介して第2放熱部材10を接合する。このとき、第1放熱部材9の第1放熱面9aと第2放熱部材10の第3放熱面10aとが一平面上に揃うように、また、第1放熱部材9の第2放熱面9bと第2放熱部材10の第4放熱面10bとが一平面上に揃うように組み付け管理を行う。
該組み付け管理として、半導体装置1の第1の面3に露出する第1、第3放熱面9a、10aと第2の面4に露出する第2、第4放熱面9b、10bとの間隔、すなわち半導体装置1の厚さ管理や、各放熱面9a、9b、10a、10bの平面度の管理も行う。この組み付け管理が、半導体装置1の形状公差の精度となる。
この後、図4に示す工程では、モールド樹脂11を形成する。まず、凹部14aを有する第1の金型14と、凹部15aを有する第2の金型15とを用意する。そして、第1の金型14の凹部14aの底部に、図3(c)に示す工程で得られたものを、第1の面3に露出させる各放熱面9a、10aを接触させて配置する。次に、第2の金型15の凹部15aの底部に、第2の面4に露出させる各放熱面9b、10bを接触させて各金型14、15で挟み込む。外部接続用のターミナル2は各金型14、15の合わせ面に挟まれた状態になっている。
続いて、図4に示されるように、第2の金型15を矢印の方向に第1の金型14にクランプする。このとき、各金型14、15のクランプ力は、各放熱部材9、10に直接加わるが、各半導体チップ5、6には直接伝わらないため、該クランプ力によって各半導体チップ5、6が破壊されることはない。
そして、各金型14、15の内部空間にモールド樹脂11を流し込み、該モールド樹脂11を硬化させることにより、図1に示される半導体装置1が完成する。
以上説明したように、本実施形態では、半導体装置1の第1の面3および第2の面4に各放熱部材9、10の各放熱面9a、9b、10a、10bを露出させ、各放熱面9a、9b、10a、10bに垂直な実装面9c、10cに各半導体チップ5、6を実装したことが特徴となっている。
これによると、半導体装置1を製造するに際し、金型14、15のクランプ力はほぼ各放熱部材9、10のみに加わるため、各半導体チップ5、6に各放熱部材9、10の圧縮力が加わることを回避することができる。また、モールド樹脂11を成形した後に両面放熱構造が得られるため、樹脂バリ加工を不要とすることができる。
さらに、半導体装置1の厚さ寸法が各放熱部材9、10の厚さ寸法だけで決まる。このため、寸法管理については、各放熱部材9、10と各半導体チップ5、6とを組み付ける前に、形状公差として各放熱部材9、10の厚さ、各放熱部材9、10の位置関係、各放熱部材9、10の平面度/平行度の精度を管理するだけで済み、寸法管理が容易となる。すなわち、モールド樹脂11の成形後に、形状公差の精度を得るための工程を不要とすることができる。
したがって、モールド樹脂11の樹脂バリの除去の工程、および高精度の形状公差を得るための工程を不要としても、両面放熱構造の半導体装置1を得ることができ、各放熱部材9、10について高精度の形状公差を得ることができる。
上記のように、樹脂バリを除去する工程が不要であるから、モールド樹脂11を成形する際に、余分なモールド樹脂11が不要となる。また、余分なモールド樹脂11を研削して形状公差の精度を確保する工程も不要となる。以上により、製造コストを下げることができる。
(第2実施形態)
図5(a)は、本実施形態に係る半導体装置1の平面図、図5(b)は図5(a)のC−C断面図である。図5(b)に示されるように、第1放熱部材9は、第1の面3に露出する第1放熱面9aと第2の面4に露出する第2放熱面9bとを有し、さらに第2放熱面9bが第1放熱面9a側に凹んだ凹部9dを2つ有している。また、半導体装置1は第3、第4半導体チップ16、17を有している。
一方の凹部9dの底部には、第1、第2半導体チップ5、6の表面5b、6bが第1実施形態と同様に電気的および熱的に接続されている。また、第1、第2半導体チップ5、6の裏面5a、6aには、凹部9d内に配置された第2放熱部材10に第1実施形態と同様に電気的および熱的に接続されている。
他方の凹部9dの底部には、第3、第4半導体チップ16、17の裏面16a、17aが第1実施形態と同様に電気的および熱的に接続されている。また、第3、第4半導体チップ16、17の表面16b、17bには、凹部9d内に配置された第2放熱部材10が第1実施形態と同様に電気的および熱的に接続されている。
各凹部9dに配置された第2放熱部材10の一部は、第2の面4に露出している。このように、第1放熱部材9および第2放熱部材10のうち少なくとも一方が第1の面3および第2の面4の両方に露出していれば良く、第1放熱部材9が第1の面3および第2の面4の両方に露出しているため、第2放熱部材10が第1の面3および第2の面4の両方に露出しなくても良い。
上記構成の半導体装置1では、第1放熱部材9が半導体装置1の第1の面3および第2の面4の両方に露出しているため、該第1放熱部材9を各金型14、15で挟み込んでモールド樹脂11を成形することができる。すなわち、半導体装置1の寸法管理については、第1放熱部材9の形状精度のみで済む。このため、モールド樹脂11の成形後に樹脂バリの除去工程や半導体装置1の形状公差の寸法精度を得る工程を不要とすることができる。
また、各半導体チップ5、6、16、17の表裏面を第1放熱部材9の各放熱面9a、9bに平行に配置することができる。これにより、各半導体チップ5、6、16、17に接続される外部接続用のターミナル2を各金型14、15の合わせ面に配置できる。このため、図3に示されるような複雑な折り曲げ加工をターミナル2に施す必要がなくなり、ターミナル2の設置が容易になる。
さらに、放熱性においても従来技術(特開2004−296663号公報)より優れた点がある。各半導体チップ5、6、16、17が半導体装置1の厚さ方向のほぼ中央に配置することが可能なため、各半導体チップ5、6、16、17から第1の面3または第2の面4までの距離が最短になるように配置することができ、放熱経路を短くすることができる。また、各半導体チップ5、6、16、17で発生した熱を直線的に第1の面3や第2の面4にまで伝達させることができる。一方前記従来技術では、放熱と電極を兼ねた中継部材が素子に挟まれた構成となっていて、中継部材には表裏からの熱の流入で熱抵抗が上昇する。また中継部材放熱経路(素子から放熱面までの距離)は、本案と比較しても長くなる。したがって、本案は従来技術よりも放熱性をより向上させることができる。
(第3実施形態)
図6(a)は、本実施形態に係る半導体装置1の平面図、図6(b)は図6(a)のD−D断面図である。本実施形態では、第1放熱部材9は、第1の面3に露出する第1放熱面9aと第1放熱面9aよりも小さい第2の面4に露出する第2放熱面9bとを有するL字状をなしている。同様に、第2放熱部材10は、第1の面3に露出する第3放熱面10aと第3放熱面10aよりも大きい第2の面4に露出する第4放熱面10bとを有するL字状をなしている。
そして、第1、第2半導体チップ5、6の裏面5a、6aは、第1放熱部材9のうち第1放熱面9aの反対側の第1実装面9eに電気的および熱的に接続され、表面5b、6bは、第2放熱部材10のうち第4放熱面10bの反対側の第2実装面10dに電気的および熱的に接続されている。
このような構造では、第2実施形態と同様に、半導体装置1において外部接続用のターミナル2の位置を各金型14、15の合わせ面に配置することができる。もちろん、各放熱部材9、10が半導体装置1の第1の面3および第2の面4の両方に露出しているので、半導体装置1の寸法管理を各放熱部材9、10の精度のみで管理することが可能となる。
(第4実施形態)
本実施形態では、第3実施形態と異なる部分についてのみ説明する。図7(a)は、本実施形態に係る半導体装置1の平面図、図7(b)は図7(a)のE−E断面図である。
本実施形態では、第1、第2半導体チップ5、6に加え、第3、第4半導体チップ16、17が設けられている。第3半導体チップ16の裏面16aは第1放熱部材9のうち第2放熱面9bに垂直な第3実装面9fに電気的および熱的に接続され、表面16bは第2放熱部材10のうち第4放熱面10bに対して垂直な第4実装面10eに電気的および熱的に接続されている。
また、第4半導体チップ17の裏面17aは第1放熱部材9のうち第1放熱面9aに対して垂直な第5実装面9gに電気的および熱的に接続され、表面17bは第2放熱部材10のうち第3放熱面10aに対して垂直な第6実装面10fに電気的および熱的に接続されている。
このように、第3、第4実装面9f、10eとの間や、第5、第6実装面9g、10fとの間には、第3、第4半導体チップ16、17として、外部接続用のターミナル2の接続が不要なダイオード素子等が形成されたものを配置することができる。一方、外部接続用のターミナル2の接続が必要なIGBT等の半導体素子が形成された第1、第2半導体チップ5、6については、各金型14、15の合わせ面と平行な第1、第2実装面9e、10dに実装すればターミナル2の配置が容易となる。
また、各半導体チップ5、6、16、17の間隔を空けて配置することが可能となるため、各放熱部材9、10に熱が集中することがない。したがって、半導体装置1の放熱性を向上させることができる。
(第5実施形態)
図8(a)は、本実施形態に係る半導体装置1の平面図、図8(b)は図8(a)のF−F断面図である。図8(b)に示されるように、半導体装置1は3つの放熱部材9、10、18と2つの半導体チップ5、6を備えている。
各放熱部材9、10、18は、一直線上に配置されている。第1放熱部材9の第1放熱面9a、第2放熱部材10の第3放熱面10a、および第3放熱部材18の第5放熱面18aは、半導体装置1の第1の面3に露出している。また、第1放熱部材9の第2放熱面9b、第2放熱部材10の第4放熱面10b、および第3放熱部材18の第6放熱面18bは、半導体装置1の第2の面4に露出している。
第1半導体チップ5の裏面5aは第1放熱部材9のうち第1放熱面9aに垂直な第1実装面9cに電気的および熱的に接続され、表面5bは第2放熱部材10のうち第1実装面9cに対向する第2実装面10cに電気的および熱的に接続されている。
一方、第2半導体チップ6の裏面6aは第2放熱部材10のうち第2実装面10cの反対側の第3実装面10gに電気的および熱的に接続され、表面6bは第3放熱部材18のうち第3実装面10gに対向する第4実装面18cに電気的及び熱的に接続されている。
このような構造では、同じ半導体素子が形成された各半導体チップ5、6を直列に接続することが可能となる。また、各放熱部材9、10、18の厚さが半導体装置1の厚さとなるため、半導体装置1を小型化することができる。
(第6実施形態)
図9(a)は、本実施形態に係る半導体装置1の平面図、図9(b)は図9(a)のG−G断面図である。
本実施形態では、半導体装置1は、2つの半導体チップ5、6を有し、第1、第2放熱部材9、10に加え、第3放熱部材18を有している。
第1放熱部材9は、半導体装置1の第1の面3に露出する第1放熱面9aと、半導体装置1の第2の面4に露出する第2放熱面9bと、第1放熱面9aおよび第2放熱面9bに対して垂直な第1実装面9cを有している。第2放熱部材10は、半導体装置1の第1の面3に露出する第3放熱面10aと、第3放熱面10aに対して垂直な第2実装面10cを有している。また、第3放熱部材18は、半導体装置1の第2の面4に露出する第4放熱面18bと、第4放熱面18bに対して垂直な第3実装面18cを有している。
そして、第1半導体チップ5の裏面5aが第1実装面9cに電気的および熱的に接続され、表面5bが第2実装面10cに電気的および熱的に接続されており、第2半導体チップ6の裏面6aが第3実装面18cに電気的および熱的に接続され、表面6bが第1実装面9cに電気的および熱的に接続されている。
これにより、第3放熱部材18、第2半導体チップ6、第1放熱部材9、第1半導体チップ5、第2放熱部材10という電流経路を形成することができる。つまり、第5実施形態と同様に、複数の半導体素子を直列に配置した半導体装置1を構成することができる。また、第2、第3放熱部材10、18と第1放熱部材9とを近接配置することができるため、低インダクタンス構造とすることができ、サージ電圧を低減することができる。
(第7実施形態)
本実施形態では、第6実施形態と異なる部分についてのみ説明する。図10(a)は、本実施形態に係る半導体装置1の平面図、図10(b)は図10(a)のH−H断面図である。
本実施形態では、図10(b)に示されるように、第3放熱部材18が、半導体装置1の第1の面3に露出する第5放熱面18aを有している。したがって、図10に示される半導体装置1は、第1、第3放熱部材9、18が共に半導体装置1の第1の面3および第2の面4に露出する構造となっている。これにより、第1、第3放熱部材9、18によって各金型14、15によるクランプ力を支えることができるので、各半導体チップ5、6への該クランプ力の伝達を低減することができる。
(第8実施形態)
本実施形態では、第6、第7実施形態と異なる部分についてのみ説明する。図11(a)は、本実施形態に係る半導体装置1の平面図、図11(b)は図11(a)のI−I断面図、図11(c)は図11(a)のJ−J断面図である。
本実施形態では、さらに、第2放熱部材10が、半導体装置1の第2の面4に露出する第6放熱面10bを有している。なお、各半導体チップ5、6の各放熱部材9、10、18に対する接続形態は第6、第7実施形態と同じである。
これによると、図11(a)に示されるように、第1〜第3放熱部材9、10、18すべてが一平面内に配置される。このため、半導体装置1の厚さを各放熱部材9、10、18の厚さとすることができるので、半導体装置1を小型化することができる。
(第9実施形態)
本実施形態では、第1〜第8実施形態と異なる部分についてのみ説明する。図12(a)は、本実施形態に係る半導体装置1の製造工程を示した図であり、図12(b)は各放熱部材9、10のうち第2の金型15に押さえつけられる部分を斜線で示した平面図である。なお、以下では、図2に示される半導体装置1を例に説明する。
図12(a)に示されるように、第1の金型14は、半導体装置1の第1の面3に露出する放熱面9a、10aのうち外縁部9h、10jに接するように、第1の金型14の凹部14aの底部にさらに凹部14bを有している。第2の金型15は、半導体装置1の第2の面4に露出する放熱面9b、10bのうち外縁部9i、10hに接するように、凹部15aの底部にさらに凹部15bを有している。
これにより、各放熱部材9、10には、例えば図12(b)の斜線部で示されるような外縁部9i、10hが各金型14、15に接触する。これによると、各放熱部材9、10への各金型14、15の接触面積が減少するため、各放熱部材9、10や半導体チップ5、6に掛かる各金型14、15の負荷を低減することが可能となる。また、各金型14、15が各放熱部材9、10全体ではなく外縁部9h、9i、10j、10hに接触するため、各金型14、15がクランプ力による放熱部材9、10の変形を吸収することができる。
(第10実施形態)
本実施形態では、第9実施形態と異なる部分についてのみ説明する。図13は、本実施形態に係る半導体装置1の製造工程を示した図である。なお、以下では、図2に示される半導体装置1を例に説明する。
第1の金型14として図4に示されるものを用い、第2の金型15として図12に示されるものを用いる。
そして、図2に示される半導体装置1を製造するに際し、各放熱部材9、10の両方に、半導体装置1の第1の面3に露出する放熱面9a、10aおよび第2の面4に露出する放熱面9b、10bが、各放熱部材9、10の中央部における第1の面3および第2の面4に平行な断面よりも大きくされたものを用いる。
これによると、図13に示されるように、各金型14、15の底部の面に垂直な面の各放熱部材9、10の断面がH状になっており、各放熱面9b、10bの外縁部9i、10hが各放熱部材9、10の中央部よりも突出した形態になっている。
したがって、第2の金型15の底部は、各放熱部材9、10のうち各放熱部材9、10の本体部から突出した各放熱面9b、10bに接触する。このため、図12に示される場合よりも各放熱部材9、10に掛かるクランプ力をさらに低減することができる。これにより、各放熱部材9、10や半導体チップ5、6への負担をさらに軽減することができる。
なお、図13では、第2の金型15のみに凹部15bが設けられているものが示されているが、第1の金型14に凹部14bを設けても良い。
(第11実施形態)
図14は、本実施形態に係る半導体装置1の製造工程を示した図である。なお、以下では、図2に示される半導体装置1を例に説明する。
図14に示されるように、各半導体チップ5、6を各放熱部材9、10に実装した後、各金型14、15に配置する際、各金型14、15の間に弾性シート19を配置する。これにより、各金型14、15で弾性シート19を挟みつつ、第1の面3に露出する放熱面9a、10aと第2の面4に露出する放熱面9b、10bとを挟み込む。
このとき、弾性シート19は、各金型14、15に挟まれることで弾性変形し、その端部19aが各金型14、15の凹部14a、15a内に突出した形態となる。モールド樹脂11の成形後は、該モールド樹脂11に埋まった弾性シート19の端部19aを取り除くことで、半導体装置1が完成する。
以上のように、各金型14、15の間に弾性シート19を配置して各金型14、15のクランプ力を吸収することで、各放熱部材9、10や各半導体チップ5、6への負荷を軽減することができる。
(第12実施形態)
本実施形態では、第11実施形態と異なる部分についてのみ説明する。図15は、本実施形態に係る半導体装置1の製造工程を示した図である。図15に示されるように、第1の金型14の凹部14aの底部と第1の面3に露出する放熱面9a、10aとの間に弾性シート19を配置し、第2の金型15の凹部15bの底部と第2の面4に露出する放熱面9b、10bとの間に弾性シート19を配置する。
これにより、各放熱部材9、10を弾性シート19で挟み込んだ状態となる。この状態で各金型14、15をクランプし、モールド樹脂11を成形する。
以上のように、各放熱部材9、10を弾性シート19で直接挟み込むことで、弾性シート19がクランプ力を吸収するため、各放熱部材9、10や各半導体チップ5、6への負荷を軽減することができる。
(他の実施形態)
上記各実施形態については、それぞれを組み合わせて実施しても良い。
第1実施形態では、半導体装置1に2つの半導体チップ5、6が実装されているが、一つだけが実装されていても良いし、3つ以上実装されていても良い。
第2実施形態では、第1放熱部材9に凹部9dが2つ設けられているが、凹部9dは1つだけ設けられていても良いし、3つ以上設けられていても良い。また、凹部9dに実装される第1半導体チップ5の表裏の向きも、設計に伴って自由に設定可能である。
第9実施形態では、各金型14、15両方に各凹部14a、15aの底部がさらに凹んだ凹部14b、15bが設けられているが、各凹部14b、15bは各金型14、15のいずれか一方のみに設けられていても良い。
また、第9〜第13実施形態では、図2に示される半導体装置1について説明しているが、図5〜図11に示される各半導体装置1の製造についても同様である。
第11実施形態では、弾性シート19の端部19aがモールド樹脂11に埋まってしまっていたが、図16に示されるように、弾性シート19の端部19aが各金型14、15の凹部14a、15aによって形成される空間に突出しないようにすれば、弾性シート19の端部19aがモールド樹脂11に埋まらないようにすることができる。
上記各実施形態では、放熱面と実装面とが垂直になっている場合や、放熱面と実装面とが平行になっている場合について説明したが、実装面が放熱面に傾斜した状態になっていても良い。図17は、実装面を放熱面に対して傾斜させた半導体装置1の断面図を示したものである。図17に示されるように、第1放熱部材9は、第1放熱面9aおよび第2放熱面9bに対して角度を持った第1実装面9cを有し、第2放熱部材10は、第3放熱面10aおよび第4放熱面10bに対して角度を持った第2実装面10cを有している。
そして、第1半導体チップ5の裏面5aは、第1放熱部材9の第1実装面9cに電気的および熱的に接続され、第1半導体チップ5の表面5bは、第2放熱部材10の第2実装面10cに電気的および熱的に接続されている。このように、各実装面9c、10cが各放熱面9a、9b、10a、10bに対して傾斜していても、両面放熱構造とすることができる。
上記各実施形態において、例えば図2や図8等に示される半導体装置1では、放熱面と実装面とが垂直になっているため、ターミナル2の実装が煩雑であった。そこで、図18に示されるように、第1放熱部材9において、第1半導体チップ5が実装される実装面9cと該面の反対側の面9jを貫通する貫通孔9kを設け、該貫通孔9kにターミナル2を通す。貫通孔9k内に配置されるターミナル2の側面に絶縁層2aを設けることにより、該絶縁層2aによって第1放熱部材9とターミナル2とを絶縁および固定している。そして、ターミナル2の一端側2bが第1半導体チップ5にワイヤ13で電気的に接続されると共に、他端側2cがモールド樹脂11から露出して外部に電気的に接続されるようになっている。これにより、各金型14、15の合わせ面にターミナル2が配置されるように、ターミナル2を複雑に折り曲げた構造としなくて済む。
図19に示されるように、各放熱部材9、10において第1半導体チップ5の表面5bに平行な方向に貫通孔9m、10iを設けることもできる。各貫通孔9m、10iには、空気や油、冷却水などの冷媒を通すことができ、半導体装置1の冷却効率を向上させることができる。
一方、図20に示されるように、各放熱部材9、10において第1半導体チップ5の表面5bに垂直な方向にのびると共に各放熱部材9、10を貫通する絶縁パイプ20を設け、該絶縁パイプ20内に冷媒を通すこともできる。
図21は、半導体装置1の第1の面3や第2の面4に平行な断面図である。この図に示されるように、半導体装置1は、複数のブロック状の放熱部材21を有している。そして、各放熱部材21の間に半導体チップ5が電気的および熱的に接続されている。これは、例えば図8に示される半導体装置1を第1の面3の面方向に拡張していった形態と同様である。このように、半導体装置1として、複数の放熱部材21を面方向に並べたものを構成することもできる。
1 半導体装置
3 第1の面
4 第2の面
5 第1半導体チップ
5a 第1半導体チップの裏面
5b 第1半導体チップの表面
6 第2半導体チップ
6a 第2半導体チップの裏面
6b 第2半導体チップの表面
9 第1放熱部材
10 第2放熱部材
11 モールド樹脂

Claims (16)

  1. 第1の面(3)と、前記第1の面(3)の反対側に位置する第2の面(4)とを有する半導体装置であって、
    半導体チップ(5、6)と、
    前記半導体チップ(5、6)の裏面(5a、6a)に電気的および熱的に接続された第1放熱部材(9)と、
    前記半導体チップ(5、6)の表面(5b、6b)に電気的および熱的に接続された第2放熱部材(10)と、
    前記第1放熱部材(9)および前記第2放熱部材(10)のうち少なくとも一方が前記第1の面(3)および前記第2の面(4)の両方に露出するように、前記半導体チップ(5、6)、前記第1放熱部材(9)、および前記第2放熱部材(10)を封止したモールド樹脂(11)とを備え、
    前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第2の面(4)に露出する第2放熱面(9b)と、前記第1放熱面(9a)および前記第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、
    前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と前記第2の面(4)に露出する第4放熱面(10b)と、前記第3放熱面(10a)および前記第4放熱面(10b)に対して角度を持った第2実装面(10c)を有し、
    前記半導体チップ(5、6)の裏面(5a、6a)は、前記第1放熱部材(9)の前記第1実装面(9c)に電気的および熱的に接続され、前記半導体チップ(5、6)の表面(5b、6b)は、前記第2放熱部材(10)の前記第2実装面(10c)に電気的および熱的に接続されていることを特徴とする半導体装置。
  2. 前記第1実装面(9c)は前記第1放熱面(9a)および前記第2放熱面(9b)に対して垂直になっており、
    前記第2実装面(10c)は前記第3放熱面(10a)および前記第4放熱面(10b)に対して垂直になっていることを特徴とする請求項1に記載の半導体装置。
  3. 請求項1または2に記載の半導体装置の製造方法であって、
    前記半導体チップ(5、6)が前記第1放熱部材(9)および前記第2放熱部材(10)に実装されたものを用意し、凹部(14a)を有する第1の金型(14)において前記凹部(14a)の底部に、前記第1の面(3)に露出する面(9a、10a)を接触させ、凹部(15a)を有する第2の金型(15)の底部において前記凹部(15a)の底部に、前記第2の面(4)に露出する面(9b、10b)を接触させて前記各金型(14、15)で挟み込み、前記各金型(14、15)内に前記モールド樹脂(11)を流し込むようになっており、
    前記第1の金型(14)として、前記各放熱部材(9、10)のうち前記第1の面(3)に露出する面(9a、10a)の外縁部(9h、10j)に接するように、前記凹部(14a)の底部にさらに凹部(14b)が設けられたものを用いると共に、前記第2の金型(15)として、前記各放熱部材(9、10)のうち前記第2の面(4)に露出する面(9b、10b)の外縁部(9i、10h)に接するように、前記凹部(15a)の底部にさらに凹部(15b)が設けられたものを用いることを特徴とする半導体装置の製造方法。
  4. 前記第1放熱部材(9)および前記第2放熱部材(10)のうちいずれかまたは両方として、前記第1の面(3)に露出する面(9a、10a)および前記第2の面(4)に露出する面(9b、10b)が、前記第1放熱部材(9)および前記第2放熱部材(10)の中央部における前記第1の面(3)および前記第2の面(4)に平行な断面よりも大きくされたものを用いることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第1放熱面(9a)よりも小さい前記第2の面(4)に露出する第2放熱面(9b)とを有するL字状をなしており、
    前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と前記第3放熱面(10a)よりも大きい前記第2の面(4)に露出する第4放熱面(10b)とを有するL字状をなしており、
    前記半導体チップ(5、6、16、17)を複数有し、
    前記複数の半導体チップ(5、6、16、17)の一つの裏面が前記第1放熱部材(9)のうち前記第1放熱面(9a)の反対側の第1実装面(9e)に電気的および熱的に接続され、当該半導体チップの表面が前記第2放熱部材(10)のうち前記第4放熱面(10b)の反対側の第2実装面(10d)に電気的および熱的に接続されており、
    前記複数の半導体チップ(5、6、16、17)の一つは、少なくとも、前記第1放熱部材(9)のうち前記第2放熱面(9b)に対して角度を持った第3実装面(9f)と前記第2放熱部材(10)のうち前記第4放熱面(10b)に対して角度を持った第4実装面(10e)との間、および、前記第1放熱部材(9)のうち前記第1放熱面(9a)に対して角度を持った第5実装面(9g)と前記第2放熱部材(10)のうち前記第3放熱面(10a)に対して角度を持った第6実装面(10f)との間のいずれかに電気的および熱的に接続されていることを特徴とする請求項1または2に記載の半導体装置。
  6. 前記第3実装面(9f)は前記第2放熱面(9b)に対して、前記第4実装面(10e)は前記第4放熱面(10b)に対して、前記第5実装面(9g)は前記第1放熱面(9a)に対して、前記第6実装面(10f)は前記第3放熱面(10a)に対してそれぞれ垂直になっていることを特徴とする請求項5に記載の半導体装置。
  7. 前記半導体チップ(5、6)を2つ有し、さらに、第3放熱部材(18)を有しており、
    前記第2放熱部材(10)は、前記第2実装面(10c)の反対側に第3実装面(10g)を有し、
    前記第3放熱部材(18)は、前記第1の面(3)に露出する第5放熱面(18a)と、前記第2の面(4)に露出する第6放熱面(18b)と、前記第5放熱面(18a)および前記第6放熱面(18b)に対して角度を持った第4実装面(18c)を有し、
    前記第1放熱部材(9)、前記第2放熱部材(10)、前記第3放熱部材(18)は一直線上に配置されており、
    前記2つの半導体チップ(5、6)のうち一方の裏面(5a)が前記第1実装面(9c)に電気的および熱的に接続され、表面(5b)が前記第2実装面(10c)に電気的および熱的に接続されており、
    前記2つの半導体チップ(5、6)のうち他方の裏面(6a)が前記第3実装面(10g)に電気的および熱的に接続され、表面(6b)が前記第4実装面(18c)に電気的および熱的に接続されていることを特徴とする請求項1または2に記載の半導体装置。
  8. 前記第4実装面(18c)は前記第5放熱面(18a)および前記第6放熱面(18b)に対して垂直になっていることを特徴とする請求項7に記載の半導体装置。
  9. 前記半導体チップ(5、6)を2つ有し、さらに、第3放熱部材(18)を有しており、
    前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第2の面(4)に露出する第2放熱面(9b)と、前記第1放熱面(9a)および前記第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、
    前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と、前記第3放熱面(10a)に対して角度を持った第2実装面(10c)を有し、
    前記第3放熱部材(18)は、前記第2の面(4)に露出する第4放熱面(18b)と、前記第4放熱面(18b)に対して角度を持った第3実装面(18c)を有し、
    前記2つの半導体チップ(5、6)のうち一方の裏面(5a)が前記第1実装面(9c)に電気的および熱的に接続され、表面(5b)が前記第2実装面(10c)に電気的および熱的に接続されており、
    前記2つの半導体チップ(5、6)のうち他方の裏面(6a)が前記第3実装面(18c)に電気的および熱的に接続され、表面(6b)が前記第1実装面(9c)に電気的および熱的に接続されていることを特徴とする請求項1に記載の半導体装置。
  10. 前記第3放熱部材(18)は、前記第1の面(3)に露出する第5放熱面(18a)を有していることを特徴とする請求項9に記載の半導体装置。
  11. 前記第2放熱部材(10)は、前記第2の面(4)に露出する第6放熱面(10b)を有していることを特徴とする請求項10に記載の半導体装置。
  12. 前記第1実装面(9c)は前記第1放熱面(9a)および前記第2放熱面(9b)に対して垂直になっており、
    前記第2実装面(10c)は前記第3放熱面(10a)に対して垂直になっており、
    前記第3実装面(18c)は前記第4放熱面(18b)に対して垂直になっていることを特徴とする請求項9ないし11のいずれか1つに記載の半導体装置。
  13. 前記第1放熱部材(9)および前記第2放熱部材(10)が前記第1の面(3)および前記第2の面(4)の両方に露出しており、
    前記半導体チップ(5、6)と外部とを電気的に接続するターミナル(2)を有し、
    前記第1放熱部材(9)は、前記半導体チップ(5、6)が実装される面(9c)と該面の反対側の面(9j)を貫通する貫通孔(9k)を有しており、
    前記ターミナル(2)は、前記ターミナル(2)の一部が前記ターミナル(2)の側面に設けられた絶縁層(2a)を介して前記貫通孔(9k)に配置され、一端側(2b)が前記半導体チップ(5、6)に電気的に接続されると共に、他端側(2c)が前記モールド樹脂(11)から露出して外部に電気的に接続されるようになっていることを特徴とする請求項1または2に記載の半導体装置。
  14. 前記半導体チップ(5、6)の表面(5b、6b)または裏面(5a、6a)が、前記各金型(14、15)が向かい合わされる面に平行になるように前記第1放熱部材(9)および前記第2放熱部材(10)に電気的および熱的に接続されていることを特徴とする請求項3または4に記載の半導体装置の製造方法。
  15. 前記各金型(14、15)の間に弾性シート(19)を配置し、前記各金型(14、15)で前記弾性シート(19)を挟みつつ、前記第1の面(3)に露出する面(9a、10a)と前記第2の面(4)に露出する面(9b、10b)とを挟み込むことを特徴とする請求項3、4、14のいずれか1つに記載の半導体装置の製造方法。
  16. 前記第1の金型(14)の前記凹部(14a)の底部と前記第1の面(3)に露出する面(9a、10a)との間に弾性シート(19)を配置し、前記第2の金型(15)の前記凹部(15b)の底部と前記第2の面(4)に露出する面(9b、10b)との間に弾性シート(19)を配置することを特徴とする請求項3、4、14のいずれか1つに記載の半導体装置の製造方法。
JP2010157082A 2010-07-09 2010-07-09 半導体装置およびその製造方法 Expired - Fee Related JP5440427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010157082A JP5440427B2 (ja) 2010-07-09 2010-07-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010157082A JP5440427B2 (ja) 2010-07-09 2010-07-09 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008134005A Division JP2009283656A (ja) 2008-05-22 2008-05-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010219569A true JP2010219569A (ja) 2010-09-30
JP5440427B2 JP5440427B2 (ja) 2014-03-12

Family

ID=42977993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010157082A Expired - Fee Related JP5440427B2 (ja) 2010-07-09 2010-07-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5440427B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222886A (ja) * 2012-04-18 2013-10-28 Toshiba Corp 半導体モジュール
JP2014093411A (ja) * 2012-11-02 2014-05-19 Toshiba Corp 半導体装置
WO2019116880A1 (ja) * 2017-12-14 2019-06-20 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
WO2020110170A1 (ja) * 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
JP2022027946A (ja) * 2018-11-26 2022-02-14 三菱電機株式会社 半導体パッケージ、及び、半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258166A (ja) * 2001-12-27 2003-09-12 Denso Corp 半導体装置
JP2004296663A (ja) * 2003-03-26 2004-10-21 Denso Corp 半導体装置
JP2008042007A (ja) * 2006-08-08 2008-02-21 Renesas Technology Corp 半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258166A (ja) * 2001-12-27 2003-09-12 Denso Corp 半導体装置
JP2004296663A (ja) * 2003-03-26 2004-10-21 Denso Corp 半導体装置
JP2008042007A (ja) * 2006-08-08 2008-02-21 Renesas Technology Corp 半導体装置の製造方法及び半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222886A (ja) * 2012-04-18 2013-10-28 Toshiba Corp 半導体モジュール
JP2014093411A (ja) * 2012-11-02 2014-05-19 Toshiba Corp 半導体装置
WO2019116880A1 (ja) * 2017-12-14 2019-06-20 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
CN111373525A (zh) * 2017-12-14 2020-07-03 株式会社自动网络技术研究所 电路结构体及电接线盒
JPWO2019116880A1 (ja) * 2017-12-14 2020-10-01 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
WO2020110170A1 (ja) * 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
JPWO2020110170A1 (ja) * 2018-11-26 2021-05-13 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
JP6997340B2 (ja) 2018-11-26 2022-01-17 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
JP2022027946A (ja) * 2018-11-26 2022-02-14 三菱電機株式会社 半導体パッケージ、及び、半導体装置
JP7254156B2 (ja) 2018-11-26 2023-04-07 三菱電機株式会社 半導体パッケージ、及び、半導体装置

Also Published As

Publication number Publication date
JP5440427B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US9455215B2 (en) Semiconductor device and method for manufacturing the same
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
JP4885046B2 (ja) 電力用半導体モジュール
US8174097B2 (en) Electric sub-assembly
JP5440427B2 (ja) 半導体装置およびその製造方法
JP2017092185A (ja) 半導体装置及びその製造方法
JP2019153752A (ja) 半導体装置
JP2009283656A (ja) 半導体装置およびその製造方法
JP5836298B2 (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP5409889B2 (ja) インバータ
JP2012142466A (ja) 半導体装置
JP5189616B2 (ja) 半導体装置
JP5188602B2 (ja) インバータ
JP2015119121A (ja) パワー半導体装置
CN111587528B (zh) 功率半导体装置
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP5040418B2 (ja) 半導体装置
JP4535004B2 (ja) 両面冷却型半導体装置
JP2012238749A (ja) 半導体装置
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JP2012129393A (ja) 半導体装置
JP2017028131A (ja) パッケージ実装体
JP5202685B2 (ja) インバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R151 Written notification of patent or utility model registration

Ref document number: 5440427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees