JP2010211884A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010211884A JP2010211884A JP2009058493A JP2009058493A JP2010211884A JP 2010211884 A JP2010211884 A JP 2010211884A JP 2009058493 A JP2009058493 A JP 2009058493A JP 2009058493 A JP2009058493 A JP 2009058493A JP 2010211884 A JP2010211884 A JP 2010211884A
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- change element
- resistance value
- resistance state
- magnetoresistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイ51と、参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイ53と、前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段56と、が設けられている。更に、前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段55と、前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段54と、が設けられている。
【選択図】図4
Description
以下、実施形態について、添付の図面を参照して具体的に説明する。図4は、実施形態に係る半導体記憶装置の構成を示すブロック図である。
記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイと、
参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイと、
前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段と、
前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段と、
前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段と、
を有することを特徴とする半導体記憶装置。
前記制御情報は、前記複数のメモリセルの低抵抗状態での抵抗値の最大値及び高抵抗状態での抵抗値の最小値の平均値に関連付けられていることを特徴とする付記1に記載の半導体記憶装置。
前記参照抵抗値の前記平均値からのずれ量は所定の範囲内に収まっていることを特徴とする付記2に記載の半導体記憶装置。
前記所定の範囲は、前記平均値と前記最小値及び前記最大値との相違の10%であることを特徴とする付記3に記載の半導体記憶装置。
前記参照セルアレイは4個以上設けられており、
前記制御手段は、2個の低抵抗状態の参照用磁気抵抗変化素子及び2個の高抵抗状態の参照用磁気抵抗変化素子を選択することを特徴とする付記1乃至4のいずれか1項に記載の半導体記憶装置。
記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイを形成する工程と、
参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイを形成する工程と、
前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段を形成する工程と、
前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を作成する工程と、
前記制御情報を記憶する記憶手段を形成する工程と、
前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段を形成する工程と、
を有することを特徴とする半導体記憶装置の製造方法。
前記制御情報として、前記複数のメモリセルの低抵抗状態での抵抗値の最大値及び高抵抗状態での抵抗値の最小値の平均値に関連付けられたものを作成することを特徴とする付記6に記載の半導体記憶装置の製造方法。
前記参照抵抗値の前記平均値からのずれ量を所定の範囲内に収めることを特徴とする付記7に記載の半導体記憶装置の製造方法。
前記所定の範囲は、前記平均値と前記最小値及び前記最大値との相違の10%であることを特徴とする付記8に記載の半導体記憶装置の製造方法。
前記参照セルアレイを4個以上形成し、
前記制御手段として、2個の低抵抗状態の参照用磁気抵抗変化素子及び2個の高抵抗状態の参照用磁気抵抗変化素子を選択するものを形成することを特徴とする付記6乃至9のいずれか1項に記載の半導体記憶装置の製造方法。
52:制御回路
53:参照セルアレイ
54:制御回路
55:記憶部
56:判定器
Claims (6)
- 記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイと、
参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイと、
前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段と、
前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段と、
前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段と、
を有することを特徴とする半導体記憶装置。 - 前記制御情報は、前記複数のメモリセルの低抵抗状態での抵抗値の最大値及び高抵抗状態での抵抗値の最小値の平均値に関連付けられていることを特徴とする請求項1に記載の半導体記憶装置。
- 前記参照セルアレイは4個以上設けられており、
前記制御手段は、2個の低抵抗状態の参照用磁気抵抗変化素子及び2個の高抵抗状態の参照用磁気抵抗変化素子を選択することを特徴とする請求項1又は2に記載の半導体記憶装置。 - 記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイを形成する工程と、
参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイを形成する工程と、
前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段を形成する工程と、
前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を作成する工程と、
前記制御情報を記憶する記憶手段を形成する工程と、
前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段を形成する工程と、
を有することを特徴とする半導体記憶装置の製造方法。 - 前記制御情報として、前記複数のメモリセルの低抵抗状態での抵抗値の最大値及び高抵抗状態での抵抗値の最小値の平均値に関連付けられたものを作成することを特徴とする請求項4に記載の半導体記憶装置の製造方法。
- 前記参照セルアレイを4個以上形成し、
前記制御手段として、2個の低抵抗状態の参照用磁気抵抗変化素子及び2個の高抵抗状態の参照用磁気抵抗変化素子を選択するものを形成することを特徴とする請求項4又は5に記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058493A JP5316114B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058493A JP5316114B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010211884A true JP2010211884A (ja) | 2010-09-24 |
JP5316114B2 JP5316114B2 (ja) | 2013-10-16 |
Family
ID=42971873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009058493A Active JP5316114B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5316114B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012181900A (ja) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | 半導体記憶装置およびそのテスト方法 |
JP5138836B2 (ja) * | 2011-04-13 | 2013-02-06 | パナソニック株式会社 | 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置 |
US9576632B2 (en) | 2015-03-03 | 2017-02-21 | Kabushiki Kaisha Toshiba | Magnetic storage device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9293171B2 (en) | 2014-03-13 | 2016-03-22 | Kabushiki Kaisha Toshiba | Resistance change memory |
KR102519458B1 (ko) | 2016-11-01 | 2023-04-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032983A (ja) * | 2000-06-20 | 2002-01-31 | Hewlett Packard Co <Hp> | 磁気ランダムアクセスメモリデバイスのための基準信号生成 |
JP2003317466A (ja) * | 2002-04-17 | 2003-11-07 | Sony Corp | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
JP2004253054A (ja) * | 2003-02-20 | 2004-09-09 | Renesas Technology Corp | 磁気記憶装置 |
JP2009289352A (ja) * | 2008-05-30 | 2009-12-10 | Elpida Memory Inc | 半導体装置 |
-
2009
- 2009-03-11 JP JP2009058493A patent/JP5316114B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032983A (ja) * | 2000-06-20 | 2002-01-31 | Hewlett Packard Co <Hp> | 磁気ランダムアクセスメモリデバイスのための基準信号生成 |
JP2003317466A (ja) * | 2002-04-17 | 2003-11-07 | Sony Corp | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
JP2004253054A (ja) * | 2003-02-20 | 2004-09-09 | Renesas Technology Corp | 磁気記憶装置 |
JP2009289352A (ja) * | 2008-05-30 | 2009-12-10 | Elpida Memory Inc | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012181900A (ja) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | 半導体記憶装置およびそのテスト方法 |
JP5138836B2 (ja) * | 2011-04-13 | 2013-02-06 | パナソニック株式会社 | 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置 |
US8787070B2 (en) | 2011-04-13 | 2014-07-22 | Panasonic Corporation | Reference cell circuit and variable resistance nonvolatile memory device including the same |
US9576632B2 (en) | 2015-03-03 | 2017-02-21 | Kabushiki Kaisha Toshiba | Magnetic storage device |
Also Published As
Publication number | Publication date |
---|---|
JP5316114B2 (ja) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10923648B2 (en) | Memory cell, memory array, method of forming and operating memory cell | |
JP5451977B2 (ja) | 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ | |
CN102983272B (zh) | 存储装置及其制造方法 | |
JP5415543B2 (ja) | 保護側壁パシベーションを利用する磁気素子 | |
US8885396B2 (en) | Memory device and method for manufacturing the same | |
US10164176B2 (en) | Method of integration of a magnetoresistive structure | |
US10515678B2 (en) | Magnetic memory devices | |
US8482953B2 (en) | Composite resistance variable element and method for manufacturing the same | |
US20160125925A1 (en) | Energy efficient three-terminal voltage controlled memory cell | |
US10355203B2 (en) | Semiconductor memory device with variable resistance elements | |
US20050078510A1 (en) | Magnetic random access memory devices including heat generating layers and related methods | |
JP2005537659A (ja) | 垂直方向書き込みラインを有する磁気ランダムアクセスメモリ | |
US8729648B2 (en) | Magnetic body device and manufacturing method thereof | |
JP2006210396A (ja) | 磁気メモリ装置及びその読み出し方法 | |
KR20190140445A (ko) | 자기저항 장치들을 통합하는 방법들 | |
KR102366984B1 (ko) | 자기 터널 접합부를 갖는 반도체 디바이스 | |
JP2020043223A (ja) | 磁気メモリ | |
KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
JP5316114B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2012253129A (ja) | 磁気記憶装置及び磁気記憶装置の製造方法 | |
CN110943158B (zh) | 制造半导体装置的方法 | |
CN108886022A (zh) | 存储元件和存储元件的制造方法 | |
JP2019050292A (ja) | 半導体メモリ装置及びメモリセルの抵抗値の調整方法 | |
JP2005340366A (ja) | 磁気記憶装置およびその製造方法 | |
KR102574163B1 (ko) | 자기 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5316114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |