JP2010186934A - イメージセンサ - Google Patents

Abstract

【課題】従来に比してより簡易に電荷の読み残しを低減することが可能なイメージセンサを提供する。
【解決手段】本発明の一実施形態に係るイメージセンサ１は、埋め込み型フォトダイオードＰＤ（ｍ、ｎ）が複数配列されている。この埋め込み型フォトダイオードＰＤ（ｍ、ｎ）各々は、第１導電型の第１半導体領域１０と、第１半導体領域１０上に形成され、第２導電型の不純物濃度が低い第２半導体領域２０と、第２半導体領域２０の表面を覆うように、第２半導体領域２０上に形成された第１導電型の第３半導体領域３０と、第２半導体領域２０から電荷を取り出すための第２導電型の第４半導体領域４０とを備え、第４半導体領域４０は、第２半導体領域２０上において、複数離間して配置されている。
【選択図】図２

Description

本発明は、埋め込み型フォトダイオードを複数配列したイメージセンサに関するものである。

例えば、埋め込み型フォトダイオードを備える受光部が複数２次元配列されたイメージセンサが知られている。この埋め込み型フォトダイオードでは、例えば、ｐ型基板上にｎ型低濃度半導体領域が形成され、このｎ型低濃度半導体領域の表面に薄いｐ型高濃度半導体領域が形成される。また、電荷読み出しのために、ｎ型低濃度半導体領域にｎ型高濃度半導体領域が形成される。この埋め込み型フォトダイオードによれば、ｎ型低濃度半導体領域を完全に空乏化することができるので、ｐｎ接合部で発生した電荷を完全に読み出すことができ、リーク電流の発生が抑制され、光検出のＳ／Ｎ比が優れている。

この埋め込み型フォトダイオードでは、光感応領域、すなわち、ｎ型低濃度半導体領域及びｐ型高濃度半導体領域の面積を大面積化することによって、光検出の感度を大きくすることができる。しかしながら、ｎ型低濃度半導体領域の面積を大きくすると、発生した電荷の読み出しが不完全となってしまい、電荷の読み残しが発生してしまう。その結果、残像が発生してしまう。

この問題点に関し、特許文献１に記載のイメージセンサは、埋め込み型フォトダイオードにおける光感応領域であるｎ型低濃度半導体領域の端から、電荷読み出しのための転送電極であるｎ型低濃度半導体領域に向かって、不純物の濃度勾配を有し、ポテンシャル勾配を低くしている。特許文献１には、これによって、電荷の読み残しが低減されると記載されている。

特開２０００−２３６０８１号公報 特開２００６−４１１８９号公報

しかしながら、特許文献１に記載のイメージセンサのように、埋め込み型フォトダイオードにおけるｎ型低濃度半導体領域にポテンシャル勾配を形成するためには、段階状の不純物濃度分布をもった表面、すなわち、ｐ型高濃度半導体領域を形成する必要がある。段階状の不純物濃度分布の作成は、イオン注入量の微妙なコントロールが要求されることからプロセス的難易度が高く、また、複数のフォトリソグラフィーのマスクとフォトリソグラフィーの工程が必要となり、製造コストの上昇が懸念される。

そこで、本発明は、従来に比してより簡易に電荷の読み残しを低減することが可能なイメージセンサを提供することを目的としている。

本発明のイメージセンサは、埋め込み型フォトダイオードが複数配列されたイメージセンサである。この埋め込み型フォトダイオード各々は、第１導電型の第１半導体領域と、第１半導体領域上に形成され、第２導電型の不純物濃度が低い第２半導体領域と、第２半導体領域の表面を覆うように、第２半導体領域上に形成された第１導電型の第３半導体領域と、第２半導体領域から電荷を取り出すための第２導電型の第４半導体領域とを備え、第４半導体領域は、第２半導体領域上において、複数離間して配置されている。

このイメージセンサによれば、第２半導体領域（光感応領域）から電荷を取り出すための第４半導体領域が、複数離間して配置されているので、ｎ型低濃度半導体領域を大面積化する場合にも、第４半導体領域から第２半導体領域のエッジまでの距離を適切に短くすることができる。したがって、埋め込み型フォトダイオードにおいて、第４半導体領域へのポテンシャル勾配を確保でき、第２半導体領域からの電荷の読み残しを低減することができる。その結果、残像の発生を抑制することができる。

また、このイメージセンサによれば、第２半導体領域から電荷を取り出すための第４半導体領域を複数形成するだけであるので、従来に比してより簡易に電荷の読み残しを低減することが可能である。

上記したイメージセンサは、第４半導体領域及び第４半導体領域に接続される配線のうちの一部を被覆する遮光膜であって、配列方向に延びる当該遮光膜を備えることが好ましい。

第４半導体領域及び第４半導体領域に接続される配線によって、実質的な光感応領域の形状が左右対称及び上下対称でない場合に、入射光が、隣り合う画素に跨って、かつ、一方の画素における埋め込み型フォトダイオードの電荷読み出しライン上に照射された場合、実質的な光感応領域の非対称性に起因して、隣り合う画素の光検出感度にばらつきが生じることがある。

しかしながら、この構成によれば、第４半導体領域及び第４半導体領域に接続される配線を被覆するように配列方向に延びる遮光膜を備えているので、画素の中心軸に対して光感応領域の形状を左右対称及び上下対称にすることができる。したがって、隣り合う画素に跨って光が照射された場合であっても、隣り合う画素の光検出感度のばらつきを低減することができる。

本発明によれば、イメージセンサにおいて、従来に比してより簡易に電荷の読み残しを低減することができる。その結果、残像の発生を抑制することができる。

本発明の実施形態に係るイメージセンサの構成を示す図である。 図１に示す画素の第１の実施形態であって、表面側から見た画素を示す図である。 図２におけるIII−III線に沿う画素の断面を示す図である。 本発明の比較例の画素を表面側から見た図である。 図４におけるV−V線に沿う画素の断面を示す図である。 図１に示す画素の第２の実施形態であって、表面側から見た画素を示す図である。 図６におけるVII−VII線に沿う画素の断面を示す図である。 遮光膜を備えない場合に、隣り合う画素に跨って光が入射したときの図である。 遮光膜を備える場合に、隣り合う画素に跨って光が入射したときの図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、本発明の実施形態に係るイメージセンサの構成を示す図である。図１に示すイメージセンサ１は、２次元配列されたＭ×Ｎ個（Ｍ行Ｎ列）の画素Ｐ（ｍ、ｎ）を備えている。ここで、Ｍは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数である。また、Ｎは２以上の整数であり、ｎは１以上Ｎ以下の任意の整数である。なお、図１では、本発明の特徴を明確にするために、各画素Ｐ（ｍ、ｎ）の動作を制御するための制御部や、各画素Ｐ（ｍ、ｎ）から読み出される信号を処理する信号処理部などが省略されている。以下では、本発明の特徴を有する画素Ｐ（ｍ、ｎ）について、複数の実施形態を例示して説明する。
［第１の実施形態］

図２は、図１に示す画素Ｐ（ｍ、ｎ）の第１の実施形態であって、表面側から見た画素Ｐ１（ｍ、ｎ）を示す図であり、図３は、図２におけるIII−III線に沿う画素Ｐ１（ｍ、ｎ）の断面を示す図である。図２及び図３には、Ｍ×Ｎ個の画素Ｐ１（ｍ、ｎ）を代表してｍ行ｎ列目の画素Ｐ１（ｍ、ｎ）が示されている。この画素Ｐ１（ｍ、ｎ）は、埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）と、トランジスタＴ１（ｍ、ｎ）とを有している。また、図２では、本発明の特徴を分かり易くするために、埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）における後述するｐ型高濃度半導体領域３０を省略して示す。

埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）は、ｐ型基板１０と、このｐ型基板１０上に形成されたｎ型低濃度半導体領域２０と、このｎ型低濃度半導体領域２０上に形成されたｐ型高濃度半導体領域３０と、ｎ型低濃度半導体領域２０上に形成された複数のｎ型高濃度半導体領域４０とを有している。なお、これらのｐ型基板１０、ｎ型低濃度半導体領域２０、ｐ型高濃度半導体領域３０及びｎ型高濃度半導体領域４０が、それぞれ、特許請求の範囲に記載した第１半導体領域、第２半導体領域、第３半導体領域及び第４半導体領域に相当し、ｐ型及びｎ型が、それぞれ、特許請求の範囲に記載した第１導電型、第２導電型に相当する。

ｐ型基板１０のｐ型不純物濃度は、例えば、１０^１５ｃｍ^−３〜１０^１７ｃｍ^−３程度である。ｐ型基板１０上には、ｐ型基板１０の一部分に埋め込まれるように、ｎ型低濃度半導体領域２０が形成されている。

ｎ型低濃度半導体領域２０は、長方形状（例えば、略正方形状）をなしている。例えば、ｎ型低濃度半導体領域２０の厚さは０．６μｍ〜１．０μｍ程度であり、ｎ型低濃度半導体領域２０のｎ型不純物濃度は１０^１６ｃｍ^−３〜１０^１８ｃｍ^−３程度と比較的低い。ｎ型低濃度半導体領域２０の表面には、ｐ型高濃度半導体領域３０及びｎ型高濃度半導体領域４０が形成されている。

ｐ型高濃度半導体領域３０は、ｎ型低濃度半導体領域２０の表面を覆うように形成されており、その厚さは０．２μｍ〜０．４μｍと薄い。ｐ型高濃度半導体領域３０のｐ型不純物濃度は１０^１７ｃｍ^−３〜１０^１９ｃｍ^−３程度と比較的高い。

これらのｐ型基板１０、ｎ型低濃度半導体領域２０及びｐ型高濃度半導体領域３０が光感応領域を形成しており、この光感応領域に入射した光強度に応じて発生した量の電荷が、ｐ型基板１０とｎ型低濃度半導体領域２０とによって形成されるｐｎ接合部、及び、ｎ型低濃度半導体領域２０とｐ型高濃度半導体領域３０とによって形成されるｐｎ接合部に蓄積される。

このように、ｎ型低濃度半導体領域２０のｎ型不純物濃度が低いので、ｎ型低濃度半導体領域２０を完全に空乏化させることができ、ｐｎ接合部で発生した電荷を完全に読み出すことができる。

また、ｎ型低濃度半導体領域２０の表面に薄いｐ型高濃度半導体領域３０を形成することによって、ｎ型低濃度半導体領域２０を完全空乏化させた場合にもｐ型高濃度半導体領域３０、すなわち基板表面が空乏化しないようにすることができる。その結果、基板表面に存在しうる電荷に起因して発生しうるリーク電流（暗電流）を低減することができ、光検出のＳ／Ｎ比を高めることができる。

一方、ｎ型高濃度半導体領域４０は、ｐ型高濃度半導体領域３０に囲われるように、複数個所（例えば４箇所）に形成されている。これらのｎ型高濃度半導体領域４０は、ｎ型低濃度半導体領域２０の４辺の中心付近に、離間して配列されている。ｎ型高濃度半導体領域４０の厚さは０．２μｍ〜０．４μｍと比較的薄く、ｎ型高濃度半導体領域４０のｎ型不純物濃度は１０^１９ｃｍ^−３〜１０^２１ｃｍ^−３程度と比較的高い。これらのｎ型高濃度半導体領域４０は、コンタクト、ビア及び配線５０を介してトランジスタＴ１（ｍ、ｎ）に接続されている。

トランジスタＴ１（ｍ、ｎ）は、ドレイン、ソースに相当するｎ型高濃度半導体領域ＤＳとゲート電極Ｇとから構成されている。トランジスタＴ１（ｍ、ｎ）は、埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）の１辺の中心付近に隣接して形成されており、例えば、ｎ型高濃度半導体領域ＤＳの一方が、埋め込み型フォトダイオードＰＤ（ｎ）におけるｎ型高濃度半導体領域４０のうちの一つを兼用すると共に、配線５０に接続されて、すべてのｎ型高濃度半導体領域４０に接続されている。トランジスタＴ１（ｍ、ｎ）は、ゲート電極Ｇに印加される電圧に応じてオン状態となり、ｎ型高濃度半導体領域４０を介して取り出されるｎ型低濃度半導体領域２０からの電荷を、一方のｎ型高濃度半導体領域ＤＳから他方のｎ型高濃度半導体領域ＤＳへ読み出すことができる。

なお、配線５０は、隣り合う埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）におけるｎ型低濃度半導体領域２０の間のｐ型基板１０上に配置されている。

また、基板の表面及び基板の側面は、シリコン酸化膜７０によって保護されている。

以下では、本発明の比較例に係るイメージセンサ１Ｘと比較しながら、第１の実施形態のイメージセンサ１の作用効果を説明する。

本発明の比較例に係るイメージセンサ１Ｘは、図１に示す第１の実施形態のイメージセンサ１と同様に、２次元配列されたＭ×Ｎ個の画素Ｐｘ（ｍ、ｎ）を備えており、この画素Ｐｘ（ｍ、ｎ）は、埋め込み型フォトダイオードＰＤ（ｍ、ｎ）に代えて埋め込み型フォトダイオードＰＤｘ（ｍ、ｎ）を備えている構成で第１の実施形態と異なっている。イメージセンサ１Ｘの他の構成は、イメージセンサ１と同一である。イメージセンサ１Ｘは、特許文献２に記載されているものと同様である。

図４は、比較例の画素Ｐｘ（ｍ、ｎ）を積層方向の表面側から見た図であり、図５は、図４におけるV−V線に沿う画素Ｐｘ（ｍ、ｎ）の断面を示す図である。図４でも、埋め込み型フォトダイオードＰＤｘ（ｍ、ｎ）におけるｐ型高濃度半導体領域３０を省略して示す。

比較例の埋め込み型フォトダイオードＰＤｘ（ｍ、ｎ）は、第１の実施形態の埋め込み型フォトダイオードＰＤ（ｍ、ｎ）において、ｎ型高濃度半導体領域４０の個数が異なっている。すなわち、比較例の埋め込み型フォトダイオードＰＤｘ（ｍ、ｎ）では、電荷取り出しのためのｎ型高濃度半導体領域４０が、ｎ型低濃度半導体領域２０における中心付近に１つだけ形成されている。

この比較例の埋め込み型フォトダイオードＰＤｘ（ｍ、ｎ）では、ｎ型低濃度半導体領域２０が大面積化すると、ｎ型高濃度半導体領域４０から、ｎ型低濃度半導体領域２０におけるエッジまでの距離が長くなってしまう。そのため、ｎ型低濃度半導体領域２０のエッジからｎ型高濃度半導体領域４０へのポテンシャル勾配がほとんどなくなってしまい、ｎ型低濃度半導体領域２０のエッジの電荷を取り出すことが困難となり、電荷の読み残しが発生する可能性がある。その結果、残像が発生することがある。

しかしながら、第１の実施形態の埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）及び画素Ｐ１（ｍ、ｎ）を備えるイメージセンサ１によれば、ｎ型低濃度半導体領域（第２半導体領域；光感応領域）２０から電荷を取り出すためのｎ型高濃度半導体領域（第４半導体領域）４０が、複数離間して配置されているので、ｎ型低濃度半導体領域２０を大面積化する場合にも、ｎ型高濃度半導体領域４０からｎ型低濃度半導体領域２０のエッジまでの距離を適切に短くすることができる。したがって、埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）において、第４半導体領域へのポテンシャル勾配を確保でき、ｎ型低濃度半導体領域２０からの電荷の読み残しを低減することができる。その結果、残像の発生を抑制することができる。

また、第１の実施形態のイメージセンサ１によれば、ｎ型低濃度半導体領域２０から電荷を取り出すためのｎ型高濃度半導体領域４０を複数形成するだけであるので、従来に比してより簡易に電荷の読み残しを低減することが可能である。

また、第１の実施形態のイメージセンサ１によれば、ｎ型低濃度半導体領域２０から電荷を取り出すためのｎ型高濃度半導体領域４０がｎ型低濃度半導体領域２０の４辺付近に形成され、配線５０がｎ型低濃度半導体領域２０の間のｐ型基板１０上に配置されているので、配線５０によって光感応領域であるｎ型低濃度半導体領域２０及びｐ型高濃度半導体領域３０が覆われることがない。その結果、光感応領域の開口率を高めることができ、光検出の感度を向上することができる。
［第２の実施形態］

図６は、図１に示す画素Ｐ（ｍ、ｎ）の第２の実施形態であって、表面側から見た画素Ｐ２（ｍ、ｎ）を示す図であり、図７（ａ）は、図６におけるVIIａ−VIIａ線に沿う画素Ｐ２（ｍ、ｎ）の断面を示す図である。また、図７（ｂ）は、図６におけるVIIｂ−VIIｂ線に沿う画素Ｐ２（ｍ、ｎ）の断面を示す図である。図６及び図７には、Ｍ×Ｎ個の画素Ｐ２（ｍ、ｎ）を代表してｍ行ｎ列目の画素Ｐ２（ｍ、ｎ）が示されている。この画素Ｐ２（ｍ、ｎ）は、埋め込み型フォトダイオードＰＤ２（ｍ、ｎ）と、上記したトランジスタＴ１（ｎ）とを有している。また、図６では、本発明の特徴を分かり易くするために、埋め込み型フォトダイオードＰＤ２（ｍ、ｎ）における後述するｐ型高濃度半導体領域３０を省略して示す。

第２の実施形態の埋め込み型フォトダイオードＰＤ２（ｍ、ｎ）は、第１の実施形態の埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）において、複数のｎ型高濃度半導体領域４０の形成位置が異なっている。すなわち、複数のｎ型高濃度半導体領域４０は、ｎ型低濃度半導体領域２０において、上下左右に略等間隔に離間して配置されている。埋め込み型フォトダイオードＰＤ２（ｍ、ｎ）の他の構成は、埋め込み型フォトダイオードＰＤ１（ｍ、ｎ）と同一である。

また、第２の実施形態の画素Ｐ２（ｍ、ｎ）は、複数（たとえば２個）の遮光膜６０を備えている。遮光膜６０は、図１に示す画素Ｐ（ｍ、ｎ）の配列方向に延びている。本実施形態では、遮光膜６０は、列方向に延びている。複数の遮光膜６０は、それぞれ、ｎ型高濃度半導体領域４０、及び、そのｎ型高濃度半導体領域４０に接続されて列方向に延びる配線５０を被覆するように配置されている。遮光膜の材料には、Ａｌなどが用いられるが、光吸収性を有するもの、例えば、ＴｉＮなどが用いられると検出光の散乱と防ぐことができ、好ましい。

ここで、遮光膜６０による作用効果を詳細に説明する。図８は、遮光膜６０を備えない場合に、隣り合う画素Ｐ２（１、１），Ｐ２（２、１）に跨って光が入射したときの図であり、図９は、遮光膜６０を備える場合に、隣り合う画素Ｐ２（1、１），Ｐ２（２、１）に跨って光が入射したときの図である。

図８に示すように、遮光膜６０を備えない画素Ｐ２（ｍ、ｎ）において、入射光Ａが、隣り合う画素Ｐ２（1、１），Ｐ２（２、１）に跨って、かつ、一方の画素Ｐ２（１、１）における埋め込み型フォトダイオードＰＤ２（１、１）の電荷読み出しライン上に照射された場合、ｎ型高濃度半導体領域４０及び列方向に延びる配線５０分だけ、一方の画素Ｐ２（１、１）の感度が低下し、隣り合う画素Ｐ２（１、１），Ｐ２（２、１）の光検出感度にばらつきが生じることがある。

しかしながら、図９に示すように、この第２の実施形態の画素Ｐ２（ｍ、ｎ）を備えるイメージセンサ１Ａによれば、ｎ型高濃度半導体領域４０及び列方向に延びる配線５０を被覆するように、列方向に延びる遮光膜６０を備えているので、画素Ｐ２（ｍ、ｎ）の中心軸に対して光感応領域の形状を左右対称及び上下対称にすることができる。すなわち、配線５０によって生じる分の非対称性を緩和することができる。したがって、隣り合う画素Ｐ２（１、１），Ｐ２（２、１）に跨って光Ａが照射された場合であっても、隣り合う画素Ｐ２（１、１），Ｐ２（２、１）の光検出感度のばらつきを低減することができる。

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、埋め込み型フォトダイオードＰＤ（ｎ）及びトランジスタＴ（ｎ）がｐ型基板１０上に直接形成されたが、ｎ型基板上に形成されてもよい。この場合、ｎ型基板上にｐ型ウエルを形成し、このｐ型ウエル上に同様の構成を形成すればよい。

１，１Ａ，１Ｘ…イメージセンサ、Ｐ（ｍ、ｎ），Ｐ１（ｍ、ｎ），Ｐ２（ｍ、ｎ），Ｐｘ（ｍ、ｎ）…画素、ＰＤ（ｍ、ｎ），ＰＤ１（ｍ、ｎ），ＰＤ２（ｍ、ｎ），ＰＤｘ（ｍ、ｎ）…埋め込み型フォトダイオード、１０…ｐ型基板（第１半導体領域）、２０…ｎ型低濃度半導体領域（第２半導体領域）、３０…ｐ型高濃度半導体領域（第３半導体領域）、４０…ｎ型高濃度半導体領域（第４半導体領域）、５０…配線、６０…遮光膜、７０…シリコン酸化膜、Ｔ（ｍ、ｎ），Ｔ１（ｍ、ｎ），Ｔｘ（ｍ、ｎ）…トランジスタ、ＤＳ…ｎ型高濃度半導体領域、Ｇ…ゲート電極。

Claims (2)

1. 埋め込み型フォトダイオードが複数配列されたイメージセンサにおいて、
   前記埋め込み型フォトダイオード各々は、
   第１導電型の第１半導体領域と、
   前記第１半導体領域上に形成され、第２導電型の不純物濃度が低い第２半導体領域と、
   前記第２半導体領域の表面を覆うように、前記第２半導体領域上に形成された第１導電型の第３半導体領域と、
   前記第２半導体領域から電荷を取り出すための第２導電型の第４半導体領域と、
   を備え、
   前記第４半導体領域は、前記第２半導体領域上において、複数離間して配置されている、
   イメージセンサ。
2. 前記第４半導体領域及び前記第４半導体領域に接続される配線のうちの一部を被覆する遮光膜であって、配列方向に延びる当該遮光膜を備える、
   請求項１に記載のイメージセンサ。
   

Images