JPH061825B2 - 半導体リニアイメ−ジセンサ− - Google Patents
半導体リニアイメ−ジセンサ−Info
- Publication number
- JPH061825B2 JPH061825B2 JP59162003A JP16200384A JPH061825B2 JP H061825 B2 JPH061825 B2 JP H061825B2 JP 59162003 A JP59162003 A JP 59162003A JP 16200384 A JP16200384 A JP 16200384A JP H061825 B2 JPH061825 B2 JP H061825B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- linear image
- semiconductor
- photodiode
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000000638 solvent extraction Methods 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、半導体リニアイメージセンサー、とくに紫
外から赤外までの各種電磁波の一次元的強度分布の検知
に有用な半導体リニアイメージセンサーに関するもので
ある。
外から赤外までの各種電磁波の一次元的強度分布の検知
に有用な半導体リニアイメージセンサーに関するもので
ある。
(ロ)従来技術 従来、ｎ型（又はｐ型）半導体基体の表層に複数のｐ型
（又はｎ型）半導体領域を分画して複数のフォトダイオ
ードをアレイ状に形成しこの外周に電圧印加用の電極を
形成した半導体リニアイメージセンサーは知られてお
り、ファクシミリ、文字読取り、カメラその他に有用で
あるが、出力部との関係で従来いろいろ問題があった。
たとえばプラズマカップルドデバイス（ＰＣＤ）のよう
に基板に電圧印加を要するものを出力部に用いた場合に
は、基板抵抗での電圧降下による悪影響があった。また
ＭＯＳゲートやＣＣＤを出力部に使用する場合でも、フ
ォトダイオード部に逆電圧を印加して使用する場合はや
はり電圧降下が問題となってくる。
（又はｎ型）半導体領域を分画して複数のフォトダイオ
ードをアレイ状に形成しこの外周に電圧印加用の電極を
形成した半導体リニアイメージセンサーは知られてお
り、ファクシミリ、文字読取り、カメラその他に有用で
あるが、出力部との関係で従来いろいろ問題があった。
たとえばプラズマカップルドデバイス（ＰＣＤ）のよう
に基板に電圧印加を要するものを出力部に用いた場合に
は、基板抵抗での電圧降下による悪影響があった。また
ＭＯＳゲートやＣＣＤを出力部に使用する場合でも、フ
ォトダイオード部に逆電圧を印加して使用する場合はや
はり電圧降下が問題となってくる。
以下このことを出力部にＰＣＤシフトレジスタを使った
フォトダイオードアレイによるリニアイメージセンサー
を例にとって具体的に説明する。第１図は、従来の半導
体リニアイメージセンサー（１Ａ）の模式的平面図であ
り、第３図は、第１図の縦断面図である。図において、
(2)はｎ型半導体基板、(3)はｐ型半導体領域、(5)はゲ
ート素子からなるフォトダイオードの信号の読み出しス
イッチ部、(6)はシフトレジスタ部、(7)はビデオ出力
部、(8)は電圧印加部（電極）、(9)は表面保護膜を兼ね
た絶縁膜をそれぞれ示す。電圧印加部(8)は、図のよう
にアレイ（１Ａ）の表面の外周端縁部に付設されてお
り、ｎ＋型半導体領域(82)とアルミ蒸着膜(81)とから構
成されており電源に接続されている。シフトレジスタ部
(6)は、電圧印加部(8)、各フォトダイオード及び各スイ
ッチ(5)で構成される回路、すなわちフォトダイオード
の信号の読み出し回路を所定周期でスイッチングするプ
ラズマカップルドデバイスからなり、これにより各フォ
トダイオードのスキャニングが行なわれビデオ出力され
ることとなる。このような構造の半導体リニアイメージ
センサーのスイッチ部等価回路を第２図に示した。図中
（１Ａ′）は各フォトダイオードを示すものであり、
(6′)はシフトレジスタ部(6)からのスイッチング部信号
を示すものである。
フォトダイオードアレイによるリニアイメージセンサー
を例にとって具体的に説明する。第１図は、従来の半導
体リニアイメージセンサー（１Ａ）の模式的平面図であ
り、第３図は、第１図の縦断面図である。図において、
(2)はｎ型半導体基板、(3)はｐ型半導体領域、(5)はゲ
ート素子からなるフォトダイオードの信号の読み出しス
イッチ部、(6)はシフトレジスタ部、(7)はビデオ出力
部、(8)は電圧印加部（電極）、(9)は表面保護膜を兼ね
た絶縁膜をそれぞれ示す。電圧印加部(8)は、図のよう
にアレイ（１Ａ）の表面の外周端縁部に付設されてお
り、ｎ＋型半導体領域(82)とアルミ蒸着膜(81)とから構
成されており電源に接続されている。シフトレジスタ部
(6)は、電圧印加部(8)、各フォトダイオード及び各スイ
ッチ(5)で構成される回路、すなわちフォトダイオード
の信号の読み出し回路を所定周期でスイッチングするプ
ラズマカップルドデバイスからなり、これにより各フォ
トダイオードのスキャニングが行なわれビデオ出力され
ることとなる。このような構造の半導体リニアイメージ
センサーのスイッチ部等価回路を第２図に示した。図中
（１Ａ′）は各フォトダイオードを示すものであり、
(6′)はシフトレジスタ部(6)からのスイッチング部信号
を示すものである。
しかしながら、このような従来の半導体リニアイメージ
センサー（１Ａ）においては、各フォトダイオードに電
圧（通常、５Ｖ）が均一に印加されず、出力にかなりの
バラツキが生じていた。これは、各素子に印加されてい
る基板電圧が電流供給時に低下してフォトダイオード、
その読み出しスイッチ部(5)及びシフトレジスタ部(6)の
特性が不均一となることによるものと考えられる。もち
ろん、プラズマカップルドデバイスを用いない場合にお
いても、同様であった。
センサー（１Ａ）においては、各フォトダイオードに電
圧（通常、５Ｖ）が均一に印加されず、出力にかなりの
バラツキが生じていた。これは、各素子に印加されてい
る基板電圧が電流供給時に低下してフォトダイオード、
その読み出しスイッチ部(5)及びシフトレジスタ部(6)の
特性が不均一となることによるものと考えられる。もち
ろん、プラズマカップルドデバイスを用いない場合にお
いても、同様であった。
(ハ)目的 この発明は、上記問題点に鑑みなされたものであり、出
力特性の均一な半導体リニアイメージセンサーを得るこ
とを目的とするものである。
力特性の均一な半導体リニアイメージセンサーを得るこ
とを目的とするものである。
(ニ)構成 かくしてこの発明によれば、ｎ型（又はｐ型）（第１の
導電型式）半導体基体の表層に複数のｐ型（又はｎ型）
（第２の導電型式）半導体領域を分画形成して複数のフ
ォトダイオードをアレイ状に形成し外周に電圧印加用の
電極を形成してなる半導体リニアイメージセンサーにお
いて、 各フォトダイオード間の半導体基体上および／又は半導
体基体中に、上記電圧印加用電極一方側から低抵抗部を
櫛形状に延長形成し、各フォトダイオード間の一端から
他端にわたってほぼ全長をこの櫛形状部に対応させたこ
とを特徴とする半導体リニアイメージセンサーが提供さ
れる。
導電型式）半導体基体の表層に複数のｐ型（又はｎ型）
（第２の導電型式）半導体領域を分画形成して複数のフ
ォトダイオードをアレイ状に形成し外周に電圧印加用の
電極を形成してなる半導体リニアイメージセンサーにお
いて、 各フォトダイオード間の半導体基体上および／又は半導
体基体中に、上記電圧印加用電極一方側から低抵抗部を
櫛形状に延長形成し、各フォトダイオード間の一端から
他端にわたってほぼ全長をこの櫛形状部に対応させたこ
とを特徴とする半導体リニアイメージセンサーが提供さ
れる。
この発明の最も特徴とする点は、各フォトダイオード間
に電圧印加用電極から低抵抗部を櫛型状に延長形成しこ
れらを各フォトダイオードのほぼ全長に対応させ、各フ
ォトダイオードの各部を至近距離から直接電圧印加でき
るように構成した点にある。
に電圧印加用電極から低抵抗部を櫛型状に延長形成しこ
れらを各フォトダイオードのほぼ全長に対応させ、各フ
ォトダイオードの各部を至近距離から直接電圧印加でき
るように構成した点にある。
各低抵抗部は電圧印加用電極の一側端に短絡させている
ことを要し、かつ、少なくともフォトダイオードを構成
する半導体領域の側方に沿って凸状に形成されているこ
とを要する。この際、低抵抗部の延設させる長さは実質
的に該低抵抗部がフォトダイオードの全長に対応するよ
うに構成することが望ましいが、通常各ｐ型（又はｎ
型）の半導体領域の側面の少なくとも80%以上に対向す
るよう構成するのが好ましい。
ことを要し、かつ、少なくともフォトダイオードを構成
する半導体領域の側方に沿って凸状に形成されているこ
とを要する。この際、低抵抗部の延設させる長さは実質
的に該低抵抗部がフォトダイオードの全長に対応するよ
うに構成することが望ましいが、通常各ｐ型（又はｎ
型）の半導体領域の側面の少なくとも80%以上に対向す
るよう構成するのが好ましい。
(ホ)実施例 以下、図面によりこの発明を詳しく説明する。
第４図は、この発明の半導体リニアイメージセンサーを
例示する模式的平面図であり、第５図は、その縦断面図
である。図において、半導体リニアイメージセンサー
(1)はｎ型半導体基体(2)の表層に複数のｐ型半導体領域
(3)を分画形成して設定したアレイ状の複数のフォトダ
イオードと、ｎ型半導体基体(2)の一部を利用して各フ
ォトダイオードに対応して形成したゲート素子からなる
読み出しスイッチ部(5)と、同じくｎ型半導体基体(2)の
一部を利用して形成したプラズマカップルドデバイスか
らなるシフトレジスタ部(6)と、ｎ型半導体基体(2)の端
縁部にこれらアレイ状のフォトダイオード全体を囲うよ
うに設けられた電圧印加部（8,電極）とから基本的に構
成されてなる。そして、各フォトダイオードの間の半導
体基体中及び基体上には、電子密度を高めて構成したｎ
＋型半導体領域(42)とアルミ蒸着膜(41)とからなる低抵
抗部(4)が形成されており、これらは電圧印加部(8)の一
側縁に短絡するよう接続されて各フォトダイオード間に
介在されて櫛形状となっている。また、他の番号は前記
と同じである。
例示する模式的平面図であり、第５図は、その縦断面図
である。図において、半導体リニアイメージセンサー
(1)はｎ型半導体基体(2)の表層に複数のｐ型半導体領域
(3)を分画形成して設定したアレイ状の複数のフォトダ
イオードと、ｎ型半導体基体(2)の一部を利用して各フ
ォトダイオードに対応して形成したゲート素子からなる
読み出しスイッチ部(5)と、同じくｎ型半導体基体(2)の
一部を利用して形成したプラズマカップルドデバイスか
らなるシフトレジスタ部(6)と、ｎ型半導体基体(2)の端
縁部にこれらアレイ状のフォトダイオード全体を囲うよ
うに設けられた電圧印加部（8,電極）とから基本的に構
成されてなる。そして、各フォトダイオードの間の半導
体基体中及び基体上には、電子密度を高めて構成したｎ
＋型半導体領域(42)とアルミ蒸着膜(41)とからなる低抵
抗部(4)が形成されており、これらは電圧印加部(8)の一
側縁に短絡するよう接続されて各フォトダイオード間に
介在されて櫛形状となっている。また、他の番号は前記
と同じである。
上記低抵抗部(4)を構成するｎ＋半導体領域は、ｎ型半
導体基体(2)にさらに不純物濃度をドーピング等で上昇
させることにより容易に形成できる。
導体基体(2)にさらに不純物濃度をドーピング等で上昇
させることにより容易に形成できる。
低抵抗部(4)は、場合によっては単に導電性材料を各フ
ォトダイオード間の基体表面上に蒸着等の方法で被覆形
成した導電性膜(4′)を基体(2′)とオーミックコンタク
トし電圧印加部(8)と短絡した形態であってもよい。例
えば、第６図に示すようにｐ型半導体基体(2′)にｎ型
半導体領域(3′)を形成したフォトダイオードアレイの
場合には、必ずしもフォトダイオード間の基体(2′)内
部に低抵抗部分を形成せしめる必要はなくその表面にア
ルミ蒸着膜を格子状に形成して低抵抗部(4)としてもよ
い。通常のｎ型半導体基体(2)を用いた時には第６図の
ごとき導電性膜(4′)の形成のみではｎ型半導体基体と
の間に障壁が形成され、導電性膜と基体(2′)とのオー
ミックコンタクトが不完全となるので、前記のごとき不
純物濃度の高いｎ＋型半導体領域(42)を間に介在させる
のが好ましい。また、一部をｎ＋型半導体領域とし残部
をアルミニウム等の導電性膜で接合した不均一な低抵抗
部であってもよい。ただし半導体基体としてもともと不
純物濃度の高いｎ＋型半導体を用いた場合には第６図の
ごとき導電性膜(4′)からなる低抵抗部を形成させれば
よい。
ォトダイオード間の基体表面上に蒸着等の方法で被覆形
成した導電性膜(4′)を基体(2′)とオーミックコンタク
トし電圧印加部(8)と短絡した形態であってもよい。例
えば、第６図に示すようにｐ型半導体基体(2′)にｎ型
半導体領域(3′)を形成したフォトダイオードアレイの
場合には、必ずしもフォトダイオード間の基体(2′)内
部に低抵抗部分を形成せしめる必要はなくその表面にア
ルミ蒸着膜を格子状に形成して低抵抗部(4)としてもよ
い。通常のｎ型半導体基体(2)を用いた時には第６図の
ごとき導電性膜(4′)の形成のみではｎ型半導体基体と
の間に障壁が形成され、導電性膜と基体(2′)とのオー
ミックコンタクトが不完全となるので、前記のごとき不
純物濃度の高いｎ＋型半導体領域(42)を間に介在させる
のが好ましい。また、一部をｎ＋型半導体領域とし残部
をアルミニウム等の導電性膜で接合した不均一な低抵抗
部であってもよい。ただし半導体基体としてもともと不
純物濃度の高いｎ＋型半導体を用いた場合には第６図の
ごとき導電性膜(4′)からなる低抵抗部を形成させれば
よい。
かようなこの発明の半導体リニアイメージセンサーの同
一光量に対するビデオ出力のパターンを第１図のような
従来のフォトダイオードアレイ（低抵抗部を備えていな
い以外同様）のパターンと比較したところ、従来装置で
はアレイセンサー中の各原子間で40％近くの出力のバラ
ツキがあったが、この発明では15%程度に減少した。
一光量に対するビデオ出力のパターンを第１図のような
従来のフォトダイオードアレイ（低抵抗部を備えていな
い以外同様）のパターンと比較したところ、従来装置で
はアレイセンサー中の各原子間で40％近くの出力のバラ
ツキがあったが、この発明では15%程度に減少した。
このようにこの発明の半導体リニアイメージセンサーの
出力の均一性は従来のものに比して明らかに改善されて
いることが判る。
出力の均一性は従来のものに比して明らかに改善されて
いることが判る。
また、従来のリニアイメージセンサーとこの発明のリニ
アイメージセンサーとの暗出力特性を比較した結果を第
７図に示した。図中、Ａは第１図のごとき従来のセンサ
ーの暗出力特性を、Ｂは第４図のリニアイメージセンサ
ーの暗出力特性を示すものである。
アイメージセンサーとの暗出力特性を比較した結果を第
７図に示した。図中、Ａは第１図のごとき従来のセンサ
ーの暗出力特性を、Ｂは第４図のリニアイメージセンサ
ーの暗出力特性を示すものである。
このようにこの発明のリニアイメージセンサーは、暗出
力特性にも優れていることが判る。
力特性にも優れていることが判る。
この発明においてかような効果が発揮される理由は、各
フォトダイオード間に低抵抗部を介在させかつ該低抵抗
部と電圧印加部とを短絡させた形状としたことにより、
フォトダイオード全体に印加される電圧の均一性が改
善されるフォトダイオードからの信号を読み出すスイ
ッチ部へ印加される電圧の均一性が改善されるシフト
レジスタとしてプラズマカップルドデバイスを用いた場
合、印加電圧が各素子に均一にかかり電位が安定するた
めシフトレジスタの特性が均一になりノイズも低減され
る、等の技術効果に基づいているものと考えられる。
フォトダイオード間に低抵抗部を介在させかつ該低抵抗
部と電圧印加部とを短絡させた形状としたことにより、
フォトダイオード全体に印加される電圧の均一性が改
善されるフォトダイオードからの信号を読み出すスイ
ッチ部へ印加される電圧の均一性が改善されるシフト
レジスタとしてプラズマカップルドデバイスを用いた場
合、印加電圧が各素子に均一にかかり電位が安定するた
めシフトレジスタの特性が均一になりノイズも低減され
る、等の技術効果に基づいているものと考えられる。
(ヘ)効果 以上述べたごとく、この発明の半導体リニアイメージセ
ンサーは、フォトダイオードの特性、フォトダイオード
からの読出し部の特性及びシフトレジスタの特性がいず
れも改善されたものであり、均一な出力特性と暗出力特
性を備えており各種波長の光検知器として有用である。
ンサーは、フォトダイオードの特性、フォトダイオード
からの読出し部の特性及びシフトレジスタの特性がいず
れも改善されたものであり、均一な出力特性と暗出力特
性を備えており各種波長の光検知器として有用である。
第１図は、従来の半導体リニアイメージセンサーを例示
する模式的平面図、第２図は、フォトダイオードの回路
構成を例示する回路図、第３図は第１図の縦断面図、第
４図は、この発明の半導体リニアイメージセンサーを例
示する模式的平面図、第５図は、第４図の縦断面図、第
６図は他の実施例を示す第５図相当図、第７図は、この
発明の半導体リニアイメージセンサーの暗出力特性を比
較例と共に示すグラフである。 (1)，(1′)……半導体リニアイメージセンサー、 (2)……ｎ型半導体基体、(2′)……ｐ型半導体基体、 (3)……ｐ型半導体領域、 (3′)……ｎ型半導体領域、 (4)……低抵抗部、 (4′)……導電性膜、 (41)……アルミ蒸着膜、 (42)……ｎ＋型半導体領域、 (8)……電圧印加部。
する模式的平面図、第２図は、フォトダイオードの回路
構成を例示する回路図、第３図は第１図の縦断面図、第
４図は、この発明の半導体リニアイメージセンサーを例
示する模式的平面図、第５図は、第４図の縦断面図、第
６図は他の実施例を示す第５図相当図、第７図は、この
発明の半導体リニアイメージセンサーの暗出力特性を比
較例と共に示すグラフである。 (1)，(1′)……半導体リニアイメージセンサー、 (2)……ｎ型半導体基体、(2′)……ｐ型半導体基体、 (3)……ｐ型半導体領域、 (3′)……ｎ型半導体領域、 (4)……低抵抗部、 (4′)……導電性膜、 (41)……アルミ蒸着膜、 (42)……ｎ＋型半導体領域、 (8)……電圧印加部。
Claims (1)
- 【請求項１】第１の導電型式を有する半導体基体の表層
に複数の第２の導電型式を有する第１の領域を分画形成
して複数のフォトダイオードをアレイ状に形成し外周に
電圧印加用の電極を形成してなる半導体リニアイメージ
センサーにおいて、 各フォトダイオード間の間隔に、上記電圧印加用電極の
一方側から導電性膜を含む低抵抗部を櫛形状に延長形成
し、各フォトダイオード間の一端から他端にわたってほ
ぼ全長をこの櫛形状部に対応させたことを特徴とする半
導体リニアイメージセンサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59162003A JPH061825B2 (ja) | 1984-07-31 | 1984-07-31 | 半導体リニアイメ−ジセンサ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59162003A JPH061825B2 (ja) | 1984-07-31 | 1984-07-31 | 半導体リニアイメ−ジセンサ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6140056A JPS6140056A (ja) | 1986-02-26 |
| JPH061825B2 true JPH061825B2 (ja) | 1994-01-05 |
Family
ID=15746189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59162003A Expired - Lifetime JPH061825B2 (ja) | 1984-07-31 | 1984-07-31 | 半導体リニアイメ−ジセンサ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061825B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5271104B2 (ja) | 2009-02-13 | 2013-08-21 | 浜松ホトニクス株式会社 | リニアイメージセンサ |
| JP5091886B2 (ja) | 2009-02-13 | 2012-12-05 | 浜松ホトニクス株式会社 | イメージセンサ |
-
1984
- 1984-07-31 JP JP59162003A patent/JPH061825B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6140056A (ja) | 1986-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1516165B1 (en) | Image sensing device and method of | |
| US4724470A (en) | Image sensor device having separate photosensor and charge storage | |
| JP3200436B2 (ja) | Ｃｃｄ撮像器及びその駆動方法 | |
| US4737833A (en) | Solid-state color image pickup device with accumulated-layer structure | |
| US5321290A (en) | Thermal imaging devices | |
| US5101255A (en) | Amorphous photoelectric conversion device with avalanche | |
| US4236168A (en) | One-dimensional CCD sensor with overflow arrangement | |
| US4388532A (en) | Solid state image sensor with image sensing elements having charge coupled photocapacitors and a floating gate amplifier | |
| US4482807A (en) | Imaging devices and systems | |
| US4327291A (en) | Infrared charge injection device imaging system | |
| US5065206A (en) | Photoelectric converting device with accumulating gate region | |
| JPH0120592B2 (ja) | ||
| JP3589472B2 (ja) | 電荷転送装置および固体撮像素子 | |
| US6066883A (en) | Guarding for a CMOS photosensor chip | |
| US4952996A (en) | Static induction and punching-through photosensitive transistor devices | |
| JPH061825B2 (ja) | 半導体リニアイメ−ジセンサ− | |
| US4467201A (en) | Imaging devices and systems | |
| GB1592373A (en) | Photodetector | |
| US4859851A (en) | Thermal-radiation imaging devices and systems, and the manufacture of such imaging devices | |
| KR960006065A (ko) | 인터라인 전달 ccd 이미지 센서의 화소배열구조를 가진 고체촬상장치 | |
| AU596782B1 (en) | Imaging devices, elements and systems | |
| JPH0680811B2 (ja) | Ｃｃｄ画像感知器 | |
| US4019199A (en) | Highly sensitive charge-coupled photodetector including an electrically isolated reversed biased diffusion region for eliminating an inversion layer | |
| JPH0544968B2 (ja) | ||
| JPS6414958A (en) | Solid-state image pickup element |