JP2010178497A - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP2010178497A JP2010178497A JP2009018243A JP2009018243A JP2010178497A JP 2010178497 A JP2010178497 A JP 2010178497A JP 2009018243 A JP2009018243 A JP 2009018243A JP 2009018243 A JP2009018243 A JP 2009018243A JP 2010178497 A JP2010178497 A JP 2010178497A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- boosting
- power supply
- booster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000007599 discharging Methods 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 11
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】昇圧動作終了後にリセットトランジスタM3がノードVgをリセットする場合、電源電圧によってリセットトランジスタM3が制御され、ノードVgがリセットされるので、リセットするための新たな昇圧電圧は不必要であり、これに伴う別の昇圧回路も不必要である。よって、その分、昇圧回路の回路規模が小さくなる。
【選択図】図2
Description
図6は、従来の昇圧セルを示す図である。
[昇圧回路が昇圧動作する時の動作]
クロック端子CLKSの電圧が接地電圧から電源電圧V2になると、容量C12のカップリングにより、ノードVzの電圧が入力端子VINの入力電圧V1と電源電圧V2との合計電圧(V1+V2)になって十分に高くなり、電荷転送トランジスタM11がオンし、出力端子VOUTの出力電圧が入力端子VINの入力電圧V1になり、入力端子VINの入力電圧V1によって昇圧容量C11に電荷が蓄積する。この時、出力端子VOUTと入力端子VINとの電圧が等しいので、トランジスタM12のゲート電圧とソース電圧とが等しく、トランジスタM12のゲート・ソース間電圧が閾値電圧よりも低く、トランジスタM12はオフする。
この時、リセット端子Rの電圧が電源電圧V2よりも高い所定電圧になるよう制御されている。また、端子VCCに電源電圧V2が印加されている。つまり、トランジスタM13のゲート電圧は上記の所定電圧になり、ソース電圧は電源電圧V2になっていて、トランジスタM13のゲート・ソース間電圧が閾値電圧よりも高いので、トランジスタM13がオンする。ノードVzは、入力端子VINの入力電圧V1と電源電圧V2との合計電圧(V1+V2)から電源電圧V2とトランジスタM14の閾値電圧との合計電圧になるようディスチャージされる(例えば、特許文献1参照)。
(2)請求項2記載の発明では、前記リセットトランジスタは、ゲートに前記電源電圧が、ソースに前記昇圧電圧が印加されてオン状態となり、ドレインである前記電荷転送トランジスタのゲート電圧を前記電源電圧に戻し、前記ディスチャージ回路は、昇圧動作終了後に、前記昇圧端子の電圧を前記昇圧電圧から前記電源電圧に戻す、ことを特徴とする請求項1記載の昇圧回路を提供する。
(3)請求項3記載の発明では、前記リセットトランジスタは、ゲートとソースに前記電源電圧が印加されてオン状態となり、ドレインである前記電荷転送トランジスタのゲート電圧を前記電源電圧に戻し、前記ディスチャージ回路は、昇圧動作終了後に、前記昇圧端子の電圧を前記昇圧電圧から前記電源電圧に戻す、ことを特徴とする請求項1記載の昇圧回路を提供する。
(4)請求項4記載の発明では、前記リセットトランジスタは、ディプレッション型NMOSトランジスタであることを特徴とする請求項1、請求項2、又は請求項3記載の昇圧回路を提供する。
よって、その分、昇圧回路の回路規模が小さくなる。
まず、昇圧回路の構成について説明する。図1は、昇圧回路を示す図である。
[要素]
昇圧回路は、電源端子VCC、昇圧端子VPP、クロック端子CLK1〜CLK4及びリセット端子RSTを備える。また、昇圧回路は、昇圧セル11〜14及びディスチャージ回路22を備える。
クロック端子CLK1は、昇圧セル11及び昇圧セル13の内部クロック端子CLKに接続している。クロック端子CLK2は、昇圧セル12及び昇圧セル14の内部クロック端子CLKに接続している。
クロック端子CLK3は、昇圧セル11及び昇圧セル13の内部クロック端子CLKXに接続している。クロック端子CLK4は、昇圧セル12及び昇圧セル14の内部クロック端子CLKXに接続している。
昇圧端子VPPは、昇圧セル11〜14の内部昇圧端子VPPに接続している。
リセット端子RSTは、昇圧セル11〜14の内部リセット端子RSTに接続している。
ディスチャージ回路22は、昇圧セル14の出力端子Voと電源端子VCCとの間に設けられている。
昇圧セル11〜14は、入力電圧V1を昇圧して出力する。
ディスチャージ回路22は、例えば、昇圧端子VPPと電源端子VCCとの間にスイッチ(図示せず)を有し、昇圧動作終了後に、そのスイッチがオンするよう制御され、昇圧端子VPPと電源端子VCCとを接続することにより、昇圧端子VPPをディスチャージし、昇圧セル11〜14により順次昇圧された昇圧電圧を電源電圧V2に戻す。
[要素]
昇圧セル11は、ノードVg、入力端子Vi、出力端子Vo、第一クロック端子として機能する内部クロック端子CLK、第2クロック端子として機能する内部クロック端子CLKX、内部リセット端子RST及び内部昇圧端子VPPを備える。
また、昇圧セル11は、出力電圧昇圧容量C1、ゲート電圧昇圧容量C2、電荷転送トランジスタM1、制御トランジスタM2及びリセットトランジスタM3を備える。
電荷転送トランジスタM1は入力端子Viと出力端子Voとの間に設けられ、このトランジスタのゲートはノードVgに接続している。
制御トランジスタM2は入力端子ViとノードVgとの間に設けられ、このトランジスタのゲートは出力端子Voに接続している。
出力電圧昇圧容量C1は、出力端子Voと内部クロック端子CLKとの間に設けられている。
ゲート電圧昇圧容量C2は、内部クロック端子CLKXとノードVgとの間に設けられている。
リセットトランジスタM3は昇圧端子VPPとノードVgとの間に設けられ、このトランジスタのゲートは内部リセット端子RSTに接続している。
なお、昇圧セル12〜14の構成は、昇圧セル11の構成と同一である。
電荷転送トランジスタM1は、オン状態で入力電圧V1を出力電圧として出力する。電荷転送トランジスタM1がオフすると、出力電圧昇圧容量C1はクロック端子CLKのクロック信号を使用して出力電圧を昇圧する。
制御トランジスタM2は、電荷転送トランジスタM1をオンオフ制御する。ゲート電圧昇圧容量C2は、クロック端子CLKXのクロック信号を利用してノードVgの電圧を昇圧し、電荷転送トランジスタM1をオンさせる。
リセットトランジスタM3は、昇圧動作終了後に、ゲートに電源電圧V2が、ソースに昇圧電圧VPPがそれぞれ印加されてオン状態となり、ノードVgをリセットし、ノードVgの電圧を電源電圧V2に戻す。
ディプレッション型NMOSトランジスタは負の閾値電圧(−Vtnd)を有し、例えば、ゲート・ソース間電圧が0Vでも、このトランジスタはオンすることができる。このため、リセットトランジスタM3のゲートに電源電圧V2を印加することで、ノードVgをリセットすることが可能になる。
図3は、昇圧動作中の昇圧セルの各端子の電圧を示すタイムチャートである。
図4は、昇圧動作終了後の昇圧セルの各端子の電圧を示すタイムチャートである。
図5は、昇圧電圧を示すタイムチャートである。
昇圧回路が昇圧動作する時、内部リセット端子RSTの電圧が接地電圧になるよう制御されている。
各昇圧セルにおいて、図3に示すように、時間t1〜t2では、クロック端子CLKXの電圧が接地電圧から電源電圧V2になると、ゲート電圧昇圧容量C2のカップリングにより、ノードVgの電圧が入力端子Viの入力電圧V1と電源電圧V2との合計電圧(V1+V2)になって十分に高くなり、電荷転送トランジスタM1がオンする。電荷転送トランジスタM1のオンにより、出力端子Voの出力電圧が入力端子Viの入力電圧V1になり、入力端子Viの入力電圧V1によって出力電圧昇圧容量C1に電荷が蓄積する。
この時、出力端子Voと入力端子Viとの電圧が等しいので、制御トランジスタM2のゲート電圧とソース電圧とが等しく、制御トランジスタM2のゲート・ソース間電圧が閾値電圧よりも低く、制御トランジスタM2はオフする。
なお、この期間t1〜t2を電荷転送期間という。
この時、出力端子Voの出力電圧が十分に高くなり、制御トランジスタM2は、ゲート・ソース間電圧が閾値電圧よりも高くなってオンし、ノードVgの電圧が入力端子Viの入力電圧V1になる。これによって、ノードVgと入力端子Viとの電圧が等しいので、電荷転送トランジスタM1のゲート電圧とソース電圧とが等しく、電荷転送トランジスタM1のゲート・ソース間電圧が閾値電圧よりも低く、電荷転送トランジスタM1はオフする。
なお、この期間t2〜t3を昇圧期間という。
ここで、4段目の昇圧セルの出力端子Voに負荷(図示せず)があるので、昇圧電圧が直ちに所望の電圧にならない。よって、上記のような各昇圧セルの電荷転送期間及び昇圧期間の動作が所定回数繰り返されることにより、昇圧電圧は所望の電圧になることができる。
各昇圧セルにおいて、図4に示すように、時間t1aでは、内部リセット端子RSTの電圧が電源電圧V2になるよう制御されている。
また、クロック端子CLKの電圧は接地電圧になるよう制御され、クロック端子CLKXの電圧は電源電圧V2になるよう制御されている。
よって、ディスチャージ開始(時間t1a)から所定の第一ディスチャージ時間が経過すると、各昇圧セルの内部昇圧端子VPPの電圧は電源電圧V2になる(リセットトランジスタM3のソース電圧は電源電圧V2になる)。
すると、リセットトランジスタM3のドレインが接続されているノードVgは、入力端子Viの入力電圧V1と電源電圧V2との合計電圧(V1+V2)から電源電圧V2になるようディスチャージされ始める。よって、所定の第二ディスチャージ時間が経過すると、ノードVgの電圧は電源電圧V2になる。
よって、昇圧端子VPPが昇圧電圧から電源電圧V2にディスチャージされると、各昇圧セルの入力端子Viも入力端子Viの入力電圧V1から電源電圧V2にそれぞれディスチャージされ、各昇圧セルの出力端子Voも入力端子Viの入力電圧V1と電源電圧V2との合計電圧(V1+V2)から電源電圧V2にそれぞれディスチャージされる。
図5に示すように、時間t11以前では、図示しないイネイブル端子ENの電圧がローになり、リセット端子RSTの電圧がハイになり、昇圧回路は昇圧動作せず、昇圧端子VPPの昇圧電圧は電源電圧V2になる。時間t11では、イネイブル端子ENの電圧がハイになり、リセット端子RSTの電圧がローになり、昇圧回路は昇圧動作を開始し、昇圧電圧が高くなり始める。時間t11〜t12では、昇圧電圧が徐々に高くなる。時間t12〜t13では、昇圧端子VPPに所望の電圧が得られる。
以上説明したように本実施形態の昇圧回路によれば、リセットトランジスタM3にディプレッション型NMOSトランジスタを使用しているので、昇圧動作終了後にリセットトランジスタM3がノードVgをリセットする場合、電源電圧によってリセットトランジスタM3が制御され、ノードVgをリセットすることができる。
これによりリセットするための新たな昇圧電圧は不必要であり、これに伴う別の昇圧回路も不必要である。よって、その分、昇圧回路の回路規模が小さくなる。
従って、例えば、不揮発性半導体装置において、メモリセルトランジスタの書き込み時及び消去時に本実施形態による昇圧電圧が使用されると、メモリセルトランジスタに対するストレスがいつの昇圧時でもばらつきにくくなる。つまり、例えば、ある昇圧時でメモリセルトランジスタの書き込みが深くなって別の昇圧時で浅くなるという現象が起こりにくくなる。
なお、説明した実施形態では、昇圧セルが直列に4個設けられている場合について説明したが、昇圧セルの数は任意であり、少なくとも1つ有ればよい。
昇圧セルの数は、所望の昇圧電圧に応じて適宜選択されるものである。
これに対して図示はしないが、各昇圧セルの内部昇圧端子VPPを電源端子VCCに接続しても良い。これにより、昇圧端子VPPからの配線が少なくなり、昇圧端子VPPへの寄生容量などの負荷が少なくなる。
Vg ノード
Vi 入力端子
Vo 出力端子
CLK、CLKX 内部クロック端子
RST 内部リセット端子
VPP 内部昇圧端子
C1 出力電圧昇圧容量
C2 ゲート電圧昇圧容量
M1 電荷転送トランジスタ
M2 制御トランジスタ
M3 リセットトランジスタ
Claims (4)
- 電源電圧よりも高い昇圧電圧を昇圧端子から出力する昇圧回路において、
オン状態において、入力電圧を出力電圧として出力端子から出力する電荷転送トランジスタと、
前記出力端子と第一クロック端子との間に配設され、前記電荷転送トランジスタのオフ状態における第一クロック信号の入力により、前記出力電圧を昇圧する出力電圧昇圧容量と、
前記電荷転送トランジスタをオンオフ制御する制御トランジスタと、
第二クロック端子と前記電荷転送トランジスタのゲートとの間に配設され、第二クロック信号の入力により前記電荷転送トランジスタのゲート電圧を昇圧し、前記電荷転送トランジスタをオン状態にするゲート電圧昇圧容量と、
前記電源電圧がゲートに印加されることでオン状態となり、前記電荷転送トランジスタのゲートをリセットするリセットトランジスタと、
を有する、少なくとも1個の昇圧セルと、
昇圧動作終了後に、前記昇圧端子をディスチャージするディスチャージ回路と、
を備えることを特徴とする昇圧回路。
- 前記リセットトランジスタは、ゲートに前記電源電圧が、ソースに前記昇圧電圧が印加されてオン状態となり、ドレインである前記電荷転送トランジスタのゲート電圧を前記電源電圧に戻し、
前記ディスチャージ回路は、昇圧動作終了後に、前記昇圧端子の電圧を前記昇圧電圧から前記電源電圧に戻す、
ことを特徴とする請求項1記載の昇圧回路。
- 前記リセットトランジスタは、ゲートとソースに前記電源電圧が印加されてオン状態となり、ドレインである前記電荷転送トランジスタのゲート電圧を前記電源電圧に戻し、
前記ディスチャージ回路は、昇圧動作終了後に、前記昇圧端子の電圧を前記昇圧電圧から前記電源電圧に戻す、
ことを特徴とする請求項1記載の昇圧回路。
- 前記リセットトランジスタは、ディプレッション型NMOSトランジスタであることを特徴とする請求項1、請求項2、又は請求項3記載の昇圧回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018243A JP5317335B2 (ja) | 2009-01-29 | 2009-01-29 | 昇圧回路 |
TW99100688A TWI472136B (zh) | 2009-01-29 | 2010-01-12 | 昇壓電路 |
KR1020100007287A KR101312801B1 (ko) | 2009-01-29 | 2010-01-27 | 승압 회로 |
US12/695,464 US7961035B2 (en) | 2009-01-29 | 2010-01-28 | Boosting circuit |
CN201010115011.6A CN101820218B (zh) | 2009-01-29 | 2010-01-29 | 升压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018243A JP5317335B2 (ja) | 2009-01-29 | 2009-01-29 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010178497A true JP2010178497A (ja) | 2010-08-12 |
JP5317335B2 JP5317335B2 (ja) | 2013-10-16 |
Family
ID=42353690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009018243A Active JP5317335B2 (ja) | 2009-01-29 | 2009-01-29 | 昇圧回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7961035B2 (ja) |
JP (1) | JP5317335B2 (ja) |
KR (1) | KR101312801B1 (ja) |
CN (1) | CN101820218B (ja) |
TW (1) | TWI472136B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104767416B (zh) * | 2015-03-31 | 2019-05-07 | 青岛元盛光电科技股份有限公司 | 一种可调升压逆变电路的智能调节方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295647A (ja) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
JP2006014581A (ja) * | 2004-05-21 | 2006-01-12 | Rohm Co Ltd | 電源装置およびそれを用いた電子機器 |
JP2008092667A (ja) * | 2006-10-02 | 2008-04-17 | Seiko Instruments Inc | 昇圧回路を有する電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872927B2 (ja) * | 2000-03-22 | 2007-01-24 | 株式会社東芝 | 昇圧回路 |
JP3670642B2 (ja) | 2001-12-17 | 2005-07-13 | 松下電器産業株式会社 | 昇圧回路 |
CN1219352C (zh) * | 2001-12-17 | 2005-09-14 | 松下电器产业株式会社 | 放大电路 |
JP4170339B2 (ja) * | 2005-12-22 | 2008-10-22 | 松下電器産業株式会社 | 昇圧回路 |
-
2009
- 2009-01-29 JP JP2009018243A patent/JP5317335B2/ja active Active
-
2010
- 2010-01-12 TW TW99100688A patent/TWI472136B/zh active
- 2010-01-27 KR KR1020100007287A patent/KR101312801B1/ko active IP Right Grant
- 2010-01-28 US US12/695,464 patent/US7961035B2/en not_active Expired - Fee Related
- 2010-01-29 CN CN201010115011.6A patent/CN101820218B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295647A (ja) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
JP2006014581A (ja) * | 2004-05-21 | 2006-01-12 | Rohm Co Ltd | 電源装置およびそれを用いた電子機器 |
JP2008092667A (ja) * | 2006-10-02 | 2008-04-17 | Seiko Instruments Inc | 昇圧回路を有する電子機器 |
Also Published As
Publication number | Publication date |
---|---|
TW201042895A (en) | 2010-12-01 |
TWI472136B (zh) | 2015-02-01 |
KR101312801B1 (ko) | 2013-09-27 |
JP5317335B2 (ja) | 2013-10-16 |
KR20100088080A (ko) | 2010-08-06 |
CN101820218B (zh) | 2014-08-13 |
US7961035B2 (en) | 2011-06-14 |
CN101820218A (zh) | 2010-09-01 |
US20100188137A1 (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944571B2 (ja) | チャージポンプ回路 | |
KR101629812B1 (ko) | 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법 | |
US7679430B2 (en) | Low voltage charge pump | |
US7567118B2 (en) | Booster circuit | |
JPH09198887A (ja) | 高電圧発生回路 | |
JP2022125281A (ja) | 半導体装置 | |
KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
US6756837B2 (en) | Booster circuit | |
JP4170339B2 (ja) | 昇圧回路 | |
JP5317335B2 (ja) | 昇圧回路 | |
JP2008198985A (ja) | 昇圧回路 | |
CN110601528A (zh) | 电荷泵及存储设备 | |
JP2001043690A (ja) | 負昇圧回路及びそれを用いた不揮発性半導体記憶装置、半導体回路装置 | |
JP3670642B2 (ja) | 昇圧回路 | |
JP2009225580A (ja) | チャージポンプ回路 | |
JP5058081B2 (ja) | 昇圧回路 | |
JP2011004535A (ja) | 昇圧回路 | |
KR101040004B1 (ko) | 전하 펌프 회로 | |
CN114765415A (zh) | 电荷泵电路、非易失性存储器 | |
JP2008011649A (ja) | 半導体集積回路装置 | |
JP2007185061A (ja) | 昇圧回路 | |
JP2010110032A (ja) | チャージポンプ回路 | |
JP2005224014A (ja) | チャージポンプ回路およびパルス昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130628 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5317335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |