JP2010177377A - 実装基板、及び該実装基板のノイズ対策方法 - Google Patents
実装基板、及び該実装基板のノイズ対策方法 Download PDFInfo
- Publication number
- JP2010177377A JP2010177377A JP2009017223A JP2009017223A JP2010177377A JP 2010177377 A JP2010177377 A JP 2010177377A JP 2009017223 A JP2009017223 A JP 2009017223A JP 2009017223 A JP2009017223 A JP 2009017223A JP 2010177377 A JP2010177377 A JP 2010177377A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- land
- microcomputer
- mounting substrate
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
【課題】接続配線による実装面積の低減、及び実装基板のEMI及びEMSの変動が抑制された実装基板を提供する。
【解決手段】マイコン及び電子素子が実装された実装基板であって、マイコンと電子素子とを接続する配線パターンの途中に、ノイズ対策用の受動素子を搭載する対をなすランドが設けられている。
【選択図】図1
【解決手段】マイコン及び電子素子が実装された実装基板であって、マイコンと電子素子とを接続する配線パターンの途中に、ノイズ対策用の受動素子を搭載する対をなすランドが設けられている。
【選択図】図1
Description
本発明は、ノイズ対策用の受動素子の実装が容易な実装基板、及び該実装基板のノイズ対策方法に関するものである。
従来、例えば特許文献1に示されるように、ノイズ対策用の素子を追加する領域内に、バイパスコンデンサ(ノイズ対策用の素子)を搭載するためのコンデンサ搭載パッド(ランド)と、電源及びグランドに各々が接続された貫通ビアと、が形成された実装基板が提案されている。これにより、EMC(電磁両立性)試験後、ノイズ対策の必要に応じて、ランドにバイパスコンデンサを接合し、該バイパスコンデンサを貫通ビアに接続することができるようになっている。
ところで、特許文献1に示される実装基板のランドと配線パターンとを電気的に接続するためには、ジャンパ線などの接続配線によってランドと配線パターンとを接続しなくてはならない。これにより、接続配線の形成面積の分、実装基板の実装面積が低減する、という問題があった。
また、新たに設けられた接続配線を流れる電流によって、実装基板のEMI(電磁妨害)及びEMS(電磁感受性)が変動する虞がある。これにより、接続配線とバイパスコンデンサを設ける前に行ったEMC試験の評価を踏まえて、バイパスコンデンサを追加した場合のノイズ対策の効果を評価することができない、という問題が生じる虞がある。
そこで、本発明は上記問題点に鑑み、接続配線による実装面積の低減、及び実装基板のEMI及びEMSの変動が抑制された実装基板を提供することを目的とする。
上記した目的を達成するために、請求項1に記載の発明は、マイコン及び電子素子が実装された実装基板であって、マイコンと電子素子とを接続する配線パターンの途中に、ノイズ対策用の受動素子を搭載する対をなすランドが設けられていることを特徴する。
このように本発明によれば、配線パターンの途中に、対をなすランドが設けられている。したがって、ランドと配線パターンとが分離された構成と比べて、ランドと配線パターンとを電気的に接続する接続配線の形成面積の分、実装面積の低減が抑制される。また、接続配線を流れる電流による、実装基板のEMI(電磁妨害)及びEMS(電磁感受性)の変動が抑制される。したがって、受動素子を搭載する前に行ったEMC試験の評価を踏まえて、受動素子を追加した場合のノイズ対策の効果を評価することができる。
また、上記したように、配線パターンにランドが予め設けられている。したがって、実装基板にランドが設けられていない構成とは異なり、EMC試験後、ランド(受動素子)を設けるために、配線パターンの配置を変更しなくとも良い。ノイズ対策として、ランド間の配線パターンを除去し、ランドに受動素子を接合することで、配線パターンの配置を変更せずに、ランド間の抵抗値を変更することができる。これにより、配線パターンの配置の変更による実装基板のEMI及びEMSの変動が抑制される。したがって、受動素子を搭載する前に行ったEMC試験の評価を踏まえて、受動素子を追加した場合のノイズ対策の効果を評価することができる。
請求項2に記載のように、対をなすランドが、配線パターンに複数設けられた構成が好ましい。これによれば、ノイズ対策に応じて、配線パターンに複数の受動素子を搭載することができる。
請求項3に記載のように、対をなすランドは、配線パターンにおけるマイコン側に設けられた構成が好ましい。これによれば、配線パターンにおけるマイコン側とは反対側、すなわち電子素子側に対をなすランドが設けられ、該ランドに受動素子が搭載された構成と比べて、マイコンと受動素子との間の配線パターンの長さを短くすることができる。これにより、実装基板に搭載された電子素子や配線を流れる電流が出す電磁波、若しくは外部から実装基板に入力される電磁波によるノイズが、マイコンと受動素子との間の配線パターンにのることが抑制され、マイコンに流入しようとするノイズを低減することができる。
なお、上記した構成の場合、搭載された受動素子と電子素子との間の配線パターンの長さが長くなるので、受動素子と電子素子との間の配線パターンにノイズがのり易くなる。しかしながら、この受動素子と電子素子との間の配線パターンにのったノイズは、受動素子を介してマイコンに流入される。したがって、マイコンにノイズが流入される前に、ノイズの電圧レベルを受動素子によって低減することができる。これにより、ノイズによって、マイコンに誤作動が生じることが抑制された構成となっている。
請求項4に記載のように、受動素子としては、抵抗を採用することができる。これによれば、配線パターンに生じたノイズの電圧レベルを、抵抗の電圧降下によって、低減することができる。
請求項5に記載のように、受動素子としては、コンデンサを採用することができる。交流電流に対して、コンデンサは一種の抵抗として振舞う。したがって、交流電流が流れる配線パターンにコンデンサを搭載することで、配線パターンに生じたノイズの電圧レベルを、コンデンサの電圧降下によって、低減することができる。
なお、請求項6〜10いずれかに記載の発明の作用効果は、請求項1〜5いずれかに記載の発明の作用効果と同様なので、その記載を省略する。
以下、本発明を、特許請求の範囲に記載の電子素子をスイッチに適用し、特許請求の範囲に記載の受動素子を抵抗に適用した場合の実施形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係る実装基板の概略構成を示す回路図である。図2は、配線パターンの一部が削除された状態を示す回路図である。図3は、抵抗がランドに搭載された状態を示す部分断面図である。なお、図1及び図2においては、本発明の特徴部分を強調するために、実装基板100に実装される他の電子素子を省略している。
(第1実施形態)
図1は、第1実施形態に係る実装基板の概略構成を示す回路図である。図2は、配線パターンの一部が削除された状態を示す回路図である。図3は、抵抗がランドに搭載された状態を示す部分断面図である。なお、図1及び図2においては、本発明の特徴部分を強調するために、実装基板100に実装される他の電子素子を省略している。
図1に示すように、実装基板100には、マイコン10と、該マイコン10によって開閉制御されるスイッチ20とが実装され、それぞれが、配線パターン30を介して電気的に接続されている。
配線パターン30のマイコン10側には、ノイズ対策用の抵抗50を搭載する、対をなすランド40が設けられており、該ランド40は、第1ランド41と第2ランド42とを有する。第1ランド41及び第2ランド42それぞれは、マイコン10とスイッチ20とに電流を流す機能を果たす配線パターン30の一部と、電流を流すのに不要なダミーパターン31と、を有している。図1に示すように、ランド40は、配線パターン30と比べて、ダミーパターン31の分線幅が拡幅されており、第1ランド41と第2ランド42は、配線パターン30にて直列接続された構成となっている。
次に、実装基板100のノイズ対策方法を説明する。先ず、図2に示すように、第1ランド41と第2ランド42との間の配線パターン30をカッターなどによって除去し、マイコン10とスイッチ20とを電気的に絶縁する。以上が、特許請求の範囲に記載の除去工程に相当する。
除去工程後、図3に示すように、第1ランド41及び第2ランド42に、抵抗50に接続されたリード51を半田などによって接合し、マイコン10とスイッチ20とを抵抗50を介して電気的に接続する。以上が、特許請求の範囲に記載の接合工程に相当する。
以上の工程を経ることで、第1ランド41と第2ランド42との間の抵抗値を、第1ランド41と第2ランド42との間の配線パターン30の抵抗値から、抵抗50の抵抗値とリード51の抵抗値との和に変更することができる。これにより、配線パターン30の配置を変更することなく、第1ランド41と第2ランド42との間の抵抗値を高めることができる。
次に、本実施形態に係る実装基板100の作用効果を説明する。上記したように、配線パターン30にランド40が設けられている。したがって、本実施形態に係る実装基板100は、ランドと配線パターンとが分離された実装基板と比べて、ランドと配線パターンとを電気的に接続する、ジャンパ線などの接続配線の形成面積の分、実装面積の低減が抑制された実装基板となっている。また、接続配線を流れる電流による、実装基板100のEMI及びEMSの変動が抑制される。したがって、抵抗50を搭載する前に行ったEMC試験の評価を踏まえて、抵抗50を追加した場合のノイズ対策の効果を評価することができる。
また、上記したように、配線パターン30にランド40が設けられているので、実装基板にランドが設けられていない構成とは異なり、EMC試験後、ランド40(抵抗50)を設けるために、配線パターン30の配置を変更しなくとも良い。ノイズ対策として、第1ランド41と第2ランド42との間の配線パターン30を除去し、第1ランド41及び第2ランド42に抵抗50を接合することで、配線パターン30の配置を変更せずに、第1ランド41と第2ランド42との間の抵抗値を変更することができる。これにより、配線パターン30の変更による実装基板100のEMI(電磁妨害)及びEMS(電磁感受性)の変動が抑制される。したがって、抵抗50を搭載する前に行ったEMC試験の評価を踏まえて、抵抗50を追加した場合のノイズ対策の効果を評価することができる。
また、本実施形態では、対をなすランド40が、配線パターン30のマイコン10側に形成されている。したがって、本実施形態に係る実装基板100は、配線パターンのマイコン側とは反対側、すなわちスイッチ側に対をなすランドが設けられ、該ランドに抵抗が実装された実装基板と比べて、マイコン10と抵抗50との間の配線パターン30の長さが短くなっている。これにより、実装基板100に搭載された電子素子や配線を流れる電流が出す電磁波、若しくは外部から実装基板100に入力される電磁波によるノイズが、マイコン10と抵抗50との間の配線パターン30にのることを抑制し、マイコン10に流入しようとするノイズを低減することができる。なお、上記した構成の場合、搭載された抵抗50とスイッチ20との間の配線パターン30の長さが長くなるので、抵抗50とスイッチ20との間の配線パターン30にノイズがのり易くなる。しかしながら、この抵抗50とスイッチ20との間の配線パターン30にのったノイズの電圧レベルは、マイコン10に流入する前に、抵抗50によって低減される。したがって、マイコン10にノイズが流入される前に、ノイズの電圧レベルを抵抗50によって低減することができる。これにより、実装基板100は、ノイズによって、マイコン10に誤作動が生じることが抑制された実装基板ともなっている。
なお、本実施形態に係る実装基板100は、例えば車両の表示パネルなどに適用することができる。実装基板100が表示パネルに適用される場合、図1に示される、配線パターン30における電源とスイッチ20との間にLEDが実装され、スイッチ20の開閉によって、LEDの点灯が制御される。このような構成の場合、マイコン10は、図示しないI/O回路から入力される点灯指示信号にしたがって、スイッチ20に駆動信号を入力するか否かを決定する。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、配線パターン30におけるマイコン10側にランド40が設けられる例を示した。しかしながら、ランド40は、配線パターン30の途中に設けられていれば良く、上記例に限定されない。
本実施形態では、図1に示すように、配線パターン30に、ランド40が一組設けられた例を示した。しかしながら、配線パターン30に設けられるランド40の数は上記例に限定されず、例えば図4に示すように、配線パターン30に、二組のランド40が設けられた構成を採用することもできる。図4は、実装基板の変形例を示す回路図である。
本実施形態では、電子素子として、スイッチ20を採用した例を示した。しかしながら、電子素子としては上記例に限定されず、例えばコネクタを採用することもできる。
本実施形態では、受動素子として、抵抗50を採用した例を示した。しかしながら、配線パターン30において、交流電流が流れる部位に設けられたランド40に、受動素子としてコンデンサを搭載することも可能である。コンデンサは、交流電流に対して一種の抵抗として振舞うので、配線パターン30に生じたノイズの電圧レベルを、コンデンサの電圧降下によって低減することができる。
本実施形態では、除去工程後に接合工程を行う例を示した。しかしながら、接合工程後に除去工程を行っても良い。
10・・・マイコン
20・・・スイッチ
30・・・配線パターン
31・・・ダミーパターン
40・・・ランド
41・・・第1ランド
42・・・第2ランド
50・・・抵抗
100・・・実装基板
20・・・スイッチ
30・・・配線パターン
31・・・ダミーパターン
40・・・ランド
41・・・第1ランド
42・・・第2ランド
50・・・抵抗
100・・・実装基板
Claims (10)
- マイコン及び電子素子が実装された実装基板であって、
前記マイコンと前記電子素子とを接続する配線パターンの途中に、ノイズ対策用の受動素子を搭載する対をなすランドが設けられていることを特徴とする実装基板。 - 対をなす前記ランドは、前記配線パターンに複数設けられていることを特徴とする請求項1に記載の実装基板。
- 対をなす前記ランドは、前記配線パターンにおける前記マイコン側に設けられていることを特徴とする請求項1又は請求項2に記載の実装基板。
- 前記受動素子は抵抗であることを特徴とする請求項1〜3いずれか1項に記載の実装基板。
- 前記受動素子はコンデンサであることを特徴とする請求項1〜4いずれか1項に記載の実装基板。
- マイコン及び電子素子が実装され、前記マイコンと前記電子素子とを接続する配線パターンの途中に、ノイズ対策用の受動素子を搭載する対をなすランドが設けられた実装基板のノイズ対策方法であって、
対をなす前記ランド間の配線パターンを除去する除去工程と、
前記ランドに前記受動素子を接合する接合工程と、を備えることを特徴とする実装基板のノイズ対策方法。 - 対をなす前記ランドは、前記配線パターンに複数設けられていることを特徴とする請求項6に記載の実装基板のノイズ対策方法。
- 対をなす前記ランドは、前記配線パターンにおける前記マイコン側に設けられていることを特徴とする請求項6又は請求項7に記載の実装基板のノイズ対策方法。
- 前記受動素子は抵抗であることを特徴とする請求項6〜8いずれか1項に記載の実装基板のノイズ対策方法。
- 前記受動素子はコンデンサであることを特徴とする請求項6〜9いずれか1項に記載の実装基板のノイズ対策方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017223A JP2010177377A (ja) | 2009-01-28 | 2009-01-28 | 実装基板、及び該実装基板のノイズ対策方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017223A JP2010177377A (ja) | 2009-01-28 | 2009-01-28 | 実装基板、及び該実装基板のノイズ対策方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010177377A true JP2010177377A (ja) | 2010-08-12 |
Family
ID=42708040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009017223A Pending JP2010177377A (ja) | 2009-01-28 | 2009-01-28 | 実装基板、及び該実装基板のノイズ対策方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010177377A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003084296A1 (fr) * | 2002-03-28 | 2003-10-09 | Fujitsu Limited | Procede de correction des caracteristiques de transmission en circuit, sa structure de correction, et support de cone utilise pour la structure de correction |
JP2008098326A (ja) * | 2006-10-11 | 2008-04-24 | Funai Electric Co Ltd | プリント配線基板及び回路変更方法 |
-
2009
- 2009-01-28 JP JP2009017223A patent/JP2010177377A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003084296A1 (fr) * | 2002-03-28 | 2003-10-09 | Fujitsu Limited | Procede de correction des caracteristiques de transmission en circuit, sa structure de correction, et support de cone utilise pour la structure de correction |
JP2008098326A (ja) * | 2006-10-11 | 2008-04-24 | Funai Electric Co Ltd | プリント配線基板及び回路変更方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5196868B2 (ja) | プリント回路板 | |
US7594105B2 (en) | Multilayer print circuit board | |
JP4595823B2 (ja) | ボールグリッドアレイ | |
KR100598118B1 (ko) | 적층형 인쇄회로기판 | |
CN101932192A (zh) | 印刷电路板 | |
JP5609329B2 (ja) | プリント基板 | |
JP4405605B2 (ja) | 液晶表示装置 | |
JP5402830B2 (ja) | 多層配線基板 | |
CN102970814B (zh) | 一种印刷电路板 | |
JP2010177377A (ja) | 実装基板、及び該実装基板のノイズ対策方法 | |
WO2015177904A1 (ja) | 電動モータ用制御装置 | |
JP2005150490A (ja) | Icとプリント配線基板間のシート部品 | |
JP2007104266A (ja) | 電子回路 | |
KR100535390B1 (ko) | 다층 인쇄 회로 기판 | |
KR100969735B1 (ko) | 전원라인을 포함하는 전자장치 | |
JP5882001B2 (ja) | プリント配線板 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP2007329282A (ja) | 多層配線基板 | |
JP2008010469A (ja) | 電子装置 | |
US20230422391A1 (en) | Vehicle-mounted electronic control device | |
JP5260271B2 (ja) | チップ部品を用いた回路装置 | |
JP2009283519A (ja) | プリント配線板の接続構造 | |
JP2005203420A (ja) | 電子回路基板 | |
JP3763312B2 (ja) | 半導体回路基板及び半導体回路 | |
JP2009044029A (ja) | 複数マイコン実装回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A977 | Report on retrieval |
Effective date: 20120525 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120605 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |