JP2010165754A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2010165754A
JP2010165754A JP2009005140A JP2009005140A JP2010165754A JP 2010165754 A JP2010165754 A JP 2010165754A JP 2009005140 A JP2009005140 A JP 2009005140A JP 2009005140 A JP2009005140 A JP 2009005140A JP 2010165754 A JP2010165754 A JP 2010165754A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
film
semiconductor light
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009005140A
Other languages
English (en)
Other versions
JP5377985B2 (ja
Inventor
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009005140A priority Critical patent/JP5377985B2/ja
Priority to US12/631,956 priority patent/US8017956B2/en
Publication of JP2010165754A publication Critical patent/JP2010165754A/ja
Priority to US13/211,854 priority patent/US8399894B2/en
Application granted granted Critical
Publication of JP5377985B2 publication Critical patent/JP5377985B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】 低コストで高効率の蛍光体励起型半導体発光素子の提供。
【解決手段】 発光素子と蛍光体の間に空隙を設け、空隙の蛍光体側に励起光を通し蛍光
体発光光を反射する蛍光反射膜を設ける。
【選択図】 図１

Description

本発明は、半導体発光素子に関する。
直接遷移型半導体にｐｎ接合により少数キャリア注入を行って再結合発光を行わせる半導
体発光素子が次世代の照明光源として注目されている。半導体発光素子には、レーザ発振
を伴う半導体レーザ、レーザ発振しないものの誘導放出効果を利用して効率よく発光させ
るスーパールミネッセントダイオード、自然発光が中心の発光ダイオード等がある。
照明用半導体発光素子としては単色光発光が必要な場合もあるが、基本的には太陽光に近
い白色光が求められる。半導体白色光源としては、三原色（ＲＧＢ）素子アレイ、青色発
光素子とその基板欠陥の自己励起発光による黄色との混色による擬似白色光源、紫外発光
素子による三原色蛍光体励起光源などがある。
こういった半導体発光素子では結晶成長に用いた半導体基板を剥離する場合があり、非特
許文献１、特許文献１等が知られている。また、ウェハ上で機能素子を封じる技術として
、非特許文献２などが知られている。
白熱電球や蛍光灯に代る照明としての半導体発光素子では比較的大きな光出力が必要であ
り、このため半導体発光素子の放熱とともに、半導体発光素子を保護する封止樹脂の劣化
が問題となりやすい。特に、青色〜紫外線発光素子による蛍光体励起型の半導体発光素子
では励起素子の熱や紫外線による樹脂の劣化が起こりやすく、高出力化や長寿命化が難し
い。また、素子パッケージのコストが低減し難いといった問題があった。
特開２００４−２８４８３１
PIONEER R&D Vol.12 No.3 P.77 (2002) 2008 Electronic Components & Technology Conference p.824
本発明は、紫外線励起型半導体発光素子においても、低コストで熱劣化や紫外線劣化が起
こりにくい半導体発光素子の提供を目的としている。
本発明の一態様の半導体発光素子は、熱伝導性を有する搭載基板と、該搭載基板上に設け
られた配線電極と、該配線電極に接続されて青色〜紫外光を発する発光素子と、前記搭載
基板上で前記発光素子を包含し且つ前記発光素子と空隙を挟んで設けられた蛍光反射膜と
、前記発光素子から見て前記蛍光反射膜より外側に配置された蛍光体と、該蛍光体を覆う
保護膜とを有してなることを特徴とする半導体発光素子であり、前記蛍光反射膜に凹凸が
設けられてなること、前記蛍光反射膜の一部が前記発光素子の表面に接触してなること、
前記空隙部の圧力が大気圧より低いこと、前記発光素子の表面に、前記発光素子の発する
光に対する低反射コートが設けられている。
本発明によれば、紫外線励起型半導体発光素子においても、低コストで熱劣化や紫外線劣
化が起こりにくい半導体発光素子が提供される。
本発明の第１の実施形態にかかる半導体発光素子の概略構成断面図。 本発明の第１の実施形態にかかる半導体発光素子の概略構成上面図。 本発明の第１の実施形態にかかる蛍光反射膜の特性グラフ。 本発明の第１の実施形態にかかる蛍光反射膜の特性グラフ。 本発明の第１の実施形態にかかる蛍光反射膜の特性グラフ。 本発明の第１の実施形態にかかる蛍光反射膜の特性グラフ。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程断面図１。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程断面図２。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程断面図３。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程断面図１。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程断面図２。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程断面図。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程上面図１。 本発明の第１の実施形態にかかる半導体発光素子の概略製造工程上面図２。 本発明の第２の実施形態にかかる半導体発光素子の概略構成断面図。 本発明の第２の実施形態にかかる半導体発光素子の概略製造工程断面図１。 本発明の第２の実施形態にかかる半導体発光素子の概略製造工程断面図２。 本発明の第３の実施形態にかかる半導体発光素子の概略構成断面図。 本発明の第３の実施形態にかかる半導体発光素子の概略構成断面図。 本発明の第３の実施形態にかかる半導体発光素子の概略構成断面図。 本発明の第３の実施形態にかかる半導体発光素子の概略構成断面図。
以下、図面を参照しながら本発明実施例の説明を行っていく。ここではいくつか具体的構
成を例に用いて説明を行っていくが、これは同様な機能を持つ構成であれば同様に実施可
能であり、本発明は以下の実施例に限定されるものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態の半導体発光素子を示す断面図である。また、図２に図
１に示した実施例の上面図を示す。図１は、図２のＡ−Ａ´での断面に相当する。
図１において、１はｎ型半導体、２はｐ型半導体であり、１と２の半導体接合部（ｐｎ接
合）が発光部となり、基本的に１と２で発光ダイオード（ＬＥＤ；Light Emitting Diode
）チップが構成される（以下ＬＥＤチップと記す）。ここではＬＥＤチップの詳細構成は
割愛するが、通常、ｎ型半導体１とｐ型半導体２に比較的バンドギャップの大きな半導体
（例えばＧａＮ）を用い、ｎ型半導体１とｐ型半導体２の間に比較的バンドギャップの小
さな半導体（例えばＩｎＧａＮ）を活性層として挿入する。これにより、活性層にｐｎ接
合による注入キャリア（少数キャリア）が効果的に閉じ込められ、少数キャリア再結合に
よる発光が効果的に行われて高い発光効率が得られるようになる。以下、ＬＥＤチップは
１のｎ型半導体と２のｐ型半導体のみで代表的に表記していく。また、上記は発光ダイオ
ード（ＬＥＤ）を用いる例を示しているが、これは半導体レーザ（ＬＤ；Laser Diode）
でも構わないものである。
図１において、３はパッケージ基板、４はｎ側配線電極、５はｐ側配線電極、６はｎ側接
合金属、７はｐ側接合金属、８は発光素子の発光波長に対して低反射で蛍光体の発光波長
に対して高反射となる蛍光反射膜、９は蛍光反射膜８を補強して発光素子との間の空隙を
保持するとともに空隙を封じる補強膜、１０は発光素子の光により励起され発光素子とは
異なる波長の光を発する蛍光体、１１は蛍光体を保護する保護膜である。
ここで、パッケージ基板３はＬＥＤチップの発する熱を効果的に放熱するため、熱伝導性
の高い材料（Ｃｕ、Ａｌ、Ｓｉ、ＳｉＣ、ＡｌＮ、Ａｌ２Ｏ３など）を用いることが望ま
しい。
また、配線電極４、５を設けるため絶縁性であることが望ましいが、導電性基板の場合で
も少なくとも４、５のどちらか一方が基板と絶縁されるよう、薄い絶縁膜が基板と配線電
極の間に設けられていればよい。配線電極４、５は例えば厚さ１２ｕｍのＣｕ膜とし、表
面にＮｉメッキを５ｕｍとＡｕメッキを０．２ｕｍ設けておく。接合金属６、７は、半田
、Ａｇペースト、Ａｕバンプなどの導電性材料からなり、加熱溶融、加熱キュア、超音波
接続など、ＬＥＤチップの取付け方法により使い分けることができる。
８の蛍光反射膜は、ＬＥＤチップの発する光（波長λ０）を効果的に蛍光体１０に照射す
るとともに蛍光体１０の発する光を反射する機能を持っている。即ち、波長λ０の光は透
過し易いが、それ以外の波長の光は相対的に反射するように構成する。その結果として、
ＬＥＤチップの励起光（λ０）は蛍光反射膜を通して蛍光体に照射されるが、蛍光体の発
する光のＬＥＤチップ側に向かう成分は蛍光反射膜で反射されて外部に出力されるように
なる。即ち、蛍光体の発する所望光が内部散乱や内部吸収で消失する割合を低減し、外部
から見た発光効率が高くなるようにすることができる。
具体的には、空隙の屈折率をｎ１（〜１）、蛍光反射膜８の屈折率をｎ２、蛍光反射膜８
の厚さをｈ２、補強膜９の屈折率をｎ３とし、空隙の幅（ｈ１）と補強膜の厚さ（ｈ３）
がλ０より十分大きくなるように設定し、
１＜ｎ２＜ｎ３のときは、
ｎ２ｈ２＝λ０（１＋２ｍ）／４ （ｍ＝０，１，２，３．．．）
ｎ２＞ｎ３のときは、
ｎ２ｈ２＝λ０（１＋ｍ）／２ （ｍ＝０，１，２，３．．．）
となるようにする。それぞれ列挙すると、１＜ｎ２＜ｎ３のときはｎ２ｈ２＝λ０／４、
λ０３／４、λ０５／４．．．、ｎ２＞ｎ３のときはｎ２ｈ２＝λ０／２、λ０、λ０３
／２．．．、となるようにｈ２の厚さを設定する。
補強膜９として例えば酸化シリコン（ＳｉＯ２、ｎ３〜１．４６）、蛍光反射膜８として
例えば窒化シリコン（Ｓｉ３Ｎ４、ｎ２〜２．０２）を用いた場合の反射率の膜厚（ｈ２
）依存性を図３に示す。図３は波長（λ０）が３８０ｎｍの場合であるが、膜厚が９４ｎ
ｍ、１８８ｎｍ、２８２ｎｍの場合に反射率が最小となっている。これはｎ２を掛けてみ
ると、１９０ｎｍ、３８０ｎｍ、５７０ｎｍ、となることから分かるようにｎ２ｈ２がλ
０／２、λ０、λ０３／２となる厚さに相当している。酸化シリコンから蛍光体への光伝
播は、蛍光体を分散保持させる樹脂材料等が屈折率１．４５前後のものが多いため、問題
なく行われることが多い。
上記した反射率の低下するｈ２膜厚における反射率の波長依存性を図４〜６に示す。
図４は、ｈ２＝９４ｎｍ（ｎ２ｈ２＝λ０／２）の場合の反射率の波長依存性である。励
起光（λ０＝３８０ｎｍ）の反射率は３．５％程度で、励起光を直接ＳｉＯ２膜に照射し
た場合の反射率に相当している。ところが励起光以外の波長に関しては３．５％以上の反
射率を持ち、蛍光反射膜８を用いない場合（全波長で３．５％）より効率良く蛍光体の発
する光を外側に反射することが分かる。標準３原色と呼ばれる波長（赤：７００ｎｍ、緑
：５４６ｎｍ、青：４３６ｎｍ）に対しては、赤（Ｒ）２２％、緑（Ｇ）１７％、青（Ｂ
）７％と、それぞれ蛍光反射膜８を用いない場合の約６倍（Ｒ）、約５倍（Ｇ）、約２倍
（Ｂ）といった反射率が得られる。
図５は、ｈ２＝１８８ｎｍ（ｎ２ｈ２＝λ０）の場合の反射率の波長依存性である。励起
光（λ０＝３８０ｎｍ）の反射率は同じく３．５％程度であるが、Ｒ５％、Ｇ２１％、Ｂ
１４％と、人間が明るさを感じる緑が最も効率よく反射され、明るさが要求される用途（
例えば自転車照明や懐中電灯など）に適している。
図６は、ｈ２＝２８２ｎｍ（ｎ２ｈ２＝λ０３／２）の場合の反射率の波長依存性である
。励起光（λ０＝３８０ｎｍ）の反射率は同じく３．５％程度であるが、Ｒ２０％、Ｇ５
％、Ｂ２０％と、刺激性の高い赤が強調されるため警告用途（例えば誘導灯や警告灯など
）に適している。
また、１＜ｎ２＜ｎ３という関係になる場合、ｎ２がｎ１ｎ３の平方根（ｎ２＝√ｎ１ｎ
３）となる場合に反射率を最小化でき、例えば、補強膜９がＳｉＯ２（ｎ３〜１．４６）
で蛍光反射膜８として屈折率１．２の膜をλ０／４相当の厚さに設ければＬＥＤの発する
光をほとんど反射することなく（０．００５％）ＳｉＯ２補強膜９の中に取り込むことが
できる。この場合、λ０以外の波長での蛍光膜反射率は最大でも３．５％となるが、λ０
に比し反射率が高まる関係は同じである。
以上のようにλ０／２のような励起光が最小反射となる膜厚設定以外に設定しても蛍光反
射膜の機能は損なわれるものではない。例えば、蛍光反射膜８がＳｉ３Ｎ４、補強膜９が
ＳｉＯ２の例で、蛍光反射膜８をλ０／２より少し薄い８０ｎｍとすると、励起光反射率
は３．５％から８．１％に増加するものの、３原色反射率はＲ（７００ｎｍ）２２．２％
、Ｇ（５４６ｎｍ）２１．１％、Ｂ（４３６ｎｍ）１４．５％と、全体の反射率を平均化
することができる。尚、この場合でＬＥＤチップの発する励起波長を３２５ｎｍとすると
、λ０／２の条件が成立し、励起光の反射率を３．５％程度に低減でき、その上で３原色
反射率を上記のままとすることができる。
上記した例では蛍光反射膜８の波長依存性を示しているが、これは励起波長、使用する蛍
光体の蛍光効率の波長依存性などと組み合わせて最適化されるべきであり、上記記述はあ
くまで一例であることは述べるまでもないことである。
図１の実施例では、蛍光体を励起する光の取り出しが主にｎ型半導体層1の表面からとな
るが、一般に半導体材料は屈折率が高く、空気（または真空）との界面で大きな反射を起
こすことが多い。例えば、１のｎ型半導体が前述したＧａＮで発光波長が３８０ｎｍとい
った場合、ｎ型半導体１から出力される際に光が２０％程反射されてしまう。そこで、Ｌ
ＥＤチップを搭載した後、あるいは予めＬＥＤチップの表面に低反射コート（Anti-Refle
ction Coat、以下ＡＲコートと記す）を設けることが高効率化のために望ましい。この場
合のＡＲコートとして、屈折率１．６の酸化膜や窒化膜を５９ｎｍ設けることで１のｎ型
半導体から出力される際の反射を０．００４％以下に低減できる。また、前述したＳｉＯ
２膜を６５ｎｍ設ける事でも０．９％程度の反射に抑制可能となる。更に、光出力面とな
る半導体（図１の場合ｎ型半導体１）の表面に発光波長より小さな微細凹凸を設けて低反
射化することでも構わない。
図１の蛍光体１０としては、例えば、赤色にはＹ２Ｏ２Ｓ：Ｅｕ、ＹＶＯ４：Ｅｕなど、
緑色にはＺｎＳ：Ｃｕ，Ａｌ、（Ｂａ，Ｍｇ）Ａｌ１０Ｏ１７：Ｅｕ，Ｍｎなど、青色に
は（Ｂａ，Ｍｎ）Ａｌ１０Ｏ１７：Ｅｕ、（Ｓｒ，Ｃａ，Ｂａ，Ｍｇ）１０（ＰＯ４）６
Ｃｌ２：Ｅｕなどを用いればよい。また、蛍光体はマトリクス樹脂中に微粉末を分散させ
てペースト状にしたものをスクリーン印刷で形成し、熱処理やＵＶ硬化などの手法で硬化
させる。マトリクス樹脂は、アクリル系、ポリエステル系、シリコーン系、エポキシ系、
ポリイミド系等、さまざまな樹脂を用いることができる。１１の保護膜は蛍光体１０の発
光に対して透明な樹脂を用いればよく、例えば、アクリル樹脂、シリコーン樹脂、エポキ
シ樹脂等を用いることができる。また、後述するように１１の保護膜として、酸化膜や窒
化膜などのように樹脂以外の無機膜を用いても構わない。
図７A，図７B，および図7Cは、本発明実施例の製造工程の一例を示した概略断面構成図で
ある。図７A（ａ）は、配線電極４、５、接合金属６、７をフォトリゾグラフィー等によ
りウェハ状態の搭載基板３に形成した後、ＬＥＤチップをフリップチップ接続している状
態である。ウェハ状態のまま作成工程を進めることにより、フォトリゾグラフィーやスク
リーン印刷等の一括パターン加工が容易に行えるようになる。ＬＥＤチップのフリップチ
ップ接続は、例えば搭載基板側にＡｕ電極、ＬＥＤ側にＳｎ電極を形成しておき、両者を
位置合せして加熱溶融で共晶ＡｕＳｎ化させる方法を用いる。また、予めＡｕＳｎ共晶半
田をメッキしておいても構わないし、他の半田材料を用いても構わない。更には、Ａｇペ
ーストのように金属粉末混合樹脂を用いても構わない。
図７A（ｂ）は、ＬＥＤチップの基板１２を除去する工程である。この実施例ではＬＥＤ
チップをフリップチップ搭載しているため、ＬＥＤチップの基板側から光を取り出すこと
になり、ＬＥＤ基板の光吸収を減らすためと、後述する封止工程のためにＬＥＤチップの
厚みを必要最小限にするためのものである。ＬＥＤチップの基板除去方法は、基板１２の
研磨、エッチング、スペーサによるリフトオフなどで行えばよく、前述したＩｎＧａＮ／
ＧａＮ系材料でサファイア基板を用いている場合、特許文献１や非特許文献１等の方法を
用いることができる。また、上記した材料系でＧａＮ基板を用いている場合には特許文献
１のようなスペーサでリフトオフする方法が効果的である。ＬＥＤチップの厚みは、基板
１２を除去することで５〜１０ｕｍ程度になるのが一般的である。
この基板除去の工程の後に前述したＡＲコートを全面に行い、ＬＥＤチップ以外の部分は
フォトリゾグラフィーで取り除けば良い。ＡＲコートは、例えばプラズマＣＶＤ（Chemic
al Vapor Deposition）法を用いて２５０℃でＳｉＯ２膜を６５ｎｍ堆積させる。このと
き、ＬＥＤチップはＡｕＳｎ半田で接続されているため半田が溶融してずれるようなこと
は防止できる。
図７A（ｃ）は、空隙を形成するための犠牲層１３の形成である。犠牲層１３としては、
例えば感光性ポリイミドを用い、ＬＥＤチップ表面（ｎ型半導体層１）から３〜５ｕｍの
厚さが確保できるように、後に空隙となる部分に選択的に形成する。
図７B（ｄ）は、蛍光反射膜８の形成である。蛍光反射膜８は例えばＳｉ３Ｎ４をプラズ
マＣＶＤにより２５０℃で９４ｎｍ形成する。また、蛍光反射膜８が薄い場合、後の工程
でクラックを生じたり破損したりする場合があるため、予め補強膜９の一部を先に形成し
ておいても構わない。この場合、例えば、蛍光反射膜に続けてＳｉＯ２をプラズマＣＶＤ
により２５０℃で１ｕｍ形成する。
図７B（ｅ）は、蛍光反射膜８に犠牲層エッチングを行うための開口を設ける工程である
。開口部としては、例えば直径２ｕｍの開口を１０ｕｍピッチで格子状にフォトリゾグラ
フィーと一般的なドライエッチングにより設ける。
図７B（ｆ）は、犠牲層１３の除去工程であり、図7B（ｅ）の工程で形成した開口部より
有機膜のアッシング処理を行うことで犠牲層１３を除去する。ここではＯ２プラズマによ
る有機膜アッシングを行えばよいが、アッシング処理時間を短縮するため、導入ガスにＣ
Ｆ４を数％混合しても良い。このとき、無機膜である蛍光反射膜８や補強膜９、ＬＥＤチ
ップのＡＲコートなどは基本的に侵食されないが、ＣＦ４ガスの混合比を多くしすぎてド
ライエッチングに近い状態にならないよう注意することが望ましい。
図７C（ｇ）は、空隙を保持する蛍光反射膜８（蛍光反射膜ドーム）の補強と、開口部を
シーリングするための補強膜９の形成である。補強膜９としては、例えばＳｉＯ２をプラ
ズマＣＶＤにより２５０℃で５ｕｍ形成する。この補強膜９の形成過程において、前述の
開口部（２ｕｍφ）は開口端でのＳｉＯ２の横方向堆積が開口端の両側から延びることで
塞がってしまう。その結果、空隙は外部と遮断されるようになる。このとき、空隙部には
プラズマＣＶＤの残留ガスが残るが、基本的にはプラズマＣＶＤ工程の反応圧力（数１０
〜数１００Ｐａ）となり、減圧雰囲気となる。これは、常圧ＣＶＤを用いて大気圧にする
ことも可能であるが、ＬＥＤチップの発する熱が雰囲気ガスの対流伝導により蛍光体に伝
わることを防止するため、減圧雰囲気の方が望ましい。
補強膜９の堆積後は、電極パッドなど、絶縁膜が不要な部分をフォトリゾグラフィーとエ
ッチングにより除去すればよい。
図７C（ｈ）は、蛍光体１０と保護膜１１の形成である。蛍光体１０は、樹脂マトリクス
中に蛍光体を分散させた蛍光体ペーストをスクリーン印刷により形成し、熱処理して硬化
させる。また、樹脂マトリクスを紫外線硬化樹脂として、ＵＶ（Ultra-Violet、紫外線）
硬化させても良い。このとき、蛍光体としては、例えばＲＧＢ３色を混合するか、別々の
ペーストを重ねても良い。
次に、保護膜１１を蛍光体１０の上に覆うように形成する。保護層１１は、樹脂で形成す
る場合には蛍光体と同様にスクリーン印刷により形成しても良い。また、感光性樹脂をフ
ォトリゾグラフィーで形成しても良い。更に、保護膜として酸化膜や窒化膜を用いてもよ
く、樹脂と酸化膜や、樹脂と窒化膜といった複合膜でも良い。
図７C（ｉ）は、ウェハ加工工程の終了した半導体発光素子の分離であり、一般的半導体
加工方法であるダイシングを用いて分離すればよい。
図８Aおよび図８Bは、図７A（ａ）（ｂ）の工程を改良した例であり、ＬＥＤチップの
基板１２の剥離を搭載基板上３の上で行うのではなく、予めウェハ状態の配列のまま剥離
する方法を示している。
まず、図8A（ａ）に示すように，ＬＥＤウェハをダイシングテープ１４に貼り付け、Ｌ
ＥＤ分離部に表面からｎ型半導体１より深くまでダイシング溝を形成する。この段階では
、ＬＥＤチップに分離するのではなく、基板１２の途中までの溝形成（ハーフカット）と
する。また、ダイシングでハーフカットする代りに、フォトリゾグラフィーとエッチング
により基板１２に達する溝エッチングをしておくことでも構わない。
次に、転写テープ１５にＬＥＤ基板１２が表に露出するようにＬＥＤウェハを貼り付け
する（図８A（ｂ））。続いて、前述した特許文献１、非特許文献１の方法や、基板研磨
等を用いて基板１２の除去を一括して行う（図８A（ｃ））。そして、前述したＡＲコー
トとしてＳｉＯ２膜のプラズマＣＶＤを行う。この際、プラズマＣＶＤの熱に耐えるよう
、前述の転写テープ１５にポリイミド系テープを用いることが望ましい。
次に、ＬＥＤチップを更に別のテープ１６に転写し、ＬＥＤチップの表面を露出させる
（図８B（ｄ））。このときの転写テープ１６は熱剥離テープやＵＶ剥離テープを用いる
ことが望ましい。
最終的に、ＬＥＤチップを搭載基板ウェハ３にフリップチップ実装する（図８B（ｅ）
）。このとき、搭載基板3のＬＥＤチップ搭載部の配列ピッチをＬＥＤチップの配列ピッ
チの整数倍としておくとフリップチップ実装が効率よく行うことができる。例えば、搭載
基板３のＬＥＤ搭載部ピッチをＬＥＤチップ配列ピッチの２倍とすると、１つおきにＬＥ
Ｄの一括搭載が可能になり、後述するように、１つのＬＥＤウェハから４つの搭載基板ウ
ェハへのＬＥＤチップ一括転写が可能になる。
ＬＥＤチップを搭載基板に転写する方法として、接合金属６、７に銀ペーストのように粘
着性持つ材料を用い、ＬＥＤチップと配線電極４、５の位置を合せて転写テープ１６を搭
載基板に押付ける方法を用いることができる。このとき、図９に示すように搭載基板のＬ
ＥＤ搭載部（接合金属６、７の部分）に位置するＬＥＤチップは銀ペーストの粘着力で引
き剥がされるが、それ以外のＬＥＤチップはそのまま転写テープ１６に張付いたままとな
る。また、銀ペーストとＬＥＤチップの接触を確実にするため、図９の状態で搭載基板３
のＬＥＤ搭載部に位置するＬＥＤチップを転写テープ１６の裏側からピンまたは凸部をも
つ押さえ板で押付けるようにしても良い。また、転写対象のＬＥＤチップの剥離を確実に
するため、転写テープ１６をＵＶ剥離テープや熱剥離テープとし、ＬＥＤ搭載部の転写テ
ープに対し選択的にＵＶ照射を行ったり、ピンまたは凸部をもつ押さえ板で加熱したりし
ても構わない。
上記のように粘着性材料を用いる他に、例えば接合金属６、７を半田材料とし、図９の
状態で搭載基板３を加熱して半田を溶融し、接合金属６、７のある部分のＬＥＤチップを
選択的に半田接合してしまうことでも構わない。また、転写テープを熱剥離テープとし、
図９の状態で搭載基板を半田溶融しない程度に加熱してＬＥＤチップの選択剥離を行い、
その後、搭載基板３全体をリフロー炉に投入して一括リフローを行っても良い。
図１０Aおよび図１０Bは、搭載基板３の配列ピッチがＬＥＤチップの配列ピッチの２倍
の場合の転写の工程を示す上面図である。図１０A（ａ）は最初の搭載基板に対する転写
工程であり、隣接する４つのＬＥＤチップのうち１つのみが転写される状況を示している
。次に、別の搭載基板に対しＬＥＤチップの転写を行っていく。図１０A（ｂ）は２枚目
の搭載基板にＬＥＤチップ転写する工程、図１０B（ｃ）は３枚目の搭載基板にＬＥＤチ
ップ転写する工程、図１０B（ｄ）は４枚目の搭載基板にＬＥＤチップ転写する工程であ
る。
このように、搭載基板３の配列ピッチをＬＥＤチップの配列ピッチの２倍とすることによ
り、１つのＬＥＤウェハから４枚の搭載基板にＬＥＤチップの一括転写が可能になる。
（第２の実施形態）
図１１は、本発明実施例の第２の実施形態を示す断面構成図である。図１と同様の部分
には同じ数字を用いて示している。この実施例の特徴は、蛍光反射膜に微細な凹凸を設け
てＬＥＤチップの励起光の蛍光体への取り込み効率を高めている。
図１１の実施例を構成するための加工工程を図１２Aおよび図１２Bに示す。図１２A（ａ
）は、図７A（ｃ）の工程でフォトリゾグラフィーにより犠牲層をパターン化する際、同
時に犠牲層の表面に凹凸を形成した状態である。勿論、これは図７A（ｃ）の工程の後、
追加のフォトリゾグラフィーで行っても良い。図１２A（ｂ）は、図１２A（ａ）に続いて
蛍光反射膜３の形成と、犠牲層アッシングのための開口部形成と、犠牲層１３のアッシン
グを行った状態である。以後、補強膜９の形成（図１２B（ｃ））、蛍光体１０と保護膜
１１の形成（図１２B（ｄ））、搭載基板３の分離（図１２B（ｅ））を行えば図１１に示
すような半導体発光素子が得られる。
（第３の実施形態）
図１３は、図１で示した実施例の変形例であり、蛍光反射膜８が一部ＬＥＤチップ表面
に接する例である。この実施例は図７A（ｃ）の工程で犠牲層１３の一部にＬＥＤチップ
に達する開口を設けるように加工しておくことで実現できる。ＬＥＤチップに接する蛍光
反射膜８は、例えば犠牲層１３に設けた５ｕｍφの丸開口上に形成したものとすればよい
。これにより、ＬＥＤチップと接する蛍光反射膜が蛍光体反射膜による薄膜ドームを外圧
で潰されるのを防ぐための支柱として機能する。
この実施例は、図１４に示すように第２（図１１）の実施例にも適用することも可能で
ある。更に、薄膜ドームの支柱を設けたことにより、１１の保護膜を厚い樹脂ではなく、
図１５、図１６に示すように、薄い無機膜１７（例えばＳｉＯ２、Ｓｉ３Ｎ４など）とし
ても強度的な問題が少なくなる。保護膜を薄い無機膜１７とすることにより、樹脂の紫外
線劣化などが無くなり、高出力、長寿命の半導体発光素子とすることができる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。例えば、上述した本発
明実施形態はいくつかの具体例を示しているが、これはあくまで構成例であり、本発明の
主旨に従い個々の要素に他の手段（材料、形状、寸法など）を用いても構わないものであ
る。また、各実施形態を組み合わせて実施することも可能である。即ち、本発明はその要
旨を逸脱しない範囲で、種々変形して実施することができるものである。
１…ｎ型半導体
２…ｐ型半導体
３…搭載基板
４…ｎ側配線電極
５…ｐ側配線電極
６…ｎ側接合金属
７…ｐ側接合金属
８…蛍光反射膜
９…補強膜
１０…蛍光体
１１…保護膜
１２…発光素子基板
１３…犠牲層
１４…ダイシングテープ
１５…転写テープ
１６…転写テープ
１７…無機保護膜

Claims (5)

  1. 搭載基板と、
    前記搭載基板上に設けられた配線電極と、
    前記配線電極に接続されて青色〜紫外光を発する発光素子と、
    前記搭載基板上で前記発光素子を包含し且つ前記発光素子と空隙を挟んで設けられた蛍光
    反射膜と、
    前記発光素子から見て前記蛍光反射膜より外側に配置された蛍光体と、
    該蛍光体を覆う保護膜と
    を有する半導体発光素子。
  2. 前記蛍光反射膜の一部が前記発光素子の表面に接触してなることを特徴とする請求項１
    記載の半導体発光素子。
  3. 前記蛍光反射膜に凹凸が設けられてなることを特徴とする請求項１または２に記載の半導
    体発光素子。
  4. 前記空隙部の圧力が大気圧より低いことを特徴とする請求項１〜３の何れかに記載の半導
    体発光素子。
  5. 前記発光素子の表面に、前記発光素子の発する光に対する低反射コートが設けられている
    ことを特徴とする請求項１〜４の何れかに記載の半導体発光素子。
JP2009005140A 2009-01-13 2009-01-13 半導体発光素子 Expired - Fee Related JP5377985B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009005140A JP5377985B2 (ja) 2009-01-13 2009-01-13 半導体発光素子
US12/631,956 US8017956B2 (en) 2009-01-13 2009-12-07 Semiconductor light emitting device
US13/211,854 US8399894B2 (en) 2009-01-13 2011-08-17 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009005140A JP5377985B2 (ja) 2009-01-13 2009-01-13 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2010165754A true JP2010165754A (ja) 2010-07-29
JP5377985B2 JP5377985B2 (ja) 2013-12-25

Family

ID=42318421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005140A Expired - Fee Related JP5377985B2 (ja) 2009-01-13 2009-01-13 半導体発光素子

Country Status (2)

Country Link
US (2) US8017956B2 (ja)
JP (1) JP5377985B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195345A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体発光装置
JP2015057826A (ja) * 2013-09-16 2015-03-26 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2015188056A (ja) * 2014-03-26 2015-10-29 賀喜能源股▲ふん▼有限公司 ケイ素基板を有する発光ダイオードと発光ダイオード灯具
JP2017532786A (ja) * 2014-11-05 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
JP2018506166A (ja) * 2015-08-18 2018-03-01 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
JP2018515942A (ja) * 2015-10-20 2018-06-14 ゴルテック インコーポレイテッド マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
US10062814B2 (en) 2015-11-04 2018-08-28 Toyoda Gosei Co., Ltd. Method of manufacturing light emitting device with multiple light emitting elements which are simultaneously connected to mounting board in flip chip manner
JP2019140400A (ja) * 2019-04-08 2019-08-22 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
JP2023002528A (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体が実装された回路基板の製造方法
US11985452B2 (en) 2018-08-28 2024-05-14 Panasonic Intellectual Property Management Co., Ltd. Color conversion element

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
TWI417969B (zh) * 2010-07-21 2013-12-01 Lextar Electronics Corp 晶片轉移方法及晶片轉移設備
JP5652373B2 (ja) * 2011-03-24 2015-01-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN103311380A (zh) * 2012-03-08 2013-09-18 展晶科技(深圳)有限公司 半导体封装制程及其封装结构
JP2013232479A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
JP2013232503A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置
CN103811593B (zh) 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
US9054235B2 (en) 2013-01-22 2015-06-09 Micron Technology, Inc. Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices
US10099800B2 (en) * 2015-05-08 2018-10-16 The Boeing Company Structurally embedded lighting for display panels and method of making the same
GB2544335A (en) * 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element
CN106972093B (zh) * 2016-01-13 2019-01-08 光宝光电(常州)有限公司 发光二极管封装结构
US10686158B2 (en) * 2017-03-31 2020-06-16 Innolux Corporation Display device
CN110176529B (zh) * 2018-02-20 2022-03-08 晶元光电股份有限公司 发光元件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110146A (ja) * 2001-07-26 2003-04-11 Matsushita Electric Works Ltd 発光装置
JP2004284831A (ja) * 2003-03-19 2004-10-14 Tohoku Techno Arch Co Ltd ＧａＮ基板作製方法
JP2006061685A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 光源装置および該光源装置を備える内視鏡
JP2006179520A (ja) * 2004-12-20 2006-07-06 Nichia Chem Ind Ltd 半導体装置
JP2007049019A (ja) * 2005-08-11 2007-02-22 Koha Co Ltd 発光装置
JP2008071806A (ja) * 2006-09-12 2008-03-27 C I Kasei Co Ltd 発光装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676074B2 (ja) * 1997-03-14 2005-07-27 Ｔｄｋ株式会社 ホットメルト材およびラミネート体とその製造方法
EP0994373A1 (en) * 1998-09-18 2000-04-19 Ngk Insulators, Ltd. Display device comprising actuators
JP3918371B2 (ja) * 1999-07-19 2007-05-23 富士ゼロックス株式会社 カラーフィルタ、表示素子、表示方法、および表示装置
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
AU2003288999A1 (en) * 2002-12-19 2004-07-14 Semiconductor Energy Laboratory Co., Ltd. Display unit and method of fabricating display unit
JP3723177B2 (ja) 2002-12-24 2005-12-07 株式会社東芝 光素子アレイの製造方法
JP4016144B2 (ja) * 2003-09-19 2007-12-05 ソニー株式会社 有機発光素子およびその製造方法ならびに表示装置
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4165478B2 (ja) * 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US7733441B2 (en) * 2004-06-03 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Organic electroluminescent lighting system provided with an insulating layer containing fluorescent material
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP4702009B2 (ja) * 2005-11-22 2011-06-15 セイコーエプソン株式会社 発光装置および電子機器
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
WO2008069219A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Antireflective film and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110146A (ja) * 2001-07-26 2003-04-11 Matsushita Electric Works Ltd 発光装置
JP2004284831A (ja) * 2003-03-19 2004-10-14 Tohoku Techno Arch Co Ltd ＧａＮ基板作製方法
JP2006061685A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 光源装置および該光源装置を備える内視鏡
JP2006179520A (ja) * 2004-12-20 2006-07-06 Nichia Chem Ind Ltd 半導体装置
JP2007049019A (ja) * 2005-08-11 2007-02-22 Koha Co Ltd 発光装置
JP2008071806A (ja) * 2006-09-12 2008-03-27 C I Kasei Co Ltd 発光装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941124B2 (en) 2011-03-15 2015-01-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2012195345A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体発光装置
JP2015057826A (ja) * 2013-09-16 2015-03-26 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2015188056A (ja) * 2014-03-26 2015-10-29 賀喜能源股▲ふん▼有限公司 ケイ素基板を有する発光ダイオードと発光ダイオード灯具
US10256380B2 (en) 2014-11-05 2019-04-09 Osram Opto Seiconductors Gmbh Method of producing an optoelectronic component, and optoelectronic component
JP2017532786A (ja) * 2014-11-05 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
JP2018506166A (ja) * 2015-08-18 2018-03-01 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
JP2018515942A (ja) * 2015-10-20 2018-06-14 ゴルテック インコーポレイテッド マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
US10062814B2 (en) 2015-11-04 2018-08-28 Toyoda Gosei Co., Ltd. Method of manufacturing light emitting device with multiple light emitting elements which are simultaneously connected to mounting board in flip chip manner
US11985452B2 (en) 2018-08-28 2024-05-14 Panasonic Intellectual Property Management Co., Ltd. Color conversion element
JP2019140400A (ja) * 2019-04-08 2019-08-22 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
JP2023002528A (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体が実装された回路基板の製造方法
JP7359272B2 (ja) 2019-08-27 2023-10-11 信越化学工業株式会社 微小構造体が実装された回路基板の製造方法

Also Published As

Publication number Publication date
US8399894B2 (en) 2013-03-19
US20110297991A1 (en) 2011-12-08
JP5377985B2 (ja) 2013-12-25
US20100176410A1 (en) 2010-07-15
US8017956B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
JP5377985B2 (ja) 半導体発光素子
US10790417B2 (en) Wavelength converted semiconductor light emitting device
US10991861B2 (en) Low optical loss flip chip solid state lighting device
TWI550910B (zh) Semiconductor light emitting device
US20150303355A1 (en) Semiconductor light emitting device and method for manufacturing same
TWI420688B (zh) 用以移除一半導體發光裝置之成長基板的方法
TWI633679B (zh) 豎立式透明無鏡發光二極體
JP6045999B2 (ja) 半導体発光装置及びその製造方法
JP6038443B2 (ja) 半導体発光装置および半導体発光装置の製造方法
TWI543399B (zh) 半導體發光裝置
JP6419077B2 (ja) 波長変換発光デバイス
US8174027B2 (en) Semiconductor light emitting device and method for manufacturing same
JP2008160046A (ja) 発光素子パッケージ及びその製造方法
JP2011187735A (ja) 半導体発光装置および半導体発光装置の製造方法
CN110034222B (zh) 发光装置、发光装置的制造方法以及投影仪
JP2010056277A (ja) 発光装置およびその製造方法
JP2016171164A (ja) 半導体発光装置
JP2014160736A (ja) 半導体発光装置及び発光装置
JP6185415B2 (ja) 半導体発光装置
TW201429007A (zh) 具有濾光器及保護層之發光裝置
JP2015088524A (ja) 半導体発光装置
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP2010251481A (ja) 発光装置
WO2013021518A1 (ja) 発光装置
JP2010147444A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130925

LAPS Cancellation because of no payment of annual fees