JP2010147093A - 受光回路 - Google Patents

受光回路 Download PDF

Info

Publication number
JP2010147093A
JP2010147093A JP2008319987A JP2008319987A JP2010147093A JP 2010147093 A JP2010147093 A JP 2010147093A JP 2008319987 A JP2008319987 A JP 2008319987A JP 2008319987 A JP2008319987 A JP 2008319987A JP 2010147093 A JP2010147093 A JP 2010147093A
Authority
JP
Japan
Prior art keywords
amplifier
output
light receiving
terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008319987A
Other languages
English (en)
Other versions
JP5209459B2 (ja
Inventor
Setsuya Oku
節哉 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008319987A priority Critical patent/JP5209459B2/ja
Priority to US12/591,930 priority patent/US8258452B2/en
Publication of JP2010147093A publication Critical patent/JP2010147093A/ja
Application granted granted Critical
Publication of JP5209459B2 publication Critical patent/JP5209459B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】従来の受光回路は、入力のノイズ成分により誤動作を起こす可能性があった。
【解決手段】本発明は、入力光信号に応じて光電流を出力するフォトダイオードと、反転増幅器の入出力間に帰還抵抗を接続し、フォトダイオードのカソードと入力が接続された第1の増幅器と、第1の増幅器と同様な構成を有し、フォトダイオードのアノードと入力が接続された第2の増幅器と、第1の増幅器の出力と第2の増幅器の入力との間に接続される容量素子と、を有する受光回路であって、光電流の電流値に応じて第2の増幅器の入力にバイアス電流を出力して、バイアス電流により第2の増幅器の出力に応じた当該受光回路の出力電圧信を制御し、当該受光回路の感度を調整するバイアス電流制御回路を有し、バイアス電流制御回路は、第2の増幅器の出力に応じて感度を変化させることを特徴とする受光回路である。
【選択図】図1

Description

本発明は、受光回路に関する。
現在、フォトカプラが広く用いられている。フォトカプラは、産業用・民生用の高電圧動作する駆動部を持つ機器において、高電圧の駆動部と低電圧の制御部との電気的な絶縁を確保するために用いられている。フォトカプラは、電気的な入力信号を、光のオンもしくはオフにより出力側に伝達し、再び電気的な信号として出力する。
汎用フォトカプラは、低価格化、高信頼性が要求される。このようなフォトカプラの受光回路として利用できる回路構成として特許文献1の技術が開示されている。図5に特許文献1に記載される受光回路1の回路図を示す。図5に示すように、受光回路1は、フォトダイオードPD1と、容量素子C1と、NPNトランジスタTr11、Tr12、Tr21、Tr22と、抵抗素子R11〜R13、R21〜R23とを有する。
更に、図6の受光回路1の構成を利用した集積回路(以下、受光回路2と称す)を示す。図6に示すように、受光回路2は、フォトダイオードPD1と、NPNトランジスタTr11、Tr12、Tr21、Tr22、Tr31、Tr32、Tr41、Tr42、Tr51と、抵抗素子R11〜R13、R21〜R23、R31〜R33、R41〜R43、R51〜R53とを有する。なお、図6において、図5と同じ符号を付したものは同じ構成である。NPNトランジスタTr11、Tr12と抵抗素子R11〜R13は、増幅器AMP11を構成する。NPNトランジスタTr21、Tr22と抵抗素子R21〜R23は、増幅器AMP21を構成する。NPNトランジスタTr31、Tr32と抵抗素子R31〜R33は、増幅器AMP31を構成する。NPNトランジスタTr41、Tr42と抵抗素子R41〜R43は、増幅器AMP41を構成する。
図7は、図6の受光回路2を用いたフォトカプラ10のブロック図である。フォトカプラ10は、受光回路2と、入力端子IN11、IN12と、発行素子LED1とを有する。発光素子LED1は、発光ダイオード等で構成される。なお、図7において、図6と同じ符号を付したものは同じ構成である。
増幅器AMP11は、増幅器AMP21の入力信号の波形を整形し、受光回路2の信号出力の遅延を改善するためのトランスインピーダンス増幅器(電流電圧変換増幅器)である。増幅器AMP11の出力信号は、容量素子C1を経て増幅器AMP21に入力される。増幅器AMP21は、トランスインピーダンス増幅器である。フォトダイオードPD1で発生した光電流Ipdを電圧信号に変換する。なお、図6からもわかるように、増幅器AMP11、AMP21は全く同じ回路構成となっている。また、増幅器AMP11、AMP21は、フォトダイオードPD1をそれぞれの入力端子に接続している。このことから、電源電圧VDDの供給電圧が揺れた場合であっても、その揺れに対して増幅器AMP11、AMP21の各部が同じように動作するため、電源ノイズに強いという特徴を有する。
増幅器AMP31は、光電流Ipdが所定の電流値以下もしくは以上になった場合に、増幅器AMP21の出力レベルの位相を反転させるため、増幅器AMP21の入力トランジスタにバイアス電流を供給する。この機能により、光電流Ipdが所定の電流値となった場合に、後述の出力電圧信号Voutの位相も高速に反転させることができる。このように、増幅器AMP31は、フォトカプラ10の感度を調整するために必要な増幅器である。また、電源ノイズに対して強くするため、増幅器AMP11、AMP21と同じ回路構成としている。増幅器AMP31から出力される電流I31は、抵抗素子R53に流れる。また、電流I21は、増幅器AMP21の入力トランジスタであるNPNトランジスタTr21のベース電流である。ここで、電流I21は、光電流Ipdと電流I31とを合計した電流である。電流I31を増幅器AMP31から流すことで、光電流Ipdだけの場合より、受光回路2の感度を上げることができる。また、抵抗素子R52の抵抗値を調整することで、その感度の設定を変更できる。
増幅器AMP41は、増幅器AMP21から出力された信号を増幅して出力する。そして、その出力信号により出力トランジスタであるNPNトランジスタTr51を駆動する。なお、NPNトランジスタTr51は、オープンコレクタ接続されている。
以下に、このフォトカプラ10の動作について図8(a)〜(g)を用いて説明する。但し、出力端子OUTには、5Vのバイアス電圧が印加されているものとする。図8(a)、図8(b)は電流波形を示し、図8(c)〜(g)は、電圧波形を示す。
まず、図8(a)に示すような入力電流信号Iinが入力端子IN11、IN12に入力される。この入力電流信号Iinに応じて、発光素子LED1が発光する。受光素子PD1は、この発光素子LED1からの光信号を受光する。そして、その受光信号に応じて、光電流Ipdを出力する。
増幅器AMP21は、この光電流IpdによりノードBに生成される図8(c)に示すような電圧信号を入力する。また、増幅器AMP21の入力トランジスタ(NPNトランジスタTr21)のベースには、後述する図8(b)に示す波形の電流が入力される。
増幅器AMP11は、フォトダイオードPD1の寄生ダイオードにより生成される光電流を図8(d)で示すような電圧信号に変換し、ノードAに出力する。この電圧信号は、容量素子C1を介してノードBに伝達される。このことにより、増幅器AMP21の入力トランジスタのベースに注入される電流は図8(b)に示すような波形となる。このように、増幅器AMP11の出力波形を、容量素子C1を介してノードBに伝達することで、増幅器AMP21に入力される電流信号が波形整形される。そして、増幅器AMP21がノードCに出力する図8(e)の信号の立ち上がり、立ち下がり時間が短縮される。これは、フォトカプラ10の伝達遅延時間を改善する効果がある。
増幅器AMP41は、増幅器AMP21がノードCに出力した信号を入力する。よって、増幅器AMP41は、増幅器AMP21の出力信号を増幅し、図8(f)に示すような波形の信号をノードDに出力する。
NPNトランジスタTr51は、増幅器AMP41がノードDに出力した電圧信号により駆動される。NPNトランジスタTr51がオン状態のとき、出力端子OUTの電圧Voutはロウレベル、オフ状態のとき、電圧Voutはハイレベルレベルとなる。よって、出力電圧Voutは、図8(g)に示すような波形の電圧信号となる。
低価格化、高信頼性が要求される汎用フォトカプラにおいて、フォトカプラ10は、回路の素子数が少なく、電源ノイズに強く、高速動作が可能であるという大きな利点がある。
このような、フォトカプラ10の受光回路2の入力信号にあたる光電流Ipdと、出力電圧信号Voutとの関係を図9に示す。図9に示すように、光電流Ipdが徐々に増加して所定の値Pに達すると出力電圧信号Voutが立ち下がる。逆に、光電流Ipdが徐々に減少して所定の値Pに達すると出力電圧信号Voutが立ち上がる。以下、光電流Ipdの電流値がPの点を感度点と称す。このように、受光回路2は、出力電圧信号Voutの立ち上がり、立ち下がりは、入力信号である光電流Ipdの電流値が感度点となった時点で発生する。つまり、入出力信号に関してヒステリシス特性を有していない。
特開2004−328061号公報
ここで、製品化される実際のフォトダイオードPD1が生成する光電流Ipdはノイズ成分を含んでいる。このように、ノイズ成分を含んだ場合の光電流Ipdを入力電流信号とした、出力信号Voutの関係を図10に示す。図10に示すように、光電流Ipdがノイズを含んでいる場合に、感度点である電流値P付近に達すると、そのノイズ成分により出力信号Voutにも図10のX、Y部に示すようにノイズが引き起こされる。これは、ノイズ成分である光電流Ipdの微小電流変化に追従した出力電圧信号Voutを、受光回路2が出力するからである。このように、光電流Ipdのノイズによって、受光回路2が誤動作をおこす問題がある。
なお、この問題に対応するためには、一般的に入力信号にヒステリシスを付与することが考えられる。しかし、ヒステリシスを付与する回路は、差動増幅回路等で実現されることが多く、回路規模が増大してしまう問題がある。
本発明は、入力光信号に応じて光電流を出力するフォトダイオードと、反転増幅器の入出力間に帰還抵抗を接続し、前記フォトダイオードのカソードと入力が接続された第1の増幅器と、前記第1の増幅器と同様な構成を有し、前記フォトダイオードのアノードと入力が接続された第2の増幅器と、前記第1の増幅器の出力と前記第2の増幅器の入力との間に接続される容量素子と、を有する受光回路であって、前記光電流の電流値に応じて前記第2の増幅器の入力にバイアス電流を出力して、前記バイアス電流により前記第2の増幅器の出力に応じた当該受光回路の出力電圧信を制御し、当該受光回路の感度を調整するバイアス電流制御回路を有し、前記バイアス電流制御回路は、前記第2の増幅器の出力に応じて前記感度を変化させることを特徴とする受光回路である。
本発明の受光回路は、バイアス電流制御回路が、第2の増幅器の出力に応じて当該受光回路の感度を変化させることができる。一方、第2の増幅器は、光電流信号に応じて自身の出力信号の位相を変化させる。このため、当該受光回路は、光電流信号の立ち上がり、立ち下がりで異なる感度を持たせるヒステリシス特性を備えることができる。よって、光電流信号がノイズ成分である微小な電流変化を有していても出力信号特性にそのノイズの影響を与えない。
本発明の受光回路は、回路規模の増大を抑制しつつ、誤動作の発生を防止する。
発明の実施の形態
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明をフォトカプラの受光回路に適用したものである。図1に本実施の形態にかかる受光回路100の構成の一例を示す。
図1に示すように、受光回路100は、増幅器AMP111、AMP121、AMP131、AMP141と、フォトダイオードPD101と、容量素子C101と、NPNトランジスタTr151と、抵抗素子R151〜R153とを有する。
増幅器AMP111は、NPNトランジスタTr111、Tr112と、抵抗素子R111〜R113とを有する。NPNトランジスタTr111は、コレクタがノードA3、エミッタが接地電圧端子VSS、ベースがノードA1に接続される。NPNトランジスタTr112は、コレクタが電源電圧端子VDD、エミッタがノードA2、ベースがノードA3に接続される。抵抗素子R111は、一方の端子が電源電圧端子VDD、他方の端子がノードA3に接続される。抵抗素子R112は、一方の端子がノードA2、他方の端子が接地電圧端子VSSに接続される。抵抗素子R113は、一方の端子がノードA2、他方の端子がノードA2に接続される。ノードA1は増幅器AMP111の入力端子、ノードA2は出力端子となる。なお、便宜上、符号「VDD」「VSS」は、それぞれ端子名を示すと同時に、それぞれ電源電圧、接地電圧を示すものとする。
増幅器AMP121は、NPNトランジスタTr121、Tr122と、抵抗素子R121〜R123とを有する。NPNトランジスタTr121は、コレクタがノードB3、エミッタが接地電圧端子VSS、ベースがノードB1に接続される。NPNトランジスタTr122は、コレクタが電源電圧端子VDD、エミッタがノードB2、ベースがノードB3に接続される。抵抗素子R121は、一方の端子が電源電圧端子VDD、他方の端子がノードB3に接続される。抵抗素子R122は、一方の端子がノードB2、他方の端子が接地電圧端子VSSに接続される。抵抗素子R123は、一方の端子がノードB1、他方の端子がノードB2に接続される。ノードB1は増幅器AMP121の入力端子、ノードB2は出力端子となる。
増幅器AMP131は、NPNトランジスタTr131、Tr132と、抵抗素子R131〜R133とを有する。NPNトランジスタTr131は、コレクタがノードD3、エミッタが接地電圧端子VSS、ベースがノードD1に接続される。NPNトランジスタTr132は、コレクタが電源電圧端子VDD、エミッタがノードD2、ベースがノードD3に接続される。抵抗素子R131は、一方の端子が電源電圧端子VDD、他方の端子がノードD3に接続される。抵抗素子R132は、一方の端子がノードD2、他方の端子が接地電圧端子VSSに接続される。抵抗素子R133は、一方の端子がノードD1、他方の端子がノードD2に接続される。ノードD1は増幅器AMP121の入力端子、ノードD2は出力端子となる。
増幅器AMP141は、NPNトランジスタTr141、Tr142と、抵抗素子R141〜R143とを有する。NPNトランジスタTr141は、コレクタがノードE3、エミッタが接地電圧端子VSS、ベースがノードE1に接続される。NPNトランジスタTr142は、コレクタが電源電圧端子VDD、エミッタがノードE2、ベースがノードE3に接続される。抵抗素子R141は、一方の端子が電源電圧端子VDD、他方の端子がノードE3に接続される。抵抗素子R142は、一方の端子がノードE2、他方の端子が接地電圧端子VSSに接続される。抵抗素子R143は、一方の端子がノードE1、他方の端子がノードE2に接続される。ノードE1は増幅器AMP121の入力端子、ノードE2は出力端子となる。
抵抗素子R151は、一方の端子がノードE2、他方の端子がNPNトランジスタTr151のベースに接続される。抵抗素子R152は、一方の端子がノードB2、他方の端子がノードE1に接続される。抵抗素子R153は、一方の端子がノードD2、他方の端子がノードB1に接続される。容量素子C101は、一方の端子がノードA2、他方の端子がノードB1に接続される。NPNトランジスタTr151は、コレクタが出力端子OUT、エミッタが接地電圧端子VSS、ベースが抵抗素子R151の他方と接続される。フォトダイオードPD101は、アノードがノードB1、カソードがノードA1に接続される。
この図1の受光回路100を用いたフォトカプラ101のブロック構成を図2に示す。但し、出力トランジスタであるNPNトランジスタTr151は、オープンコレクタ接続されているものとする。このため、出力端子OUTには、プルアップ抵抗RLが接続される。このプルアップ抵抗RLは、一方の端子が電源電圧端子VDD(例えば、5V供給)、他方の端子が出力端子OUTに接続される。フォトカプラ101は、受光回路100と、入力端子IN101、IN102と、発行素子LED101とを有する。発光素子LED101は、発光ダイオードで構成され、アノードが入力端子IN101、カソードが入力端子IN102に接続される。発光素子LED101とフォトダイオードPD101は、同一パッケージ状に封入されており、発光素子LED101の発光した光をフォトダイオードPD101が受光する。フォトダイオードPD101はこの受光信号に応じて光電流Ipdを出力する。よって、受光回路100にとって、光電流Ipdが入力電流信号となる。
なお、図2において、図1と同じ符号を付したものは同じ構成である。また、増幅器AMP111〜AMP141は、それぞれ図6の増幅器AMP11〜AMP41と同様な回路構成となっており、基本的な動作も同様である。つまり、増幅器AMP111、AMP121は、増幅器AMP11、AMP21と同様の機能を有する電流電圧変換増幅器である。増幅器AMP131は、フォトカプラ101の感度を調整するために光電流Ipdに応じて、増幅器AMP121の入力トランジスタにバイアス電流を供給するバイアス電流制御回路である。増幅器AMP131は、増幅器AMP121から出力された信号を増幅して出力する。
更に、フォトダイオードPD101、NPNトランジスタTr151、容量素子C101、抵抗素子R151〜153は、それぞれ図6のフォトダイオードPD1、NPNトランジスタTr51、容量素子C1、抵抗素子R51〜53に相当し、基本的な動作も同様である。よって、各部の基本的な動作は、図6、図7の回路動作と同様であり説明は省略する。本実施の形態の受光回路100は、図6の受光回路2に抵抗素子R154を新たに負荷した構成となっている。
以下、上述した受光回路100の動作について図3を用いて説明する。図3は、フォトカプラ101の受光回路100の入力信号にあたる光電流Ipdと、出力電圧信号Voutとの関係を示しめしている。
まず、入力端子IN101、IN102に入力電流信号Iinが入力されない、つまり入力電流信号Iinがロウレベルである場合を考える。このとき、フォトダイオードPD101に光信号が入らない状態となり、光電流Ipdが「0」、つまりIpdがロウレベルとなる。
ここで、増幅器AMP111〜AMP141は、反転増幅器である。入力信号である光電流Ipdがロウレベルであるため、増幅器AMP121の出力はハイレベルとなる。つまり、増幅器AMP121の入力トランジスタであるNPNトランジスタTr121をオフするため、ノードB1がロウレベルとなっている。
増幅器AMP121からのハイレベル出力により、増幅器AMP141の出力はロウレベルとなる。つまり、NPNトランジスタTr141がオン状態となり、ノードE3の電圧は低い電圧値となる。よって、抵抗素子R154を流れる電流の電流値は低い値となる。また、増幅器AMP131は、ロウレベル出力となっており、抵抗素子R153を介してノードB1に供給される電流の電流値も低い値となっている。ここで、増幅器AMP131は、図6の増幅器AMP31と同様の機能を有している。つまり、増幅器AMP131は、受光回路100の感度を調整する機能を有する。上述のように、受光回路100では、ノードE3とノードD3が抵抗素子R154を介して接続されているため、ノードE3の電位に応じて、受光回路100の感度を調整する。入力信号である光電流Ipdがロウレベルで、ノードE3の電位が低い場合は、ノードD3に供給される電流が少ないため、受光回路100の感度は低いレベルを維持する。この感度を図3に感度点Qとして示す。
次に、入力端子IN101、IN102に入力電流信号Iinが入力され、入力電流信号Iinがハイレベルに立ち上がる場合を考える。このとき、フォトダイオードPD101に光信号が入り、光電流Ipdの電流値が増加する、つまりIpdがハイレベルに立ち上がる(図3の時刻t0〜t2)。
上述したように受光回路100の感度は、図3の感度点Qとなっている。入力電流信号Ipdが徐々に増加し、時刻t1に感度点Qより大きくなると、出力電圧信号Voutが反転しロウレベル、つまりノードE2の電位レベルがハイレベルとなる。このとき、NPNトランジスタTr141がオフ状態となり、ノードE3の電圧が上昇する。ここで、ノードE3とノードD3が抵抗素子R154を介して接続されているため、ノードE3の電圧に応じて、増幅器AMP131がノードB1へ供給する電流I131が増加する。結果的に、受光回路100の感度も上昇する。この感度を図3に感度点Sとして示す。
このように、出力電圧信号Voutの位相が反転すると、感度が低い状態(感度点Q)から感度の高い状態(感度点S)に遷移する。この遷移は出力電圧信号Voutの位相の反転後、つまり時刻t1以後となるため、出力電圧信号Voutの電位レベルは、この遷移による影響は受けず安定化する。
次に、入力端子IN101、IN102に入力電流信号Iinが再び入力されなくなり、入力電流信号Iinがロウレベルに立ち下がる場合を考える。このとき、フォトダイオードPD101に光信号が入らなくなり、光電流Ipdの電流値が減少する、つまりIpdがロウレベルに立ち下がる(図3の時刻t3〜t5)。
上述したように受光回路100の感度は、図3の感度点Sとなっている。入力電流信号Ipdが徐々に減少し、時刻t4に感度点Sより小さくなると、出力電圧信号Voutが反転しハイレベル、つまりノードE2の電位レベルがロウレベルとなる。このとき、NPNトランジスタTr141が再びオン状態となり、ノードE3の電圧が降下する。ここで、ノードE3とノードD3が抵抗素子R154を介して接続されているため、ノードE3の電圧に応じて、増幅器AMP131がノードB1へ供給する電流I131が減少する。結果的に、受光回路100の感度が再び低下する。つまり、感度が再び図3の感度点Qに戻る。
このように、出力電圧信号Voutの位相が反転すると、感度が高い状態(感度点S)から感度の低い状態(感度点Q)に遷移する。この遷移は出力電圧信号Voutの位相の反転後、つまり時刻t4以後となるため、出力電圧信号Voutの電位レベルは、この遷移による影響は受けず安定化する。以降、入力端子IN101、IN102の入力電流信号Iin、つまり受光回路100における入力電流信号Ipdに応じて、上記動作が繰り返される。
図4にノイズ成分を含んだ場合の光電流Ipdを入力電流信号とした、出力信号Voutの関係を示す。図4のX、Y部に示すように、ノイズを含んだ光電流Ipdが、感度点である電流値Q、S付近に達しても、出力電圧信号Voutには、「ばたつき」が発生しない。これは、ノイズ成分である光電流Ipdの微小電流変化成分が、感度のヒステリシスに対して小さいため、光電流Ipdの微小電流変化に受光回路100が反応しないことで実現している。
従来の図6の受光回路2では、フォトダイオードPD1が生成する光電流Ipdのノイズ成分により誤作動を起こす問題があった。これは、受光回路2の感度点付近において、ノイズ成分である光電流Ipdの微小な電流変化に受光回路2内の増幅器が追従し、結果、出力電圧信号Voutが、大きくばたついてしまっていた。この現象を防止するためには、ヒステリシス回路を加えた差動増幅器等を挿入することが考えられる。しかし、差動増幅器等の回路を付加すると回路規模が増加し、製造コストが増加する等の問題が発生する。
本実施の形態の受光回路100は、抵抗素子R154をノードE3、D3間に接続することで、受光回路100にヒステリシス特性を付与している。このヒステリシス特性により、光電流Ipdの微小な電流変化に対して、出力電圧信号Voutのばたつきが解消される。更に、この効果に加え、実質的に受光回路2に対する構成要素の増加を抵抗素子1つのみとして、回路規模の増加を防止している。このため、受光回路100は、従来の受光回路2が有している高信頼性と低価格化を保持しつつ、誤作動の発生を防止することが可能である。また、ヒステリシス特性が付与されたことにより、電源電圧VDDのノイズに対しても誤作動を防止することができる。
なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、受光回路100では、入力電流信号Ipdの立ち上がり時に感度を上げ、立ち下がり時に感度を下げるよう構成している。しかし、これとは逆に、入力電流信号Ipdの立ち下がり時に感度を上げ、立ち上がり時に感度を下げるよう構成してもかまわない。また、NPNトランジスタをNMOSトランジスタに置き換えてもかまわない。
実施の形態にかかる受光回路の構成の一例である。 実施の形態にかかるフォトカプラのブロック構成である。 実施の形態にかかる受光回路の動作波形である。 実施の形態にかかる受光回路の動作波形である。 従来の受光回路の構成である。 従来の受光回路の構成である。 従来のフォトカプラのブロック構成である。 従来のフォトカプラの各部の動作波形である。 従来の受光回路動作波形である。 従来の受光回路動作波形である。
符号の説明
100 受光回路
AMP111〜AMP141 増幅器
R111〜R154 抵抗素子
RL プルアップ抵抗
Tr111〜Tr151 NPNトランジスタ
C101 容量素子
PD101 フォトダイオード(受光素子)
LED101 発光素子
OUT 出力端子
IN1、IN2 入力端子
VDD 電源電圧端子
VSS 接地電圧端子

Claims (5)

  1. 入力光信号に応じて光電流を出力するフォトダイオードと、
    反転増幅器の入出力間に帰還抵抗を接続し、前記フォトダイオードのカソードと入力が接続された第1の増幅器と、
    前記第1の増幅器と同様な構成を有し、前記フォトダイオードのアノードと入力が接続された第2の増幅器と、
    前記第1の増幅器の出力と前記第2の増幅器の入力との間に接続される容量素子と、
    を有する受光回路であって、
    前記光電流の電流値に応じて前記第2の増幅器の入力にバイアス電流を出力して、前記バイアス電流により前記第2の増幅器の出力に応じた出力電圧信号を制御し、当該受光回路の感度を調整するバイアス電流制御回路を有し、
    前記バイアス電流制御回路は、前記第2の増幅器の出力に応じて前記感度を変化させることを特徴とする受光回路。
  2. 前記バイアス電流制御回路は、前記第1の増幅器と同様な構成を備えた第3の増幅器を有し、
    前記第3の増幅器が前記光電流の電流値に応じて、前記バイアス電流を出力することを特徴とする請求項1に記載の受光回路。
  3. 前記第1の増幅器と同様な構成を有し、前記第2の増幅器の出力に応じた信号を出力する第4の増幅器を更に有し、
    前記第3の増幅器の出力トランジスタの制御端子と前記第4の増幅器の出力トランジスタの制御端子とを接続することを特徴とする請求項2に記載の受光回路。
  4. 前記第1の増幅器は、入力トランジスタである第1のトランジスタ、及び、出力トランジスタである第2のトランジスタと、第1〜第3の抵抗とを有し、
    前記第1の抵抗は、一方の端子が第1の電源電圧端子、他方の端子が第1のノードに接続され、
    前記第1のトランジスタは、一方の端子が前記第1のノード、他方の端子が第2の電源電圧端子、制御端子が当該第1の増幅器の入力端子に接続され、
    前記第2のトランジスタは、一方の端子が前記第1の電源電圧端子、他方の端子が当該第1の増幅器の出力端子、制御端子が前記第1のノードに接続され、
    前記第2の抵抗は、一方の端子が当該第1の増幅器の出力端子、他方の端子が前記第2の電源電圧端子に接続され、
    前記第3の抵抗は、一方の端子が当該第1の増幅器の入力端子、他方の端子が当該第1の増幅器の出力端子に接続されることを特徴とする請求項1〜請求項3のいずれか1項に記載の受光回路。
  5. 当該受光回路は、フォトカプラの受光側に用いられることを特徴とする請求項1〜請求項4のいずれか1項に記載の受光回路。
JP2008319987A 2008-12-16 2008-12-16 受光回路 Expired - Fee Related JP5209459B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008319987A JP5209459B2 (ja) 2008-12-16 2008-12-16 受光回路
US12/591,930 US8258452B2 (en) 2008-12-16 2009-12-04 Light receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319987A JP5209459B2 (ja) 2008-12-16 2008-12-16 受光回路

Publications (2)

Publication Number Publication Date
JP2010147093A true JP2010147093A (ja) 2010-07-01
JP5209459B2 JP5209459B2 (ja) 2013-06-12

Family

ID=42239373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319987A Expired - Fee Related JP5209459B2 (ja) 2008-12-16 2008-12-16 受光回路

Country Status (2)

Country Link
US (1) US8258452B2 (ja)
JP (1) JP5209459B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104991599B (zh) * 2015-07-24 2016-06-08 福建一丁芯半导体股份有限公司 具有失调消除功能的光电流监视电路及应用该监视电路的前置放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259777A (ja) * 1992-01-06 1993-10-08 Nec Corp 光受信回路
JPH06164501A (ja) * 1992-11-24 1994-06-10 Canon Inc アバランシェ・フォトダイオードのバイアス方式
JP2004328061A (ja) * 2003-04-21 2004-11-18 Nec Kansai Ltd 光増幅回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828178A (en) * 1996-12-09 1998-10-27 Tir Systems Ltd. High intensity discharge lamp color

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259777A (ja) * 1992-01-06 1993-10-08 Nec Corp 光受信回路
JPH06164501A (ja) * 1992-11-24 1994-06-10 Canon Inc アバランシェ・フォトダイオードのバイアス方式
JP2004328061A (ja) * 2003-04-21 2004-11-18 Nec Kansai Ltd 光増幅回路

Also Published As

Publication number Publication date
JP5209459B2 (ja) 2013-06-12
US8258452B2 (en) 2012-09-04
US20100148038A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4667883B2 (ja) 定電圧回路及びその定電圧回路を有する半導体装置
TWI427455B (zh) 電壓調整器
JP2008112251A (ja) 電流検出回路及び電流検出回路を備えたボルテージレギュレータ
US20060044070A1 (en) Signal determining apparatus including amplifier circuit with variable response speed
JP4996203B2 (ja) 電源電圧回路
JP2008276611A (ja) 過電流保護回路
JP6415785B2 (ja) バースト光受信器
JP2010028768A (ja) 光受信器
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
KR102438388B1 (ko) 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치
JP5209459B2 (ja) 受光回路
JP5304235B2 (ja) 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置
JP5231118B2 (ja) 受光アンプ回路
US7843236B2 (en) Low voltage differential signal receiver
WO2017051490A1 (ja) 通信ノード
JP5025171B2 (ja) 差動増幅装置
KR20100079543A (ko) 트랜스미터
KR100810328B1 (ko) 전류 구동형 광원 구동 회로
JP2008282313A (ja) 電源回路
JP2006100555A (ja) 発光素子駆動回路および前置増幅回路
JP2003198476A (ja) 光結合装置
TWI825726B (zh) 線性穩壓器與穩壓方法
JP2008243876A (ja) 発光素子駆動回路
US8188775B2 (en) Circuit arrangement for operating voltage detection
JP4558738B2 (ja) 入力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees