JP2010145661A - 表示装置 - Google Patents

Abstract

【課題】 表示領域の周辺に配置された電源配線と共通配線に大きな電流が流れ、配線抵抗による電圧降下が生じる。
【解決手段】 個々に分離して設けられた画素電極（３３）と、画素電極に共通に設けられた共通電極（３５）と、画素電極と共通電極の間に挟まれた発光層（３４）とを含む発光素子（３０）がマトリクス状に配置された表示領域（１）の外側に配置され、辺に沿った方向に電流を流し、画素電極（３３）に供給する電源配線（８）と、同表示領域の外側に配置され、共通電極（３５）から流れ出た電流を受けて辺に沿った方向に流す共通配線（５）と、前記矩形の表示領域の一辺に対向して配置された端子部（７）とを備えた表示装置であって、端子部（７）に対向する辺を横切って表示領域に電流を流す配線Ｘと、端子部と対向する辺とは異なる辺を横切って表示領域に電流を流す配線Ｙとが有り、Ｘの単位長さあたりの抵抗がＹのそれより高いことを特徴とする表示装置。
【選択図】 図１

Description

電流を注入して発光する有機エレクトロルミネセンス素子（以後、有機ＥＬ素子と言う）を用いた表示装置に関するものである。

近年、有機ＥＬ素子を画素として、これを駆動する回路とともに、行方向と列方向に二次元マトリクス状に配置したアクティブマトリクス型表示装置が注目されている。

有機ＥＬ素子は、陽極と陰極の間に、発光層、もしくは発光層を含む複数の有機層を挟んだサンドイッチ構造を、ガラス基板上に形成して構成される。発光した光は一方の電極を透過して外部に取り出される。光の取り出し側の電極は、ＩＴＯなどの透明な導電材で形成される。

陽極と陰極の一方は、画素ごとに分離して形成され、これに駆動回路が接続される。駆動回路には列方向または行方向に延びる電源配線が接続され、駆動回路を経て、分離形成された電極（陽極または陰極）の側から有機ＥＬ素子に電力が供給される。

発光層を間にして分離形成された電極に対向する側の電極（陰極または陽極）は、全画素の有機ＥＬ素子に共通の電極として設けられ、一定電位が与えられる。この共通電極がＩＴＯなどの透明導電材で作られるときは、金属電極に比べて抵抗が高くなる。特許文献１には、抵抗による電源電圧の降下を防ぐために、画素マトリクスの周辺で、共通電極を低抵抗の金属配線に接続し、この金属配線によって共通電極を外部端子に接続する方法が提案されている。

有機ＥＬ素子マトリクス、駆動回路、電源配線他がガラス基板上に一体化されて形成された表示パネルは、それが搭載される製品の軽量化やコンパクト化のために、薄く、小さくすることが求められている。とりわけ、表示パネルの画素マトリクスより外側の「額縁」と呼ばれる部分をできるだけ小さくすることが求められている。

携帯電話やコンパクトカメラ等の製品には矩形の表示パネルが用いられる。矩形表示パネルの場合、表示パネルの長辺に沿った額縁の幅が広いと、製品全体の寸法が著しく大きくなってしまう。そのため、表示パネルを外部回路に接続するための外部接続端子は、パネルの短辺に配置される。外部接続端子だけでなく、画素マトリクスの周囲に配置される回路や配線も、それが長辺に配置されるときは、出来る限り幅を小さくする必要がある。
特開２００１−１０２１６９号公報

電源配線や接地配線等には、各画素に供給される電流が集中して流れるので、その幅を小さくすると、電流密度が増加し発熱が大きくなる。発熱は、断線や表示領域への熱拡散によって表示品質を劣化させてしまう。また、配線の抵抗が高いと、電源から離れたところでは電源電圧が降下し、これも表示品質を劣化させる。電源電圧を維持するために外部から供給する電源電位を高めると、消費電力が増大し、これまた発熱量を押し上げる。

したがって、電源配線や接地配線など、大きな電流が流れる配線は、抵抗値をできる限り小さくする必要がある。また、そのため、配線の幅が広くなって、これらの配線は表示領域の外側に配置されるため、額縁を広げる要因になる。

本発明の目的は、表示品質を損なうことなく、配線や回路を効率よく配置して額縁サイズを低減させ、かつ消費電力のすくない表示パネルを提供することにある。

上記目的を達成する本発明は、
マトリクス状に配置され、個々に分離して設けられた画素電極と、前記画素電極に共通に設けられた共通電極と、前記画素電極と前記共通電極の間に挟まれた発光層とを含む発光素子、
前記発光素子がマトリクス状に配置された矩形の表示領域の外側に配置され、前記表示領域の辺に沿った方向に電流を流し、前記電流を前記表示領域に配置された接続配線を介して、前記画素電極に供給する電源配線、ならびに
前記表示領域の外側で前記共通電極に接続されて配置され、前記共通電極に流れる電流を受けて前記表示領域の辺に沿った方向に流す共通配線、
前記表示領域の一辺に対向して配置された、前記電源配線および前記共通配線をそれぞれ外部回路に接続するための複数の端子を備えた端子部、ならびに
前記電源配線と前記共通配線とをそれぞれ前記端子部のいずれかの端子に接続する引出し配線
を備えた表示装置であって、
前記電源配線および前記共通配線の一方は、前記矩形の表示領域の前記端子部と対向する辺で、前記接続配線または前記共通電極に接続された配線Ｘを有し、前記配線Ｘの前記表示領域とは反対側で前記引出し配線に接続され、前記引出し配線が接続された個所で、前記表示領域の辺に沿った方向の単位長さあたりの抵抗ＲＸを有しており、
前記電源配線および前記共通配線の他方は、前記端子部と対向する辺とは異なる辺で前記接続配線または前記共通電極に接続された配線Ｙを有し、前記配線Ｙの一端で前記引出し配線に接続されており、前記引出し配線が接続された個所で、前記表示領域の辺に沿った方向の単位長さあたりの抵抗ＲＹを有し、
ＲＸ＞ＲＹ
であることを特徴とする。

本発明によれば、表示領域周囲の額縁面積を増やすことなく、電源配線と共通配線とを流れる電流により生じる電圧降下を少なくすることができる。

次に本発明の表示装置を、実施例に基いて図面を参照しつつ説明をする。

図１は本発明の表示装置の概略図である。

図１に示す表示装置では、薄膜トランジスタで構成された画素ごとの駆動回路と有機ＥＬ素子とを含む画素が、行方向と列方向に二次元マトリクス状に配置されており、矩形の表示領域１（左上がり斜線をつけた領域）を画定している。本明細書においては、矩形の表示領域の４辺のうち、画像を表示したときに上辺となる辺をｂとして、以下時計回りに、ａ，ｄ，ｃと符号付けている。

図１には描かれていないが、表示領域１には、図の縦方向にデータ線となる導電線が延び、横方向に走査線となる別の導電線が延びている。データ線は、列方向の画素に共通に接続され、走査線は行方向の画素を共通に接続している。

同じ基板上には、画素の配列した矩形の表示領域１の、ｂ辺（図の上辺）外側に配置され、データ線にデータ信号を供給するデータ線駆動回路２と、ｃ辺（左辺）外側に配置され、走査線に制御信号を供給する走査線駆動回路３とが形成されている。

表示装置と外部回路とを接続し、映像信号や制御信号または電源を供給するための端子が複数個配列した端子部７が、表示領域１のａ辺（右辺）の外側に配置されている。端子部７の近くには、入力された制御信号を表示パネルの動作レベルに変換する入力回路などが搭載された半導体集積回路チップ４が、これも端子部７からの信号配線に接続されて配置されている。

表示領域１のＥＬ素子は、画素ごとに分離した画素電極と、全画素に共通に設けられ、共通の電圧が供給される共通電極と、その間に挟まれた発光層他の有機層とで構成されている。

画素電極は画素ごとに設けられ、発光素子を駆動する駆動回路（以下、画素回路という）を介して電源に接続され、そこから電流が供給される。この電流は、発光層に流れて発光素子を発光させ、共通電極に流れ出る。

画素回路の電源電圧は、画素回路に沿って配置された接続配線９によって供給される。

接続配線９は、表示領域１の画素の列に沿って配置され、表示領域１の辺ｄ外側で電源配線８に接続されている。電源配線８は、辺ｄ（下辺）の外側に沿って配置され、その一端で引出し配線５１に接続されている。引出し配線５１は、電源配線８をそのまま延長して延び、屈曲し、さらに辺ａに沿って延びて、端子部７に接続されている。

共通電極３５は一つながりの透明導電層で形成され、表示領域１の外にまで延長して設けられている。この延長された部分に絶縁層を挟んで共通配線５が配置されている。

図１では、共通電極は表示領域１の辺ａの外側で共通配線５に接続されている。辺ａは端子部７に対向している辺である。共通配線５は、辺ａの反対側で、引出し配線５０に接続されている。共通配線５は、引き出し配線５０を介して端子部７に接続されている。

共通配線５は、辺ａだけでなく、辺ｂと辺ｄ、さらには辺ｃにまで延びて、各辺で共通電極３５に接続されていてもよい。

封止基板は、接着領域６において基板と貼り合わされ固定されている。

この表示装置では、端子部７から引出し配線５１に電流が供給され、電源配線８から、各接続配線９を通じて画素に配分される。画素ごとに画素電極から電流が流れ込み、発光素子が発光する。画素を流れ出た電流は、共通電極を流れ、共通配線に集められ、引出し配線５０を介して端子部７に戻される。

電流経路における各々の個所には、異なる電流が流れている。端子部７からは大きな電流が流れ込むが、接続配線９に分配されて小さな電流となり、さらに画素に分配される。共通電極３５は、連続した導電膜で、これに電流が流れて、周辺の共通配線５に流れ込む。共通配線５に沿って流れる電流は、引出し配線５０に近くなるにつれて大きくなり、最大となって引出し配線５０から端子部７に流れる。

電流経路には必ず抵抗があり電圧降下が生じる。定電圧電源を供給する配線に沿った電圧降下は、電気的な特性の不均一や発熱などの好ましくない現象を生むので、できるだけ小さくしなければならない。電圧降下を小さくするには、抵抗を小さくればよいが、電流に応じて抵抗を設定することが重要である。

電流経路に沿った単位長さあたりの抵抗がその場所での電圧勾配を決める。大きな電流が流れる個所の抵抗が大きいと、そこでの電圧降下が全体を支配するから、その他の場所での抵抗を下げても全体の電圧降下を下げる効果は小さい。大きな電流が流れるところでの抵抗をできるだけ小さくし、その限度で、他の場所の抵抗を決めると、経路全体の電圧効果が均一化される。

すなわち、最大の電流が流れる箇所で、電流経路の単位長さあたりの抵抗を最小にすることによって、配線に沿った方向の電圧降下をもっとも効果的に下げることができる。

この原理に従って、電源配線８と共通配線５の配線抵抗とその配置を最適化することを考える。ここでいう抵抗とは、電流が流れる方向に沿った単位長さあたりの配線の抵抗であり、配線幅、厚さ、配線を構成する材料の抵抗率によって調節される。

電源配線８と共通配線５それぞれの中では、電流が最も多く流れるところは、引き出し配線５０，５１につながる部分である。上の原理に従えば、電源配線８と共通配線５それぞれの中で、引き出し配線５０，５１につながる部分の抵抗を最小にする必要がある。さらに、引き出し配線５１から出て、表示領域１の発光素子を流れ、引き出し配線５０に入る全電流経路について、最大電流が流れる箇所の抵抗を最小にする必要がある。

引き出し配線５０、５１の単位長さあたりの抵抗は、表示素子を流れる合計電流＝全電流で決まる値（これは引出し配線５０と５１で同じである）以上にはできないから、引き出し配線５０、５１の幅は、細くするには限度がある。

図１のように、端子部に対向する辺ａに配置される共通配線５は、辺ａを横切って共通電極３５からの電流が流れ込むから、最大でも全電流の１／２が流れるに過ぎず、辺ａに沿った方向に全電流すなわち最大電流が流れることはない。

これに対して、電源配線８のほうは、下辺（辺ｄ）で接続配線９に電流を分配していくから、引出し配線５０に接続される端部（Ｆ）では全電流が流れる。端子部に対向する辺以外の辺で、表示領域と電流をやり取りする配線は、このように、全電流に対応した抵抗、あるいは配線幅を必要とする。この抵抗値、配線幅は、引出し配線５０，５１の抵抗値、幅と等しい。

図１のように、パネルの１つの辺に端子部７が配置され、その辺に沿って電源配線８からの引き出し配線５１と共通配線５の両方が平行に配置されるときは、その部分の額縁が非常に大きくなる。しかし、端子部に対向する辺ａに配置される共通配線５は、同方向に全電流が流れる引き出し配線５１の配線幅よりも細くすることができる。辺ａにおいて、電源配線８の配線幅Ｄ２よりも共通配線５の配線幅Ｄ１を小さくする（Ｄ２＞Ｄ１）ことにより、額縁サイズを低減できる。

図６は、引出し配線５１の接続位置を、共通配線５の真ん中でなく、辺ｄに近いはしにした例である。引出し配線５１の幅に相当する共通配線５の部分には、電流が表示領域１からまっすぐに引出し配線５１に流れ、表示領域１の辺に対してほぼ垂直な方向に流れるので、その電流は、共通配線５の電圧降下には寄与しない。したがって、表示領域に沿って共通配線５を流れる電流は、引出し配線５０の接続個所（図６の矢印Ｄ１の場所）でもっとも大きく、その電流は、引出し配線を流れる全電流より上記の分（引き出し配線を延長した表示領域１の辺から引出し配線５１に流れ込む電流分）だけ少ない。

このように、共通配線５の表示領域１とは反対側に引出し配線５１が接続されるとき、表示領域１の辺に沿って共通配線５に流れる電流は、全電流より小さい。このため、共通配線５の幅Ｄ１は引出し配線５１の幅Ｄ２より小さくてよい。

図１１は、パネルの下辺に端子部７を設けた例を示している。

下辺の電源配線８は、接続配線９を通じて表示領域１と電流をやり取りするので、電源配線８に沿った電流は、引出し配線５０に近づくにつれて大きくなる。

しかし、このときも、引き出し配線５０に対向する表示領域１への電流は、電源配線８の延長方向に垂直であるから、電源配線８の電圧効果には寄与しない。したがって、電源配線８に流れる電流は、引き出し配線５０から流れ込む電流、すなわち全電流よりは小さい。

電源配線８は、引出し配線が分岐するところで抵抗を最小にすればよい。図１１のように下辺の電源配線８の真ん中で引き出し配線５０を接続させると、電源配線８の幅Ｄ１は、引出し配線５０の幅Ｄ２の約１／２でよい。

電源配線８のさらに外側に共通配線５の引き出し配線５０が配置される。引出し配線５０の幅は、引き出し配線５１と同じＤ２である。下辺ｄにおける電源配線８の配線幅Ｄ１を引き出し配線５０の配線幅Ｄ２より小さくすることで、下辺ｄの額縁を小さくすることができる。

このように、矩形の表示領域１の外側に電源配線８と共通配線５とがあるとき、端子部７に対向する表示領域１の辺に沿って、電源配線８と共通配線５のどちらか一方を、表示領域１と電気的に接続して電流のやり取りができるようにする。電源配線８の場合は、接続配線９によって電流が表示領域に配分される。共通配線５の場合は、共通電極３５からの電流注入がある。

電源配線８または共通配線５のいずれか一方のこの部分、すなわち、端子部７に対向する表示領域１の一辺に沿って配置され、表示領域１と電流のやり取りが生じる部分、を配線Ｘとする。

他方の配線は、端子部７に対向する辺ａでない辺ｂ、ｃまたはｄで表示領域１と電流のやり取りがある。図１では、電源配線８が下辺ｄで表示領域に電流を供給している。この部分の配線を、配線Ｙとする。

配線Ｘは、表示領域１の一辺で電流の出し入れを行い、その反対側で引出し配線に接続される。この配線Ｘに流れる辺方向の電流は、全電流より少ない。したがって、配線Ｘは、その抵抗ＲＸを、引き出し配線など全電流が流れる配線の抵抗より高くすることができる。または全電流が流れる配線より狭い配線幅ＤＸに設定することが可能である。

一方、配線Ｙは、表示領域１の別の一辺で、表示領域１と電流の出し入れを行う。配線Ｙは、その辺の反対側でなく端部に配線Ｙをそのまま延長した幅の引き出し配線が接続される。端部でなく、表示領域１と電流の出し入れが行われる辺の反対側に引出し配線を接続すると、その引出し配線の引き回しのために余分な額縁面積が生じてしまう。

したがって、表示領域１に沿った方向の配線Ｙの抵抗ＲＹは、配線Ｘの表示領域１に沿った抵抗ＲＸより小さい値に設定される。前者（ＲＹ）は、引出し配線の抵抗と同じでなければならない。また前者の幅ＤＹは、引き出し配線と同じ幅でなければならない。

配線幅以外の抵抗調節方法として、電源配線８を複数の導電層によって形成したり、電源配線８の配線膜厚を共通配線５の膜厚よりも厚くすることによっても、抵抗を小さくすることができる。また、電源配線８を共通配線５より抵抗率の低い材料で形成することによって抵抗を小さくしてもよい。

（実施例１）
図１は本発明の第1の実施例である表示装置の概略図である。図１の表示装置の構成と各部分の関係は上の実施形態１で述べたことと同じであるので、詳しい説明は省略する。

図９は、表示領域１に配置されている画素の断面図である。

基板４０の上に、駆動トランジスタ２０を構成するソース２１、ドレイン２２、チャネル２３からなる半導体層が形成され、それをゲート絶縁膜２４が覆っている。チャネル領域２３の上にゲート絶縁膜２４を挟んでゲート電極２５が形成され、その上に層間絶縁層２６を挟んでソース電極２８とドレイン電極２９が配置されている。ソース電極２８とドレイン電極２９は、ゲート絶縁膜２４と層間絶縁層２６を貫通するコンタクトホール２７を通してそれぞれ半導体層のソース２１とドレイン２２に接続されている。

図９には示されていないが、基板４０には、駆動トランジスタ２０以外の薄膜トランジスタ、容量、配線などの回路素子が形成され、駆動トランジスタ２０と合わせて、発光素子を駆動する画素回路を構成する。駆動トランジスタ２０のソース電極２８は、後述の接続配線に接続されている。

ソース電極２８とドレイン電極２９を覆う絶縁層３１に、コンタクトホール３２が空けられ、その上に画素電極３３がドレイン電極２９に接続されて配置される。画素電極３３の上に画素を分ける絶縁層３６がパタンニングされ、その開口部に発光層を含む有機層３４が設けられる。有機層３４の上に共通電極３５が設けられている。共通電極３５は、絶縁層３６を超えてとなりの画素にも延び、画素に共通の電極となっている。画素電極３３と発光層を含む有機層３４と共通電極３５とが発光素子３０を構成している。

画素回路の電源電圧は、画素回路の列ごとに配置された接続配線９によって供給される。

接続配線９は、表示領域１内のパネル短辺方向に延びているが、パネル長辺方向に形成することもできる。短辺方向にしたほうが、１本あたりに接続する画素数が減り、各接続配線９に流れる電流量を低減することができ、配線による電位降下を小さく抑えることができる。また、接続配線９の配線幅を小さくすることができるため、高密度に画素を配列する際に有利である。

接続配線９は、表示領域１の画素の列に沿って配置され、表示領域１のｄ辺外側で電源配線８に接続されている。封止基板は、接着領域６において基板と貼り合わされ固定されている。

図８に画素回路の例を示す。図８の画素回路は電流プログラミング型の画素回路で、データ線駆動回路２で生成された電流データＩ（ｄａｔａ）が、データ線から画素回路に入力される。

データ線に直交して、走査線となる制御信号線Ｐ１，Ｐ２が配置される。制御信号線Ｐ１，Ｐ２は、走査線駆動回路３によって生成される走査信号を各画素に供給する。

ＥＬ素子の陽極は、電源が供給される接続配線９と電流駆動薄膜トランジスタＭ１を介して接続されたスイッチング薄膜トランジスタＭ４に接続されており、接地電位ＣＧＮＤに接続された陰極は全画素に共通に接続される。すなわち、陰極は光取り出し面とするため、透明導電材（例えばＩＴＯやＩＺＯなど）によって形成される。そして、陰極は共通配線５に電気的に接続され、ＥＬ素子に流れる電流は共通配線５に流れることになる。なお、表示領域１に構成される画素回路は前記画素回路に限定されるものではなく、その他の電流プログラミング型画素回路やデータ信号を電圧として入力される電圧プログラミング型画素回路にも適用ができる。

図８ではＥＬ素子、接地電位ＣＧＮＤは画素回路内部に含まれている。

共通配線５はＴＦＴプロセス工程で用いられるソース電極やドレイン電極と同じ材料で形成され、少なくとも低抵抗金属層を含んでいる。低抵抗金属層は例えば、ＴＦＴプロセス工程においてソース・ドレイン電極を形成するアルミニウムで構成される。こうしてＥＬ素子の陰極（共通電極３５）と共通配線５は接続が取られて接地されることになる。

図１で、共通配線５はａ辺外側に配置され、二分する位置で、引き出し配線５０が分岐して、端子部７に接続されている。一方、電源配線８は端子部７からａ辺とｄ辺に沿って配置され、接続配線９に接続されている。

パネルに流れる全電流は、電源配線８上で、端子部７から延びる領域Ｄと、ａ辺に沿って延びる領域Ｅを経て、ｄ辺に沿った領域Ｆ−領域Ｇに流れる。電源配線上の領域Ｆから領域Ｇに向かうにしたがって、複数の接続配線９に電流を分配していき、電源配線に流れる電流量が減少していく。接続配線９に流れた電流は各画素に配置されたＥＬ素子の陽極である画素電極に流れ、発光層を通してＥＬ素子の陰極である共通電極から流れ出る。

共通電極３５は酸化物導電材料など、比較的抵抗の高い材料で形成され、共通電極３５に流れる電流は共通配線５に向かって流れる。共通配線５に流れる電流は領域Ａ、領域Ａ‘の２方向から、引出し配線との接続部に向かうにしたがって電流が増加していく。そして、引出し配線上の領域Ｂでは、領域Ａ、領域Ａ’からの共通配線に流れる電流と、引出し配線の延長方向の陰極に流れた電流が共通配線５を介して電流が集中する。こうして、端子部７に向かって、引出し配線５０の領域Ｃに全電流が流れる。

端子部につながる引き出し配線５０と５１には同じ大きさの電流が流れるが、表示領域１の辺に沿って配置された電源配線８と共通配線５とは、その配置によって流れる電流の最大値が異なる。表示領域の辺に沿って電源配線８に流れる電流は、領域Ｄでは一定だが、領域ｆからＧにかけては、接続配線９に分配され、Ｇに近いほど電流は小さくなる。一方、表示領域１の辺に沿って共通配線５に流れる電流は、共通電極３５とコンタクトホールで結ばれたところで電流が流入するので、引き出し配線５０に近づくにつれて電流が増える。

（変形例１）
図２は、ｄ辺に沿った電源配線８の幅を、電流量に応じて細くしていく例である。ｄ辺に配置される電源配線８は、前述したように領域Ｆから領域Ｇに向かうにしたがって配線に流れる電流量が減少していくので、それにつれて幅を細くすることができる。

また、ａ辺に沿った共通配線５の幅も、流れる電流量に応じて変えて、それにつれて電源配線８の領域Ｅにおける幅を変化させてある。ａ辺に配置される共通配線５においても、引出し配線５０につながる領域Ｂから上下の領域Ａ、領域Ａ’に行くにしたがって、配線に流れる電流量が減少していくので、配線位置によって電流量が変化している。配線に流れる電流量が小さいほど、配線幅を小さくしている。これによって電源配線８のインピーダンスの低下させ、表示品質を向上させることができる。共通配線５と電源配線８の配線抵抗の最小は、それぞれＤ１とＤ２に示す位置にあり、Ｄ１＜Ｄ２である。

共通配線５の領域Ａ（上辺に近いほう）に沿っては、電源配線８が配置されないので、共通配線の幅を細くして空いたスペースに、入力回路やテスト回路等の周辺回路ブロックを搭載した集積回路チップ４を置くことができる。また、集積回路への配線（不図示）を配置することもできる。こうして、額縁サイズを低減させることが可能である。

（変形例２）
別の変形例として、電源配線８，９を上下辺に配置した表示パネルを図３に示す。

図３の配置では、電源配線８，９に流れる電流が、図１、２の例と比べて半分になるので、幅も半分にすることができる。その反面、集積回路チップ４を置くスペースが余計に必要になり、図２の例に比べてａ辺の額縁は広がってしまう。共通配線５と電源配線８の配線抵抗は、ａ辺に沿った部分が最小であり、かつＤ１＜Ｄ２である。

（変形例３）
図４は本実施例のさらに別の形態の表示パネルである。

共通電極である陰極の透明導電材は、金属と比較してインピーダンスが高いため、表示領域内において陰極電位に分布が発生し、表示品質を劣化させるおそれがある。

図４の表示パネルは、表示領域１内に、ストライプ形状の補助配線１０を形成する。補助配線１０は表示領域１内で陰極と電気的に接続されており、好ましくは表示領域１の外に伸びて共通配線５にも接続されている。

表示領域１内に形成された補助配線１０は、表示領域の長辺に平行に、共通配線５に向かって配置する。補助配線１０は透明導電材よりも低インピーダンスの金属で形成されているので、陰極に流れる電流は補助配線１０に集められて共通配線５に流れる。これによって、陰極（共通電極）上の電流分布が均一になり、１箇所に大きな電流が集中するのを防ぐことができる。また、陰極に流れる電流が小さくなるので、陰極内の電圧降下はほとんどなくなり、画像に与える影響も無視できる程度に小さくなる。

補助配線１０は表示領域１内から外に伸びて、共通配線５の上に達して、共通配線５と接触していることが好ましい。また、補助配線１０が光をさえぎることがないように、その幅は十分細くする必要があるが、そのために、補助配線１０の本数を増やして１本１本に流れる電流を小さくすることが好ましい。

共通配線５、電源配線８とも、ａ辺に沿った部分が抵抗最小であり、Ｄ１＜Ｄ２なので、電源配線８の抵抗が共通配線５の抵抗より低くなっている。

（変形例４）
図５は本実施例の第４の変形例を示す。共通配線５ａ辺のみでなく、ｂ辺、ｃ辺、ｄ辺にも設けられている。この場合、ｂ辺、ｃ辺、ｄ辺の共通配線５に流れる電流は、ａ辺の共通配線５よりも少ないため、ａ辺の配線幅よりもｂ辺、ｃ辺、ｄ辺の配線幅を小さくすることができる。したがって、共通配線５の抵抗最小は、幅Ｄ１のａ辺の抵抗値であり、電源配線の幅Ｄ２はそれよりさらに大きくなる（Ｄ１＜Ｄ２）。

（実施例２）
図６は、本発明の第２の実施例の表示装置を示している。実施例１と同じ構成の部分には同じ符号を付して説明を省略する。

実施例１と異なるのは、ｄ辺の外側に配置した電源配線８をａ辺の外側に延長せず、そのまままっすぐに引き出し配線５１につなぎ、端子部７に接続した点である。そのため、端子部７をパネルの下辺近くに移動させてある。ａ辺に電源配線８を配置しない分、ａ辺の額縁を小さくすることができる。

引出し配線５０は共通配線５の端部に設けている。陰極を流れた電流は、共通配線５に向かって流れており、引出し配線５０近くの共通配線の領域Ｂには、共通配線５の上方の領域Ａからの電流と、引出し配線５０近くで陰極から流れ込む電流が集まることになる。実施例１の場合は、共通配線５の真ん中に引出し配線５０を置いたので、共通配線５には全電流の１／２しか流れないが、今の場合、領域Ａからの電流は全電流の１／２より大きい。このため、ａ辺に沿った共通配線の最大幅Ｄ１は、実施例１の場合より大きくしなければならないが、電源配線がａ辺にはないので、全体としてａ辺の額縁幅は実施例１より小さくなる。電源配線８は、幅Ｄ２でｄ辺にのみ配置され、そこで抵抗値最小になるように、かつ、共通配線の抵抗より小さい抵抗となるように、Ｄ１＜Ｄ２に設定されている。

（変形例）
図７は、実施例２の変形例である。実施例の図２に示した変形例１と同様に、共通配線幅をａ辺に沿って狭くしていき、空いたスペースに集積回路チップ４を配置した。そのほか、補助配線を配置するなど、実施例１の変形例と同様な変形が可能である。それぞれの配線の抵抗値の最小は、図でＤ１とＤ２の矢印を置いた位置にある。共通配線５の領域Ｂには、全電流から領域Ｃを延長した表示領域１の部分から流入する電流を差し引いた電流が流れる。一方、電源配線８の抵抗値最小部分の幅Ｄ２は、全電流が流れる引出し配線５１の幅と同じである。したがって、Ｄ２部分の抵抗値はＤ１部分のそれより小さくなければならず、Ｄ１＜Ｄ２の関係にある。

上記の各実施例において、ＥＬ素子を用いた表示装置を例にあげて説明したが、それに限らず、例えばＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）やＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等の電流駆動型表示装置に適用可能である。

上記構成の表示装置を用いて、情報表示装置を構成することができる。この情報表示装置は携帯電話、携帯コンピュータ、デジタルスチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくはそれらの各機能の複数を実現する装置である。

図１０は、デジタルスチルカメラシステムの一例のブロック図である。１０１はデジタルスチルカメラシステム、１０２は撮影部、１０３は映像信号処理回路、１０４は本発明の表示装置である表示パネル、１０５はメモリ、１０６はＣＰＵ、１０７は操作部を示す。撮影部１０２で撮影した映像または、メモリ１０５に記録された映像を、映像信号処理回路１０３で信号処理し、表示パネル１０４で見ることができる。ＣＰＵ１０６では、操作部１０７からの入力によって、撮影部１０２、メモリ１０５、表示パネル１０４、映像信号処理回路１０３などを制御して、状況に適した撮影、記録、再生、表示を行う。ＣＰＵ１０６と表示パネル１０４とをつなぐ配線は、図１−７に示した端子部７に入力されている。

本発明の表示装置は、額縁が狭く、コンパクトであるので、カメラ他の携帯電子機器に適用される。表示パネル１０４は、この他にも各種電子機器の表示部として利用できる。

本発明の実施形態および第１実施例の表示装置の概略レイアウト図である。 第１実施例の第１変形例の概略レイアウト図である。 第１実施例の第２変形例の概略レイアウト図である。 第１実施例の第３変形例の概略レイアウト図である。 第１実施例の第４変形例の概略レイアウト図である。 本発明の第２実施例に係わる表示装置の概略レイアウト図である。 第２実施例の変形例の概略レイアウト図である。 ＥＬ素子を含んだ電流設定方式の画素回路の一例を示す図である。 ＥＬ素子の断面構造を説明する図である。 実施例１、２に係る表示装置を用いたデジタルスチルカメラシステムの全体構成を示すブロック図である。 本発明の別の実施形態の表示装置の概略レイアウト図である。

符号の説明

１ 表示領域
２ データ線駆動回路
３ 走査線駆動回路
４ 集積回路チップ
５ 共通配線
７ 端子部
８ 電源配線
９ 接続配線
１０ 補助配線
２０ 駆動トランジスタ
３０ 発光素子
３３ 画素電極
３４ 有機層
３５ 共通電極
５０、５１ 引出し配線

Claims (14)

1. マトリクス状に配置され、個々に分離して設けられた画素電極と、前記画素電極に共通に設けられた共通電極と、前記画素電極と前記共通電極の間に挟まれた発光層とを含む発光素子、
   前記発光素子がマトリクス状に配置された矩形の表示領域の外側に配置され、前記表示領域の辺に沿った方向に電流を流し、前記電流を前記表示領域に配置された接続配線を介して、前記画素電極に供給する電源配線、ならびに
   前記表示領域の外側で前記共通電極に接続されて配置され、前記共通電極に流れる電流を受けて前記表示領域の辺に沿った方向に流す共通配線、
   前記表示領域の一辺に対向して配置された、前記電源配線および前記共通配線をそれぞれ外部回路に接続するための複数の端子を備えた端子部、ならびに
   前記電源配線と前記共通配線とをそれぞれ前記端子部のいずれかの端子に接続する引出し配線
   を備えた表示装置であって、
   前記電源配線および前記共通配線の一方は、前記矩形の表示領域の前記端子部と対向する辺で、前記接続配線または前記共通電極に接続された配線Ｘを有し、前記配線Ｘの前記表示領域とは反対側で前記引出し配線に接続され、前記引出し配線が接続された個所で、前記表示領域の辺に沿った方向の単位長さあたりの抵抗ＲＸを有しており、
   前記電源配線および前記共通配線の他方は、前記端子部と対向する辺とは異なる辺で前記接続配線または前記共通電極に接続された配線Ｙを有し、前記配線Ｙの一端で前記引出し配線に接続されており、前記引出し配線が接続された個所で、前記表示領域の辺に沿った方向の単位長さあたりの抵抗ＲＹを有し、
   ＲＸ＞ＲＹ
   であることを特徴とする表示装置。
2. 前記配線Ｙの一端に接続された前記引出し配線が、前記配線Ｘの前記表示領域と反対側で、前記配線Ｘに沿って配置されていることを特徴とする請求項１に記載の表示装置。
3. 前記配線Ｘに接続される引出し配線は、前記配線Ｘの端で前記配線Ｘに接続されていることを特徴とする請求項１または２に記載の表示装置。
4. 前記配線Ｘに接続される引出し配線は、前記配線Ｘを２分する位置で前記配線Ｘに接続されていることを特徴とする請求項１または２に記載の表示装置。
5. 前記配線Ｘに接続される引出し配線と前記配線Ｙに接続される引出し配線とは、単位長さあたりの抵抗がともにＲＹに等しいことを特徴とする請求項１ないし４のいずれか１項に記載の表示装置。
6. 前記引出し配線に接続される個所での前記配線Ｘの幅が、前記引出し配線に接続される個所での前記配線Ｙの幅より小さいことを特徴とする請求項１ないし５のいずれか１項に記載の表示装置。
7. 前記配線Ｘの幅が、前記引出し配線の接続個所から離れるにつれて小さくなることを特徴とする請求項６に記載の表示装置。
8. 前記配線Ｘの幅が前記引出し配線の接続個所での幅より小さい領域に集積回路チップが配置されていることを特徴とする請求項７に記載の表示装置。
9. 前記引出し配線に接続される個所での前記配線Ｘの厚さが、前記引出し配線に接続される個所での前記配線Ｙの厚さより薄いことを特徴とする請求項１ないし５のいずれか１項に記載の表示装置。
10. 前記配線Ｘが前記配線Ｙより抵抗率の低い材料で形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の表示装置。
11. 前記配線Ｘが、前記共通配線であることを特徴とする請求項１ないし１０のいずれか１項に記載の表示装置。
12. 前記共通電極より抵抗率の低い材料で形成され、前記表示領域で前記共通電極に接し、前記配線Ｘに向かうストライプ形状の補助配線が設けられていることを特徴とする請求項１１に記載の表示装置。
13. 前記配線Ｘが、前記電源配線であることを特徴とする請求項１ないし１０のいずれか１項に記載の表示装置。
14. 請求項１ないし１３のいずれか１項に記載の表示装置と、撮影部と、メモリと、前記撮影部が撮影した映像または前記メモリから読み出された映像を処理する映像信号処理回路と、操作部と、前記操作部から入力された信号によって前記表示装置を制御するＣＰＵとを有するカメラ。

Images