WO2019130427A1 - 表示デバイス - Google Patents

表示デバイス Download PDF

Info

Publication number
WO2019130427A1
WO2019130427A1 PCT/JP2017/046652 JP2017046652W WO2019130427A1 WO 2019130427 A1 WO2019130427 A1 WO 2019130427A1 JP 2017046652 W JP2017046652 W JP 2017046652W WO 2019130427 A1 WO2019130427 A1 WO 2019130427A1
Authority
WO
WIPO (PCT)
Prior art keywords
bank
display device
film
peripheral
layer
Prior art date
Application number
PCT/JP2017/046652
Other languages
English (en)
French (fr)
Inventor
久雄 越智
亨 妹尾
純平 高橋
通 園田
越智　貴志
剛 平瀬
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201780097996.4A priority Critical patent/CN111527793B/zh
Priority to PCT/JP2017/046652 priority patent/WO2019130427A1/ja
Priority to US16/956,355 priority patent/US11765941B2/en
Publication of WO2019130427A1 publication Critical patent/WO2019130427A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Definitions

  • the present invention relates to display devices.
  • Patent Document 1 discloses a technique of applying a sealing material on a substrate including a light emitting element by an inkjet method.
  • the sealing film When the sealing film is formed to a predetermined position of the frame area surrounding the display unit using an application method such as an inkjet method, the droplets flow outward along the unevenness due to the peripheral wiring of the frame area and the predetermined position is exceeded. There is a risk of
  • a display device includes a display unit including a plurality of light emitting elements, a first bank provided outside the display unit, and a second bank provided outside the first bank. And a plurality of peripheral wirings formed in a lower layer than the first bank and the second bank and intersecting the first bank and the second bank, wherein each peripheral wiring is a plurality of peripheral wirings.
  • the plurality of bending points are provided between the first bank and the second bank in plan view, including bending points.
  • the possibility that the sealing film formed in the upper layer of the peripheral wiring may overrun the second bank is reduced.
  • FIG. 1 shows an example of the manufacturing method of a display device. It is sectional drawing which shows the structural example of the display part of a display device. It is a top view which shows the structural example of a display device.
  • A) is a top view which shows the structural example of area
  • (b) is bb sectional drawing of (a)
  • (c) shows the effect of Embodiment 1.
  • FIG. The modification of Embodiment 1 is shown, (a) is a top view, (b) is bb sectional drawing of (a). 7 shows a further modification of Embodiment 1, wherein (a) is a plan view and (b) is a bb cross-sectional view of (a).
  • Embodiment 1 A further modification of Embodiment 1 is shown, (a) is a top view showing an example of composition of a display device, and (b) is a top view showing an example of composition of field XC which is a part of frame field And (c) is a cross-sectional view taken along the line c-c of (b).
  • (A) is a top view which shows the structural example of the area
  • (b) is bb sectional drawing of (a)
  • (c) shows the effect of Embodiment 2.
  • FIG. 1 A further modification of Embodiment 1 is shown, (a) is a top view showing an example of composition of a display device, and (b) is a top view showing an example of composition of field XC which is a part of frame field And (c) is a cross-sectional view taken along the line c-c of (b).
  • (A) is a top view which shows the structural example of the area
  • Embodiment 2 A further modification of Embodiment 2 is shown, (a) is a top view showing an example of composition of a display device, and (b) is a top view showing an example of composition of field XC which is a part of frame field And (c) is a cross-sectional view taken along the line c-c of (b).
  • (A) is a top view which shows the structural example of the area
  • FIG. (A) is a plan view showing a reference embodiment, (b) is a bb sectional view of (a), and (c) is a cc sectional view of (a).
  • Embodiment 3 The modification of Embodiment 3 is shown, (a) is a top view, (b) is a bb sectional view of (a). 14 shows a further modification of the third embodiment, in which (a) is a plan view and (b) is a bb cross-sectional view of (a).
  • a further modification of Embodiment 3 is shown, (a) is a top view showing an example of composition of a display device, and (b) is a top view showing an example of composition of field XC which is a part of frame field And (c) is a cross-sectional view taken along the line c-c of (b).
  • the same layer means that it is formed in the same process (film forming step), and "the lower layer” is formed in the process before the layer to be compared “Upper layer” means being formed in a process later than the layer to be compared.
  • FIG. 1 is a flowchart showing an example of a method of manufacturing a display device.
  • FIG. 2 is a cross-sectional view showing the display unit of the display device.
  • FIG. 3 is a plan view showing the configuration of the display device.
  • the resin layer 12 is formed on a translucent support substrate (for example, mother glass) (step S1).
  • the barrier layer 3 is formed (step S2).
  • the TFT layer 4 is formed (step S3).
  • a top emission type light emitting element layer for example, an OLED element layer
  • the sealing layer 6 is formed (step S5).
  • an upper film is attached on the sealing layer 6 (step S6).
  • the lower surface of the resin layer 12 is irradiated with laser light through the support substrate to reduce the bonding strength between the support substrate and the resin layer 12, and the support substrate is peeled off from the resin layer 12 (step S7).
  • the lower film 10 is attached to the lower surface of the resin layer 12 (step S8).
  • the laminate including the lower surface film 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer 6 is divided to obtain a plurality of pieces (step S9).
  • the functional film 39 is attached to the obtained piece (step S10).
  • the electronic circuit board (for example, an IC chip) 50 is mounted on the terminal portion 44 provided in the frame area NA outside the display portion DA (see FIG. 3) (step S11).
  • the below-mentioned display device manufacturing apparatus performs said each step.
  • a polyimide etc. are mentioned, for example.
  • a polyethylene terephthalate (PET) is mentioned, for example.
  • the barrier layer 3 is a layer that prevents foreign matter such as water and oxygen from reaching the TFT layer 4 and the light emitting element layer 5, and for example, a silicon oxide film, a silicon nitride film, or an oxynitride formed by a CVD method. It can be composed of a silicon film or a laminated film of these.
  • the TFT layer 4 includes the semiconductor film 15, the inorganic insulating film 16 (gate insulating film) above the semiconductor film 15, the gate electrode GE above the inorganic insulating film 16, and the inorganic insulating layer above the gate electrode GE.
  • the planarizing film 21 (interlayer insulating film).
  • driver circuits DRa and DRb and a terminal unit 44 are disposed in a frame area NA surrounding the display unit DA, and the terminal unit 44 and the driver DRa are connected via peripheral wiring included in the area XA.
  • the terminal portion 44 and the driver DRb are connected via the peripheral wiring included in the region XB.
  • the driver circuits DRa and DRb may be monolithic circuits formed in the TFT layer 4.
  • the semiconductor film 15 is made of, for example, low temperature polysilicon (LTPS) or an oxide semiconductor, and the thin film transistor Tr (TFT) is configured to include the semiconductor film 15, the inorganic insulating film 16, and the gate electrode GE.
  • LTPS low temperature polysilicon
  • TFT thin film transistor Tr
  • the thin film transistor Tr is shown in the top gate structure in FIG. 2, it may be a bottom gate structure.
  • Al aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), the gate electrode GE, the capacitance electrode CE, the source wiring SH, and the peripheral wiring TW It is comprised by the single layer film or laminated film of the metal containing at least one of copper (Cu).
  • the inorganic insulating films 16, 18 and 20 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • SiOx silicon oxide
  • SiNx silicon nitride
  • the planarizing film 21 can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic. As shown in FIG. 3, in the frame area NA, a first bank FB surrounding the display area DA and the driver circuits DRa and DRb on both sides thereof and a second bank SB surrounding the first bank FB are provided. The first bank FB and the second bank SB are formed, for example, in the same layer (in the same process) as the planarizing film 21.
  • the light emitting element layer 5 (for example, an organic light emitting diode layer) includes an anode 22 above the planarization film 21, an insulating anode cover film 23 covering the edge of the anode 22, and an EL (electro Luminescent element ED including a layer 24 and a cathode 25 above the EL layer 24 and including, for each sub-pixel, an island-like anode 22, an EL layer 24, and a cathode 25 (for example, OLED: organic light emitting diode And sub-pixel circuits for driving the same.
  • the anode cover film 23 can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the EL layer 24 is configured, for example, by laminating a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in order from the lower layer side.
  • the light emitting layer is formed in an island shape for each sub-pixel by a vapor deposition method or an inkjet method.
  • the other layers are formed in island or solid (common layer).
  • the structure which does not form one or more layers among a positive hole injection layer, a positive hole transport layer, an electron carrying layer, and an electron injection layer is also possible.
  • the anode (anode) 22 is formed of, for example, a laminate of ITO (Indium Tin Oxide) and Ag (silver) or an alloy containing Ag, and has light reflectivity.
  • the cathode 25 can be made of a translucent conductive material such as MgAg alloy (very thin film), ITO (Indium Tin Oxide), IZO (Indium zinc Oxide), or the like.
  • the drive current between the anode 22 and the cathode 25 causes holes and electrons to recombine in the EL layer 24 and the resulting excitons fall to the ground state, whereby light is generated. Released. Since the cathode 25 is translucent and the anode 22 is light reflective, the light emitted from the EL layer 24 is directed upward to be top emission.
  • the light emitting element layer 5 is not limited to forming an OLED element, and may form an inorganic light emitting diode or a quantum dot light emitting diode.
  • the sealing layer 6 is translucent, and the inorganic sealing film 26 covering the cathode 25, the organic sealing film 27 above the inorganic sealing film 26, and the inorganic sealing above the organic sealing film 27. And a membrane 28.
  • the sealing layer 6 covering the light emitting element layer 5 prevents the penetration of foreign matter such as water and oxygen into the light emitting element layer 5.
  • Each of the inorganic sealing film 26 and the inorganic sealing film 28 can be formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by a CVD method.
  • the organic sealing film 27 is a translucent organic film having a planarization effect, and can be made of a coatable organic material such as acrylic.
  • the lower surface film 10 is for adhering to the lower surface of the resin layer 12 after peeling off the support substrate to realize a display device excellent in flexibility.
  • Examples of the material include PET and the like.
  • the functional film 39 has, for example, an optical compensation function, a touch sensor function, a protection function, and the like.
  • step S5 the case of manufacturing a flexible display device
  • step S9 the process proceeds from step S5 to step S9 in FIG.
  • Embodiment 1 4 (a) is a plan view showing a configuration example of the area XA which is a part of the frame area
  • FIG. 4 (b) is a cross-sectional view taken along the line bb of FIG. 4 (a).
  • FIG. 4 the description of the functional film 39 is omitted.
  • a first bank FB provided outside the display portion DA and a second bank SB provided outside the first bank FB
  • a plurality of peripheral wirings TW1 and TW2 formed in a lower layer than the first bank FB and the second bank SB and intersecting the first bank FB and the second bank SB, the first bank FB, the second bank SB and the periphery
  • the inorganic sealing film 26 covering the wires TW1 and TW2, the organic sealing film 27 above the inorganic sealing film 26, and the inorganic sealing film 28 covering the organic sealing film 27 are included.
  • the first bank FB is formed in the same layer as the planarizing film 21
  • the lower portion 21b of the second bank SB is formed in the same layer as the planarizing film 21
  • the upper portion 23b is formed in the same layer as the anode cover film 23
  • the second bank SB is formed thicker (higher) than the first bank FB.
  • the peripheral wires TW1 and TW2 are formed in the source layer (the same layer as the source wire SH in FIG. 2).
  • the first bank FB is a front barrier for stopping droplets when the organic sealing film 27 is applied by the inkjet method
  • the second bank SB is a rear barrier for stopping droplets over the first bank FB.
  • the entire shape of the first bank FB and the second bank SB includes a corner portion having a frame shape surrounding the display portion DA and having a curvature, and in plan view, a plurality of peripheral wires TW1. TW2 crosses the corner of each of the first bank FB and the second bank SB.
  • corner portions of the first bank FB and the second bank SB having curvatures are linearly described.
  • the peripheral wiring TW1 includes a plurality of bending points k1 and k2 provided between the first bank FB and the second bank SB in plan view, and bends 90 degrees at each of the bending points k1 and k2.
  • the peripheral wiring TW2 includes a plurality of bending points K1 and K2 provided between the first bank FB and the second bank SB in plan view, and bends 90 degrees at each of the bending points K1 and K2 (between the bending points K1 and K2 The part of is taken as the bending part KS).
  • the peripheral wires TW1 and TW2 have crank shapes that bend in the same direction (leftward in FIG. 4A) and are adjacent to each other.
  • the organic sealing film 27 when the organic sealing film 27 is applied by the inkjet method, it is assumed that the droplet 27L passes over the first bank FB and flows between the peripheral wirings TW1 and TW2. Also, the bent portion KS of the peripheral wiring TW2 serves as a barrier. Therefore, the risk that the droplet 27L will overrun the second bank SB is reduced.
  • the frame-shaped first bank FB and second bank SB function as barriers for the peripheral wires TW1 and TW2 intersecting the corner portion because the height of the corner portion tends to be smaller (than the height of the linear portion) The significance of providing a bend is significant.
  • FIG. 5 shows a modification of the first embodiment
  • FIG. 5 (a) is a plan view showing a configuration example of the region XA
  • FIG. 5 (b) is a bb of FIG. 5 (a).
  • FIG. 5B the peripheral wires TW1 and TW2 can also be formed in the gate layer (the same layer as the gate electrode GE in FIG. 2).
  • FIG. 6 shows a further modification of the first embodiment
  • FIG. 6 (a) is a plan view showing a configuration example of the area XA
  • FIG. 6 (b) is a diagram of b- of FIG. 6 (a). It is b sectional drawing.
  • the lower portion 21f is formed in the same layer as the planarizing film 21 (see FIG. 2)
  • the upper portion 23f is an anode cover film 23 (FIG. 6B). 2) It can also be formed in the same layer.
  • FIG. 7 shows a further modification of the first embodiment
  • FIG. 7 (a) is a plan view showing a configuration example of a display device
  • FIG. 7 (b) is a region XC which is a part of a frame region
  • 7 (c) is a cross-sectional view taken along the line cc in FIG. 7 (b).
  • the peripheral wiring TW3 intersects with straight portions other than the corner portions of the first bank FB and the second bank SB
  • the peripheral wiring TW3 is the first bank FB and the second bank SB in plan view. It can be set as the structure containing the some bending point K3 * K4 located between (The part between bending point K3 * K4 is made into the bending part KS.).
  • FIG. 8 (a) is a plan view showing a configuration example of a region XA which is a part of the frame region
  • FIG. 8 (b) is a bb cross-sectional view of FIG. 8 (a).
  • FIG. 8C is a cross-sectional view showing the effect of the second embodiment.
  • the description of the functional film 39 is omitted.
  • a first bank FB provided outside the display portion DA and a second bank SB provided outside the first bank FB
  • a plurality of peripheral wirings TW1 and TW2 which are formed in a lower layer than the first bank FB and the second bank SB and intersect the first bank FB and the second bank SB in plan view, the first bank FB, and the second bank
  • Inorganic sealing film 26 covering SB and peripheral wires TW1 and TW2
  • organic sealing film 27 above upper layer of inorganic sealing film 26, and inorganic sealing film 28 covering organic sealing film 27 are included.
  • the first bank FB and the second bank SB are formed in the same layer as the planarizing film 21, and the peripheral wires TW1 and TW2 are formed in the source layer.
  • the peripheral wiring TW1 includes a stem ms and a branch js extending from the stem ms, which are provided between the first bank FB and the second bank SB in a plan view.
  • the peripheral wiring TW2 includes a trunk MS and a branch JS protruding from the first bank FB and the second bank SB in a plan view.
  • the branch portion js of one of the two peripheral wirings TW1 and TW2 and the branch portion JS of the other TW2 adjacent to each other are alternately arranged so as not to short circuit each other.
  • the peripheral wiring TW1 is a plurality of bends which become the roots of the plurality of branches js (the intersections of the trunk ms and the plurality of branches js) between the first bank FB and the second bank SB in plan view. It includes points k1 and k2.
  • the organic sealing film 27 when the organic sealing film 27 is applied by the inkjet method, it is assumed that the droplet 27L passes over the first bank FB and flows between the peripheral wirings TW1 and TW2. Also, multiple branches js ⁇ JS will be a barrier. Therefore, the risk that the droplet 27L will overrun the second bank SB is reduced.
  • the frame-shaped first bank FB and second bank SB function as barriers for the peripheral wires TW1 and TW2 intersecting the corner portion because the height of the corner portion tends to be smaller (than the height of the linear portion) The significance of providing branches is great. Further, the peripheral wiring can be reduced in resistance by providing the branch portion.
  • the peripheral wires TW1 and TW2 can be formed in the gate layer (the same layer as the gate electrode GE in FIG. 2).
  • the lower part of each of the first bank FB and the second bank SB is formed in the same layer as the flattening film 21 (see FIG. 2), and the upper part is formed in the same layer as the anode cover film 23 (see FIG. 2). You can also.
  • FIG. 9 shows a further modification of the second embodiment
  • FIG. 9 (a) is a plan view showing a configuration example of a display device
  • FIG. 9 (b) is a region XC which is a part of a frame region
  • 9 (c) is a cross-sectional view taken along the line c-c of FIG. 9 (b).
  • the peripheral wiring TW3 is the first bank FB and the second bank SB in plan view. It can be set as the structure provided with the executive ms and the branch part js which overhangs from this provided between.
  • FIG. 10 (a) is a plan view showing a configuration example of a region XA which is a part of the frame region, and FIG. 10 (b) is a bb cross-sectional view of FIG. 10 (a). ) Is a cross-sectional view taken along a line c-c in FIG. In FIG. 10, the description of the functional film 39 is omitted.
  • Fig.11 (a) is a top view which shows reference form
  • FIG.11 (b) is bb sectional drawing of Fig.11 (a)
  • FIG.11 (c) is c of FIG. 11 (a).
  • FIG. 6C is a cross-sectional view.
  • a first bank FB provided outside the display portion DA and a second bank SB provided outside the first bank FB
  • a plurality of peripheral wirings TW1 and TW2 which are formed in a lower layer than the first bank FB and the second bank SB and intersect the first bank FB and the second bank SB in plan view, the first bank FB, and the second bank
  • Inorganic sealing film 26 covering SB and peripheral wires TW1 and TW2
  • organic sealing film 27 above upper layer of inorganic sealing film 26, and inorganic sealing film 28 covering organic sealing film 27 are included.
  • the first bank FB and the second bank SB are formed in the same layer as the planarizing film 21, and the peripheral wires TW1 and TW2 are formed in the source layer.
  • the interbank insulating film MH having a smaller thickness than the first bank FB is provided in the same layer as the planarizing film 21 between the first bank FB and the second bank SB, and the interbank insulating film MH is formed.
  • the peripheral wires TW1 and TW2 are covered.
  • the inter-bank insulating film MH is a resin film (made of the same material as the planarizing film 21) having a thickness smaller than that of the second bank SB, and is formed without a gap from the first bank FB to the second bank SB.
  • the interbank insulating film MH since the interbank insulating film MH is provided, almost no unevenness due to the peripheral wirings TW1 and TW2 is generated on the surface of the inorganic sealing film 26. Therefore, when the organic sealing film 27 is applied by the inkjet method, even if the droplet gets over the first bank FB, the possibility of the second bank SB being over is reduced. In the reference embodiment of FIG. 11 in which the interbank insulating film MH is not provided, there is a possibility that the droplets having passed over the first bank FB may flow through the recess QB due to the peripheral wires TW1 and TW2 and over the second bank SB. .
  • the frame-shaped first bank FB and second bank SB tend to have a smaller height (than the height of the straight portion) at the corner portion, so the corner portion of the first bank FB and the corner portion of the second bank SB There is great significance in providing the interbank insulating film MH between them and filling in the recess due to the peripheral wires TW1 and TW2.
  • FIG. 12 shows a modification of the third embodiment
  • FIG. 12 (a) is a plan view showing a configuration example of the area XA
  • FIG. 12 (b) is a bb of FIG. 12 (a).
  • FIG. 12B the peripheral wires TW1 and TW2 can also be formed in the gate layer (the same layer as the gate electrode GE in FIG. 2).
  • FIG. 13 shows a further modification of the third embodiment
  • FIG. 13 (a) is a plan view showing a configuration example of the region XA
  • FIG. 13 (b) is a diagram of b- of FIG. 13 (a). It is b sectional drawing.
  • the lower portion 21f is formed in the same layer as the planarizing film 21 (see FIG. 2)
  • the upper portion 23f is an anode cover film 23 (FIG. 13B). 2) It can also be formed in the same layer.
  • the interbank insulating film MH may be formed in the same layer (in the same process) as the planarization film 21 or in the same layer (in the same process) as the anode cover film 23.
  • FIG. 14 shows a further modification of the third embodiment
  • FIG. 14 (a) is a plan view showing a configuration example of a display device
  • FIG. 14 (b) is a region XC which is a part of a frame region
  • 14 (c) is a cross-sectional view taken along the line cc in FIG. 14 (b).
  • the interbank insulating film MH smaller in thickness than the FB can be provided in the same layer as the planarizing film 21, and the interbank insulating film MH can cover the peripheral wirings TW3 and TW4.
  • the electro-optical elements included in the display device according to the present embodiment are not particularly limited.
  • the display device according to the present embodiment includes, for example, an organic EL (Electro Luminescence) display provided with an OLED (Organic Light Emitting Diode) as an electro-optical element, and an inorganic light emitting diode as an electro-optical element Inorganic EL display, a QLED display provided with a QLED (Quantum dot Light Emitting Diode) as an electro-optical element, and the like.
  • a display unit including a plurality of light emitting elements, a first bank provided outside the display unit, a second bank provided outside the first bank, the first bank, and the second bank
  • a display device comprising a plurality of peripheral wirings formed in a lower layer than the first bank and intersecting the first bank and the second bank, Each peripheral wiring includes a plurality of bending points, and the plurality of bending points are provided between the first bank and the second bank in plan view.
  • each peripheral wire has a crank-shaped portion passing between the first bank and the second bank in a plan view.
  • Each peripheral wire includes a trunk and a branch projecting from the trunk, and an intersection of the trunk and the branch constitutes the bending portion, and the trunk and the branch have the first bank and the second bank in plan view.
  • a display unit including a plurality of light emitting elements, a first bank provided outside the display unit, a second bank provided outside the first bank, the first bank, and the second bank
  • a display device comprising a plurality of peripheral wirings formed in a lower layer than the first bank and intersecting the first bank and the second bank,
  • the inter-bank insulating film is a resin film having a thickness smaller than that of the second bank, and is formed without a gap from the first bank to the second bank so as to cover the plurality of peripheral wirings.
  • Aspect 7 A first inorganic sealing film covering the first bank and the second bank, an organic sealing film above the first inorganic sealing film, and a second inorganic sealing film covering the organic sealing film.
  • the first bank and the second bank are frame-shaped and include corners having a curvature
  • the first bank and the second bank are frame-shaped and include corners having a curvature
  • the display device according to, for example, the fifth aspect, wherein the inter-bank insulating film overlapping the plurality of peripheral wirings is provided between the corner portion of the first bank and the corner portion of the second bank in plan view.
  • the plurality of peripheral wirings are formed above the gate electrode of the TFT and below the planarizing film, or are formed in the same layer as the gate electrode, for example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示部（ＤＡ）と、前記表示部よりも外側に設けられた第１バンク（ＦＢ）と、前記第１バンクよりも外側に設けられた第２バンク（ＳＢ）と、前記第１バンクおよび前記第２バンクよりも下層に形成され、前記第１バンクおよび前記第２バンクと交差する複数の周辺配線（ＴＷ１～ＴＷ３）とを備えた表示デバイスであって、各周辺配線は複数の屈曲箇所（Ｋ１・Ｋ２）を含み、前記複数の屈曲箇所は、平面視における前記第１バンクおよび前記第２バンク間に設けられている。

Description

表示デバイス
　本発明は表示デバイスに関する。
　特許文献１には、発光素子を含む基板上にインクジェット法で封止材料を塗布する技術が開示されている。
日本国公開特許公報「特開２０１７－１７４６０７号公報（２０１７年９月２８日公開）」
　インクジェット法等の塗布法を用いて表示部を取り囲む額縁領域の所定位置まで封止膜を形成する場合、額縁領域の周辺配線に起因する凹凸に沿って液滴が外側に流れ、所定位置をオーバーするおそれがある。
　本発明の一態様に係る表示デバイスは、複数の発光素子を含む表示部と、前記表示部よりも外側に設けられた第１バンクと、前記第１バンクよりも外側に設けられた第２バンクと、前記第１バンクおよび前記第２バンクよりも下層に形成され、前記第１バンクおよび前記第２バンクと交差する複数の周辺配線とを備えた表示デバイスであって、各周辺配線は複数の屈曲箇所を含み、前記複数の屈曲箇所は、平面視における前記第１バンクおよび前記第２バンク間に設けられている。
　本発明の一態様によれば、周辺配線の上層に形成される封止膜が第２バンクをオーバーするおそれが低減する。
表示デバイスの製造方法の一例を示すフローチャートである。 表示デバイスの表示部の構成例を示す断面図である。 表示デバイスの構成例を示す平面図である。 （ａ）は実施形態１での領域ＸＡの構成例を示す平面図であり、（ｂ）は、（ａ）のｂ－ｂ断面図であり、（ｃ）は、実施形態１の効果を示す断面図である。 実施形態１の変形例を示すものであり、（ａ）は平面図、（ｂ）は、（ａ）のｂ－ｂ断面図である。 実施形態１のさらなる変形例を示すものであり、（ａ）は平面図、（ｂ）は、（ａ）のｂ－ｂ断面図である。 実施形態１のさらなる変形例を示すものであって、（ａ）は表示デバイスの構成例を示す平面図であり、（ｂ）は額縁領域の一部である領域ＸＣの構成例を示す平面図であり、（ｃ）は、（ｂ）のｃ－ｃ断面図である。 （ａ）は実施形態２での領域ＸＡの構成例を示す平面図であり、（ｂ）は、（ａ）のｂ－ｂ断面図であり、（ｃ）は、実施形態２の効果を示す断面図である。 実施形態２のさらなる変形例を示すものであって、（ａ）は表示デバイスの構成例を示す平面図であり、（ｂ）は額縁領域の一部である領域ＸＣの構成例を示す平面図であり、（ｃ）は、（ｂ）のｃ－ｃ断面図である。 （ａ）は実施形態３での領域ＸＡの構成例を示す平面図であり、（ｂ）は、（ａ）のｂ－ｂ断面図であり、（ｃ）は、（ａ）のｃ－ｃ断面図である。 （ａ）は参考形態を示す平面図であり、（ｂ）は、（ａ）のｂ－ｂ断面図であり、（ｃ）は、（ａ）のｃ－ｃ断面図である。 実施形態３の変形例を示すものであり、（ａ）は平面図、（ｂ）は、（ａ）のｂ－ｂ断面図である。 実施形態３のさらなる変形例を示すものであり、（ａ）は平面図、（ｂ）は、（ａ）のｂ－ｂ断面図である。 実施形態３のさらなる変形例を示すものであって、（ａ）は表示デバイスの構成例を示す平面図であり、（ｂ）は額縁領域の一部である領域ＸＣの構成例を示す平面図であり、（ｃ）は、（ｂ）のｃ－ｃ断面図である。
　以下においては、「同層」とは同一のプロセス（成膜工程）にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　図１は表示デバイスの製造方法の一例を示すフローチャートである。図２は、表示デバイスの表示部を示す断面図である。図３は表示デバイスの構成を示す平面図である。
　フレキシブルな表示デバイスを製造する場合、図１～図３に示すように、まず、透光性の支持基板（例えば、マザーガラス）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、ＴＦＴ層４を形成する（ステップＳ３）。次いで、トップエミッション型の発光素子層（例えば、ＯＬＥＤ素子層）５を形成する（ステップＳ４）。次いで、封止層６を形成する（ステップＳ５）。次いで、封止層６上に上面フィルムを貼り付ける（ステップＳ６）。
　次いで、支持基板越しに樹脂層１２の下面にレーザ光を照射して支持基板および樹脂層１２間の結合力を低下させ、支持基板を樹脂層１２から剥離する（ステップＳ７）。次いで、樹脂層１２の下面に下面フィルム１０を貼り付ける（ステップＳ８）。次いで、下面フィルム１０、樹脂層１２、バリア層３、ＴＦＴ層４、発光素子層５、封止層６を含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片に機能フィルム３９を貼り付ける（ステップＳ１０）。次いで、表示部ＤＡ（図３参照）よりも外側の額縁領域ＮＡに設けられた端子部４４に電子回路基板（例えば、ＩＣチップ）５０をマウントする（ステップＳ１１）。なお、前記各ステップは、後述の表示デバイス製造装置が行う。
　樹脂層１２の材料としては、例えばポリイミド等が挙げられ、下面フィルム１０の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）が挙げられる。
　バリア層３は、水、酸素等の異物がＴＦＴ層４や発光素子層５に到達することを防ぐ層であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層のゲート電極ＧＥと、ゲート電極ＧＥよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の容量配線ＣＥと、容量配線ＣＥよりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層の、ソース配線ＳＨと、ソース配線ＳＨよりも上層の平坦化膜２１（層間絶縁膜）とを含む。
　図３に示すように、表示部ＤＡを取り囲む額縁領域ＮＡには、ドライバ回路ＤＲａ・ＤＲｂおよび端子部４４が配され、端子部４４およびドライバＤＲａが、領域ＸＡに含まれる周辺配線を介して接続され（後に詳述）、端子部４４およびドライバＤＲｂが、領域ＸＢに含まれる周辺配線を介して接続されている。ドライバ回路ＤＲａ・ＤＲｂは、ＴＦＴ層４に作りこまれるモノリシック回路でもよい。
　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体で構成され、半導体膜１５、無機絶縁膜１６、およびゲート電極ＧＥを含むように薄膜トランジスタＴｒ（ＴＦＴ）が構成される。図２では、薄膜トランジスタＴｒがトップゲート構造で示されているが、ボトムゲート構造でもよい。
　ゲート電極ＧＥ、容量電極ＣＥ、ソース配線ＳＨ、および周辺配線ＴＷは、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。
　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。
　平坦化膜２１は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。図３に示すように、額縁領域ＮＡには、表示部ＤＡおよびその両側のドライバ回路ＤＲａ・ＤＲｂを取り囲む第１バンクＦＢと、第１バンクＦＢを取り囲む第２バンクＳＢとが設けられる。第１バンクＦＢおよび第２バンクＳＢは、例えば平坦化膜２１と同層に（同一プロセスで）形成される。
　発光素子層５（例えば、有機発光ダイオード層）は、平坦化膜２１よりも上層のアノード２２と、アノード２２のエッジを覆う絶縁性のアノードカバー膜２３と、アノード２２よりも上層のＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４よりも上層のカソード２５とを含み、サブピクセルごとに、島状のアノード２２、ＥＬ層２４、およびカソード２５を含む発光素子ＥＤ（例えば、ＯＬＥＤ：有機発光ダイオード）と、これを駆動するサブ画素回路とが設けられる。アノードカバー膜２３は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、サブピクセルごとに島状に形成される。他の層は、島状あるいはベタ状（共通層）に形成する。また、正孔注入層、正孔輸送層、電子輸送層、電子注入層のうち１以上の層を形成しない構成も可能である。
　アノード（陽極）２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇ（銀）あるいはＡｇを含む合金との積層によって構成され、光反射性を有する。カソード２５は、ＭｇＡｇ合金（極薄膜）、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium zinc Oxide）等の透光性の導電材で構成することができる。
　発光素子層５がＯＬＥＤ層である場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子がＥＬ層２４内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。カソード２５が透光性であり、アノード２２が光反射性であるため、ＥＬ層２４から放出された光は上方に向かい、トップエミッションとなる。
　発光素子層５は、ＯＬＥＤ素子を構成する場合に限られず、無機発光ダイオードあるいは量子ドット発光ダイオードを構成してもよい。
　封止層６は透光性であり、カソード２５を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機封止膜２７と、有機封止膜２７よりも上層の無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　無機封止膜２６および無機封止膜２８はそれぞれ、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜２７は、平坦化効果のある透光性有機膜であり、アクリル等の塗布可能な有機材料によって構成することができる。
　下面フィルム１０は、支持基板を剥離した後に樹脂層１２の下面に貼り付けることで、柔軟性に優れた表示デバイスを実現するためのものであり、その材料としては、ＰＥＴ等が挙げられる。機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。
　以上、フレキシブルな表示デバイスを製造する場合について説明したが、非フレキシブルな表示デバイスを製造する場合は、基板の付け替え等が不要であるため、例えば、図１のステップＳ５からステップＳ９に移行する。
　〔実施形態１〕
　図４（ａ）は額縁領域の一部である領域ＸＡの構成例を示す平面図であり、図４（ｂ）は、図４（ａ）のｂ－ｂ断面図であり、図４（ｃ）は、実施形態１の効果を示す断面図である。図４では機能フィルム３９の記載を省いている。
　図３・図４に示すように、表示デバイス２の領域ＸＡには、表示部ＤＡよりも外側に設けられた第１バンクＦＢと、第１バンクＦＢよりも外側に設けられた第２バンクＳＢと、第１バンクＦＢおよび第２バンクＳＢよりも下層に形成され、第１バンクＦＢおよび第２バンクＳＢと交差する複数の周辺配線ＴＷ１・ＴＷ２と、第１バンクＦＢ、第２バンクＳＢおよび周辺配線ＴＷ１・ＴＷ２を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機封止膜２７と、有機封止膜２７を覆う無機封止膜２８とが含まれる。
　第１バンクＦＢは平坦化膜２１と同層に形成され、第２バンクＳＢの下部２１ｂは平坦化膜２１と同層に形成され、上部２３ｂはアノードカバー膜２３と同層に形成され、外側の第２バンクＳＢは第１バンクＦＢよりも厚く（高く）形成されている。なお、周辺配線ＴＷ１・ＴＷ２はソース層（図２のソース配線ＳＨと同層）に形成されている。
　第１バンクＦＢは有機封止膜２７をインクジェット法で塗布する際の液滴を止める前段障壁であり、第２バンクＳＢは第１バンクＦＢを乗り越えた液滴を止めるための後段障壁である。図３に示すように、第１バンクＦＢおよび第２バンクＳＢの全体形状は、表示部ＤＡを取り囲む枠状であって曲率を有するコーナ部を含み、平面視においては、複数の周辺配線ＴＷ１・ＴＷ２が、第１バンクＦＢおよび第２バンクＳＢそれぞれのコーナ部と交差する。図４では、曲率を有する第１バンクＦＢおよび第２バンクＳＢのコーナ部を直線的に記載している。
　周辺配線ＴＷ１は、平面視における第１バンクＦＢおよび第２バンクＳＢ間に設けられた複数の屈曲箇所ｋ１・ｋ２を含み、屈曲箇所ｋ１・ｋ２それぞれにおいて９０度折れ曲がる。周辺配線ＴＷ２は、平面視における第１バンクＦＢおよび第２バンクＳＢ間に設けられた複数の屈曲箇所Ｋ１・Ｋ２を含み、屈曲箇所Ｋ１・Ｋ２それぞれにおいて９０度折れ曲がる（屈曲箇所Ｋ１・Ｋ２の間の部分を折れ曲がり部ＫＳとする）。周辺配線ＴＷ１・ＴＷ２は、同じ向き（図４（ａ）では左向き）に折れ曲がるクランク形状を有し、互いに隣り合う。
　実施形態１では、図４（ｃ）に示すように、有機封止膜２７をインクジェット法で塗布する際に、液滴２７Ｌが第１バンクＦＢを乗り越えて周辺配線ＴＷ１・ＴＷ２間を流れたとしても、周辺配線ＴＷ２の折れ曲がり部ＫＳが障壁となる。したがって、液滴２７Ｌが第２バンクＳＢをオーバーするおそれが低減する。枠状の第１バンクＦＢおよび第２バンクＳＢは、コーナ部の高さが（直線部の高さよりも）小さくなる傾向があるため、コーナ部と交差する周辺配線ＴＷ１・ＴＷ２に障壁として機能する折れ曲がり部を設ける意義は大きい。
　図５は実施形態１の変形例を示すものであって、図５（ａ）は領域ＸＡの構成例を示す平面図であり、図５（ｂ）は、図５（ａ）のｂ－ｂ断面図である。図５（ｂ）に示すように、周辺配線ＴＷ１・ＴＷ２をゲート層（図２のゲート電極ＧＥと同層）に形成することもできる。
　図６は実施形態１のさらなる変形例を示すものであって、図６（ａ）は領域ＸＡの構成例を示す平面図であり、図６（ｂ）は、図６（ａ）のｂ－ｂ断面図である。図６（ｂ）に示すように、第１バンクＦＢおよび第２バンクＳＢそれぞれについて、下部２１ｆを平坦化膜２１（図２参照）と同層に形成し、上部２３ｆをアノードカバー膜２３（図２参照）と同層に形成することもできる。
　前記各実施形態では、各周辺配線が第１バンクＦＢおよび第２バンクＳＢのコーナ部と交差する場合を説明しているが、これに限定されない。図７は実施形態１のさらなる変形例を示すものであって、図７（ａ）は表示デバイスの構成例を示す平面図であり、図７（ｂ）は額縁領域の一部である領域ＸＣの構成例を示す平面図であり、図７（ｃ）は、図７（ｂ）のｃ－ｃ断面図である。図７に示すように、周辺配線ＴＷ３が第１バンクＦＢおよび第２バンクＳＢのコーナ部以外の直線部分と交差する場合に、周辺配線ＴＷ３が、平面視における第１バンクＦＢおよび第２バンクＳＢ間に位置する複数の屈曲箇所Ｋ３・Ｋ４を含む構成とする（屈曲箇所Ｋ３・Ｋ４の間の部分を折れ曲がり部ＫＳとする）ことができる。
　〔実施形態２〕
　図８（ａ）は額縁領域の一部である領域ＸＡの構成例を示す平面図であり、図８（ｂ）は、図８（ａ）のｂ－ｂ断面図である。図８（ｃ）は、実施形態２の効果を示す断面図である。図８では機能フィルム３９の記載を省いている。
　図３・図８に示すように、表示デバイス２の領域ＸＡには、表示部ＤＡよりも外側に設けられた第１バンクＦＢと、第１バンクＦＢよりも外側に設けられた第２バンクＳＢと、第１バンクＦＢおよび第２バンクＳＢよりも下層に形成され、平面視において第１バンクＦＢおよび第２バンクＳＢと交差する複数の周辺配線ＴＷ１・ＴＷ２と、第１バンクＦＢ、第２バンクＳＢおよび周辺配線ＴＷ１・ＴＷ２を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機封止膜２７と、有機封止膜２７を覆う無機封止膜２８とが含まれる。　第１バンクＦＢおよび第２バンクＳＢは平坦化膜２１と同層に形成され、周辺配線ＴＷ１・ＴＷ２はソース層に形成されている。
　周辺配線ＴＷ１は、平面視における第１バンクＦＢおよび第２バンクＳＢ間に設けられた、幹部ｍｓおよびこれから張り出す枝部ｊｓを含む。周辺配線ＴＷ２は、平面視における第１バンクＦＢおよび第２バンクＳＢ間に設けられた、幹部ＭＳおよびこれから張り出す枝部ＪＳを含む。ここでは、隣り合う２つの周辺配線ＴＷ１・ＴＷ２の一方ＴＷ１の枝部ｊｓと他方ＴＷ２の枝部ＪＳとが、短絡しないように互い違いに配されている。
　実施形態２でも、例えば周辺配線ＴＷ１は、平面視における第１バンクＦＢおよび第２バンクＳＢ間に、複数の枝部ｊｓの付け根（幹部ｍｓと複数の枝部ｊｓの交点）となる複数の屈曲箇所ｋ１・ｋ２を含む。
　実施形態２では、図８（ｃ）に示すように、有機封止膜２７をインクジェット法で塗布する際に、液滴２７Ｌが第１バンクＦＢを乗り越えて周辺配線ＴＷ１・ＴＷ２間を流れたとしても、複数の枝部ｊｓ・ＪＳが障壁となる。したがって、液滴２７Ｌが第２バンクＳＢをオーバーするおそれが低減する。枠状の第１バンクＦＢおよび第２バンクＳＢは、コーナ部の高さが（直線部の高さよりも）小さくなる傾向があるため、コーナ部と交差する周辺配線ＴＷ１・ＴＷ２に障壁として機能する枝部を設ける意義は大きい。また、枝部を設けることで周辺配線を低抵抗化させることができる。
　実施形態２においても、周辺配線ＴＷ１・ＴＷ２をゲート層（図２のゲート電極ＧＥと同層）に形成することもできる。また、第１バンクＦＢおよび第２バンクＳＢそれぞれについて、下部を平坦化膜２１（図２参照）と同層に形成し、上部をアノードカバー膜２３（図２参照）と同層に形成することもできる。
　図９は実施形態２のさらなる変形例を示すものであって、図９（ａ）は表示デバイスの構成例を示す平面図であり、図９（ｂ）は額縁領域の一部である領域ＸＣの構成例を示す平面図であり、図９（ｃ）は、図９（ｂ）のｃ－ｃ断面図である。図９に示すように、周辺配線ＴＷ３が第１バンクＦＢおよび第２バンクＳＢのコーナ部以外の直線部分と交差する場合に、周辺配線ＴＷ３は、平面視における第１バンクＦＢおよび第２バンクＳＢ間に設けられた、幹部ｍｓおよびこれから張り出す枝部ｊｓを含む構成とすることができる。
　〔実施形態３〕
　図１０（ａ）は額縁領域の一部である領域ＸＡの構成例を示す平面図であり、図１０（ｂ）は、図１０（ａ）のｂ－ｂ断面図であり、図１０（ｃ）は、図１０（ａ）のｃ－ｃ断面図である。図１０では機能フィルム３９の記載を省いている。図１１（ａ）は参考形態を示す平面図であり、図１１（ｂ）は、図１１（ａ）のｂ－ｂ断面図であり、図１１（ｃ）は、図１１（ａ）のｃ－ｃ断面図である。
　図３・図１０に示すように、表示デバイス２の領域ＸＡには、表示部ＤＡよりも外側に設けられた第１バンクＦＢと、第１バンクＦＢよりも外側に設けられた第２バンクＳＢと、第１バンクＦＢおよび第２バンクＳＢよりも下層に形成され、平面視において第１バンクＦＢおよび第２バンクＳＢと交差する複数の周辺配線ＴＷ１・ＴＷ２と、第１バンクＦＢ、第２バンクＳＢおよび周辺配線ＴＷ１・ＴＷ２を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機封止膜２７と、有機封止膜２７を覆う無機封止膜２８とが含まれる。
　第１バンクＦＢおよび第２バンクＳＢは平坦化膜２１と同層に形成され、周辺配線ＴＷ１・ＴＷ２はソース層に形成されている。
　実施形態３では、第１バンクＦＢおよび第２バンクＳＢ間に、第１バンクＦＢよりも厚みの小さいバンク間絶縁膜ＭＨが、平坦化膜２１と同層に設けられ、バンク間絶縁膜ＭＨが周辺配線ＴＷ１・ＴＷ２を覆っている。バンク間絶縁膜ＭＨは、第２バンクＳＢよりも厚みが小さい（平坦化膜２１と同材料の）樹脂膜であって、第１バンクＦＢから第２バンクＳＢまで隙間なく形成されている。
　実施形態３では、バンク間絶縁膜ＭＨが設けられているため、無機封止膜２６表面に周辺配線ＴＷ１・ＴＷ２に起因する凹凸がほとんど生じていない。よって、有機封止膜２７をインクジェット法で塗布する際に、液滴が第１バンクＦＢを乗り越えたとしても第２バンクＳＢをオーバーするおそれが低減する。なお、バンク間絶縁膜ＭＨを設けない図１１の参考形態では、第１バンクＦＢを乗り越えた液滴が周辺配線ＴＷ１・ＴＷ２に起因する凹部ＱＢを流れて第２バンクＳＢをオーバーするおそれがある。枠状の第１バンクＦＢおよび第２バンクＳＢは、コーナ部の高さが（直線部の高さよりも）小さくなる傾向があるため、第１バンクＦＢのコーナ部および第２バンクＳＢのコーナ部の間にバンク間絶縁膜ＭＨを設けて周辺配線ＴＷ１・ＴＷ２に起因する凹部を埋める意義は大きい。
　図１２は実施形態３の変形例を示すものであって、図１２（ａ）は領域ＸＡの構成例を示す平面図であり、図１２（ｂ）は、図１２（ａ）のｂ－ｂ断面図である。図１２（ｂ）に示すように、周辺配線ＴＷ１・ＴＷ２をゲート層（図２のゲート電極ＧＥと同層）に形成することもできる。
　図１３は実施形態３のさらなる変形例を示すものであって、図１３（ａ）は領域ＸＡの構成例を示す平面図であり、図１３（ｂ）は、図１３（ａ）のｂ－ｂ断面図である。図１３（ｂ）に示すように、第１バンクＦＢおよび第２バンクＳＢそれぞれについて、下部２１ｆを平坦化膜２１（図２参照）と同層に形成し、上部２３ｆをアノードカバー膜２３（図２参照）と同層に形成することもできる。バンク間絶縁膜ＭＨについては、平坦化膜２１と同層に（同一プロセスで）形成してもよいし、アノードカバー膜２３と同層に（同一プロセスで）形成してもよい。
　図１４は実施形態３のさらなる変形例を示すものであって、図１４（ａ）は表示デバイスの構成例を示す平面図であり、図１４（ｂ）は額縁領域の一部である領域ＸＣの構成例を示す平面図であり、図１４（ｃ）は、図１４（ｂ）のｃ－ｃ断面図である。図１４に示すように、周辺配線ＴＷ３・ＴＷ４が第１バンクＦＢおよび第２バンクＳＢのコーナ部以外の直線部分と交差する場合に、第１バンクＦＢおよび第２バンクＳＢ間に、第１バンクＦＢよりも厚みの小さいバンク間絶縁膜ＭＨが、平坦化膜２１と同層に設けられ、バンク間絶縁膜ＭＨが周辺配線ＴＷ３・ＴＷ４を覆っている構成とすることができる。
　〔まとめ〕
　本実施形態にかかる表示デバイスが備える電気光学素子（電流によって輝度や透過率が制御される電気光学素子）は特に限定されるものではない。本実施形態にかかる表示装置としては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。
　〔態様１〕
　複数の発光素子を含む表示部と、前記表示部よりも外側に設けられた第１バンクと、前記第１バンクよりも外側に設けられた第２バンクと、前記第１バンクおよび前記第２バンクよりも下層に形成され、前記第１バンクおよび前記第２バンクと交差する複数の周辺配線とを備えた表示デバイスであって、
　各周辺配線は複数の屈曲箇所を含み、前記複数の屈曲箇所は、平面視における前記第１バンクおよび前記第２バンク間に設けられている表示デバイス。
　〔態様２〕
　各周辺配線は、平面視において前記第１バンクおよび前記第２バンク間を通る部分がクランク形状である例えば態様１記載の表示デバイス。
　〔態様３〕
　各周辺配線は幹部およびこれから張り出す枝部を含み、前記幹部および前記枝部の交点が前記屈曲箇所を構成し、前記幹部および前記枝部は、平面視における前記第１バンクおよび前記第２バンク間に設けられている例えば態様１記載の表示デバイス。
　〔態様４〕
　隣り合う２つの周辺配線の一方の枝部と他方の枝部とが互い違いに配されている例えば態様３記載の表示デバイス。
　〔態様５〕
　複数の発光素子を含む表示部と、前記表示部よりも外側に設けられた第１バンクと、前記第１バンクよりも外側に設けられた第２バンクと、前記第１バンクおよび前記第２バンクよりも下層に形成され、前記第１バンクおよび前記第２バンクと交差する複数の周辺配線とを備えた表示デバイスであって、
　前記第１バンクおよび前記第２バンク間に、前記第１バンクよりも厚みが小さいバンク間絶縁膜が設けられ、前記バンク間絶縁膜が前記複数の周辺配線と重なる表示デバイス。
　〔態様６〕
　前記バンク間絶縁膜は、前記第２バンクよりも厚みが小さい樹脂膜であって、前記複数の周辺配線を覆うように、前記第１バンクから前記第２バンクまで隙間なく形成されている例えば態様５記載の表示デバイス。
　〔態様７〕
　前記第１バンクおよび前記第２バンクを覆う第１無機封止膜と、前記第１無機封止膜よりも上層の有機封止膜と、前記有機封止膜を覆う第２無機封止膜とを備える例えば態様１～６のいずれか１項に記載の表示デバイス。
　〔態様８〕
　前記第１バンクおよび前記第２バンクは枠状であって曲率を有するコーナ部を含み、
　前記複数の周辺配線は、平面視における前記第１バンクのコーナ部および前記第２バンクのコーナ部の間に前記複数の屈曲箇所を含む例えば態様１に記載の表示デバイス。
　〔態様９〕
　前記第１バンクおよび前記第２バンクは枠状であって曲率を有するコーナ部を含み、
　平面視における前記第１バンクのコーナ部および前記第２バンクのコーナ部の間に、前記複数の周辺配線と重なる前記バンク間絶縁膜が設けられている例えば態様５に記載の表示デバイス。
　〔態様１０〕
　複数のＴＦＴと、前記複数のＴＦＴよりも上層かつ前記複数の発光素子よりも下層の平坦化膜とを備え、
　前記複数の周辺配線は、前記ＴＦＴのゲート電極よりも上層かつ前記平坦化膜よりも下層に形成されているか、あるいは前記ゲート電極と同層に形成されている例えば態様１～９のいずれか１項に記載の表示デバイス。
　〔態様１１〕
　前記第１バンクおよび第２バンクそれぞれの少なくとも一部が前記平坦化膜と同層に形成されている例えば態様１０に記載の表示デバイス。
　２　　表示デバイス
　３　　バリア層
　４　　ＴＦＴ層
　５　　発光素子層
　６　　封止層
　１２　樹脂層
　１６・１８・２０　無機絶縁膜
　２１　平坦化膜
　２３　アノードカバー膜
　２４　ＥＬ層
　２６・２８　無機封止膜
　２７　有機封止膜
　４４　端子部
　ＤＡ　表示部
　ＥＤ　発光素子
　ＴＷ１・ＴＷ２　周辺配線
　ＦＢ　第１バンク
　ＳＢ　第２バンク
　ＭＳ・ｍｓ　幹部
　ＪＳ・ｊｓ　枝部
　ＭＨ　バンク間絶縁膜
　ｋ１・ｋ２・Ｋ１・Ｋ２　屈曲箇所

Claims (11)

  1. 　複数の発光素子を含む表示部と、前記表示部よりも外側に設けられた第１バンクと、前記第１バンクよりも外側に設けられた第２バンクと、前記第１バンクおよび前記第２バンクよりも下層に形成され、前記第１バンクおよび前記第２バンクと交差する複数の周辺配線とを備えた表示デバイスであって、
    　各周辺配線は複数の屈曲箇所を含み、前記複数の屈曲箇所は、平面視における前記第１バンクおよび前記第２バンク間に設けられている表示デバイス。
  2. 　各周辺配線は、平面視において前記第１バンクおよび前記第２バンク間を通る部分がクランク形状である請求項１記載の表示デバイス。
  3. 　各周辺配線は幹部およびこれから張り出す枝部を含み、前記幹部および前記枝部の交点が前記屈曲箇所を構成し、
    　前記幹部および前記枝部は、平面視における前記第１バンクおよび前記第２バンク間に設けられている請求項１記載の表示デバイス。
  4. 　隣り合う２つの周辺配線の一方の枝部と他方の枝部とが互い違いに配されている請求項３記載の表示デバイス。
  5. 　複数の発光素子を含む表示部と、前記表示部よりも外側に設けられた第１バンクと、前記第１バンクよりも外側に設けられた第２バンクと、前記第１バンクおよび前記第２バンクよりも下層に形成され、前記第１バンクおよび前記第２バンクと交差する複数の周辺配線とを備えた表示デバイスであって、
    　前記第１バンクおよび前記第２バンク間に、前記第１バンクよりも厚みが小さいバンク間絶縁膜が設けられ、前記バンク間絶縁膜が前記複数の周辺配線と重なる表示デバイス。
  6. 　前記バンク間絶縁膜は、前記第２バンクよりも厚みが小さい樹脂膜であって、前記複数の周辺配線を覆うように、前記第１バンクから前記第２バンクまで隙間なく形成されている請求項５記載の表示デバイス。
  7. 　前記第１バンクおよび前記第２バンクを覆う第１無機封止膜と、前記第１無機封止膜よりも上層の有機封止膜と、前記有機封止膜を覆う第２無機封止膜とを備える請求項１～６のいずれか１項に記載の表示デバイス。
  8. 　前記第１バンクおよび前記第２バンクは枠状であって曲率を有するコーナ部を含み、
    　前記複数の周辺配線は、平面視における前記第１バンクのコーナ部および前記第２バンクのコーナ部の間に前記複数の屈曲箇所を含む請求項１に記載の表示デバイス。
  9. 　前記第１バンクおよび前記第２バンクは枠状であって曲率を有するコーナ部を含み、
    　平面視における前記第１バンクのコーナ部および前記第２バンクのコーナ部の間に、前記複数の周辺配線と重なる前記バンク間絶縁膜が設けられている請求項５に記載の表示デバイス。
  10. 　複数のＴＦＴと、前記複数のＴＦＴよりも上層かつ前記複数の発光素子よりも下層の平坦化膜とを備え、
    　前記複数の周辺配線は、前記ＴＦＴのゲート電極よりも上層かつ前記平坦化膜よりも下層に形成されているか、あるいは前記ゲート電極と同層に形成されている請求項１～９のいずれか１項に記載の表示デバイス。
  11. 　前記第１バンクおよび第２バンクそれぞれの少なくとも一部が前記平坦化膜と同層に形成されている請求項１０に記載の表示デバイス。
PCT/JP2017/046652 2017-12-26 2017-12-26 表示デバイス WO2019130427A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780097996.4A CN111527793B (zh) 2017-12-26 2017-12-26 显示设备
PCT/JP2017/046652 WO2019130427A1 (ja) 2017-12-26 2017-12-26 表示デバイス
US16/956,355 US11765941B2 (en) 2017-12-26 2017-12-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/046652 WO2019130427A1 (ja) 2017-12-26 2017-12-26 表示デバイス

Publications (1)

Publication Number Publication Date
WO2019130427A1 true WO2019130427A1 (ja) 2019-07-04

Family

ID=67065083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046652 WO2019130427A1 (ja) 2017-12-26 2017-12-26 表示デバイス

Country Status (3)

Country Link
US (1) US11765941B2 (ja)
CN (1) CN111527793B (ja)
WO (1) WO2019130427A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417863B2 (en) * 2018-03-27 2022-08-16 Sharp Kabushiki Kaisha Display device and production method therefor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061346A1 (fr) * 2002-01-15 2003-07-24 Seiko Epson Corporation Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique
JP2009048007A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 表示装置
JP2010145661A (ja) * 2008-12-17 2010-07-01 Canon Inc 表示装置
JP2011018686A (ja) * 2009-07-07 2011-01-27 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2012099290A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2016136515A (ja) * 2015-01-14 2016-07-28 パナソニックＩｐマネジメント株式会社 発光デバイス
US20170194397A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Organic light emitting display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
KR101818451B1 (ko) * 2010-12-24 2018-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR102158771B1 (ko) * 2013-08-08 2020-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치
EP2960962B1 (en) * 2014-06-25 2020-04-01 LG Display Co., Ltd. Organic light emitting display apparatus
KR102477299B1 (ko) * 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102409060B1 (ko) * 2015-09-11 2022-06-16 삼성디스플레이 주식회사 표시 장치
JP2017174607A (ja) 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
KR102571085B1 (ko) * 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102632616B1 (ko) * 2016-06-27 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
KR102516055B1 (ko) * 2016-07-05 2023-03-31 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US10743425B2 (en) * 2016-10-31 2020-08-11 Lg Display Co., Ltd. Display device and method for manufacturing the same
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061346A1 (fr) * 2002-01-15 2003-07-24 Seiko Epson Corporation Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique
JP2009048007A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 表示装置
JP2010145661A (ja) * 2008-12-17 2010-07-01 Canon Inc 表示装置
JP2011018686A (ja) * 2009-07-07 2011-01-27 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2012099290A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2016136515A (ja) * 2015-01-14 2016-07-28 パナソニックＩｐマネジメント株式会社 発光デバイス
US20170194397A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Organic light emitting display device

Also Published As

Publication number Publication date
US20200335564A1 (en) 2020-10-22
CN111527793B (zh) 2023-07-04
CN111527793A (zh) 2020-08-11
US11765941B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
WO2019064534A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
CN110892469B (zh) 显示器件、显示器件的制造方法、显示器件的制造装置
WO2019058501A1 (ja) 表示デバイス、及び、表示デバイスの製造方法
CN112385313B (zh) 显示设备
WO2019187159A1 (ja) 表示デバイス
WO2019198163A1 (ja) 表示デバイス
US11538894B2 (en) Display device with overlapped wiring lines at periphery of cutout region
WO2019021467A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2019064591A1 (ja) 表示デバイス、表示デバイスの製造方法
US11417281B2 (en) Display device
WO2019167279A1 (ja) 表示装置
WO2018179215A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、実装装置、コントローラ
WO2019130427A1 (ja) 表示デバイス
CN112425264B (zh) 显示装置
US11943977B2 (en) Display device
CN111937059B (zh) 显示装置以及显示装置的制造方法
JP2010277781A (ja) 有機ｅｌ装置
WO2019064592A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
US20220052292A1 (en) Display device and method for manufacturing display device
WO2020202281A1 (ja) 表示装置
WO2021090408A1 (ja) 表示装置
WO2019187047A1 (ja) 表示デバイス
WO2020202576A1 (ja) 表示装置
WO2019187161A1 (ja) 表示デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17936775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17936775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP