WO2019021467A1 - 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 - Google Patents

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 Download PDF

Info

Publication number
WO2019021467A1
WO2019021467A1 PCT/JP2017/027479 JP2017027479W WO2019021467A1 WO 2019021467 A1 WO2019021467 A1 WO 2019021467A1 JP 2017027479 W JP2017027479 W JP 2017027479W WO 2019021467 A1 WO2019021467 A1 WO 2019021467A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
layer
display device
bent portion
film
Prior art date
Application number
PCT/JP2017/027479
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
雅貴 山中
庸輔 神崎
誠二 金子
昌彦 三輪
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2017/027479 priority Critical patent/WO2019021467A1/ja
Priority to US16/466,365 priority patent/US20200066822A1/en
Publication of WO2019021467A1 publication Critical patent/WO2019021467A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Definitions

  • the present invention relates to display devices.
  • Patent Document 1 discloses a configuration in which a peripheral region of a display device is bent.
  • a display device includes a resin layer, a TFT layer above the resin layer, and a light emitting element layer above the TFT layer, and a display in which a bent portion is provided at the periphery A device, comprising: a terminal wire connected to a terminal through the bent portion; and an auxiliary wire, wherein the terminal wire is a first wire and a second wire positioned on both sides of the bent portion, and the bent portion And the third wiring electrically connected to each of the first wiring and the second wiring, and the auxiliary wiring overlaps the third wiring at the bent portion via a flexible insulating film.
  • Embodiment 1 The example of the disconnection correction in Embodiment 1 is shown, (a) is a top view, (b) is a cross-sectional view along an A-A 'line, and (c) is a cross-sectional view showing a bent portion.
  • It is a block diagram which shows the structure of a display device manufacturing apparatus.
  • the structure of the non-display area of Embodiment 2 is shown, (a) is a top view, (b) is a cross-sectional view taken along the line AA ′, and (c) is a cross-sectional view taken along the line BB ′. is there. It is sectional drawing which shows the bending structure of the non-display area of a display device.
  • FIG. 7 is a flowchart showing an example of forming a TFT layer in Embodiment 2.
  • the example of the disconnection correction in Embodiment 2 is shown, (a) is a top view, (b) is a cross-sectional view along an A-A 'line, and (c) is a cross-sectional view showing a bent portion.
  • FIG. 18 is a cross-sectional view showing the configuration of a non-display area of Embodiment 3.
  • 7 is a flowchart showing an example of forming a TFT layer in Embodiment 3.
  • FIG. 18 is a cross-sectional view showing an example of the disconnection correction in the third embodiment.
  • FIG. 1 is a flowchart showing an example of a method of manufacturing a display device.
  • FIG. 2 is a cross-sectional view showing a configuration example of a display unit of the display device.
  • FIG. 3 is a plan view showing a configuration example of a display device.
  • “same layer” means being formed of the same material in the same process
  • “lower layer” means being formed in a process earlier than the layer to be compared
  • “Upper layer” means that it is formed in a later process than the layer to be compared.
  • the resin layer 12 is formed on a translucent support substrate (for example, a mother glass substrate) (step S1).
  • the barrier layer 3 is formed (step S2).
  • the TFT layer 4 including the terminal TM and the terminal wiring TW is formed (step S3).
  • a top emission type light emitting element layer for example, an OLED element layer
  • the sealing layer 6 is formed (step S5).
  • an upper film is attached on the sealing layer 6 (step S6).
  • the lower surface of the resin layer 12 is irradiated with laser light through the support substrate to reduce the bonding strength between the support substrate and the resin layer 12, and the support substrate is peeled off from the resin layer 12 (step S7).
  • the lower film 10 is attached to the lower surface of the resin layer 12 (step S8).
  • the laminate including the lower surface film 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer 6 is divided to obtain a plurality of pieces (step S9).
  • the functional film 39 is attached to the obtained piece (step S10).
  • an electronic circuit board for example, an IC chip
  • step S11 Next, edge folding (processing to fold the bent portion CL in FIG.
  • step S12 a disconnection inspection is performed, and if there is a disconnection, correction is performed (step S13).
  • the below-mentioned display device manufacturing apparatus performs said each step.
  • Examples of the material of the resin layer 12 include polyimide, epoxy, polyamide and the like. Examples of the material of the lower film 10 include polyethylene terephthalate (PET).
  • the barrier layer 3 is a layer that prevents moisture and impurities from reaching the TFT layer 4 and the light emitting element layer 5 when the display device is used, and is, for example, a silicon oxide film, a silicon nitride film, formed by CVD. Alternatively, it can be formed of a silicon oxynitride film or a laminated film of these.
  • the TFT layer 4 includes the semiconductor film 15, the inorganic insulating film 16 (gate insulating film) above the semiconductor film 15, the gate electrode GE above the inorganic insulating film 16, and the inorganic insulating layer above the gate electrode GE.
  • the thin film transistor Tr is configured to include the semiconductor film 15, the inorganic insulating film 16 (gate insulating film), and the gate electrode GE.
  • the semiconductor film 15 is made of, for example, low temperature polysilicon (LTPS) or an oxide semiconductor.
  • LTPS low temperature polysilicon
  • FIG. 2 shows a TFT in which the semiconductor film 15 is a channel in a top gate structure, it may have a bottom gate structure (for example, when the channel of the TFT is an oxide semiconductor).
  • Al aluminum
  • tungsten W
  • Mo molybdenum
  • Ta tantalum
  • Cr chromium
  • titanium gate electrode GE, capacitance electrode CE, source wiring SH, terminal wiring TW, and terminal TM
  • It is comprised by the single layer film or laminated film of the metal containing at least one of Ti) and copper (Cu).
  • the inorganic insulating films 16, 18 and 20 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • SiOx silicon oxide
  • SiNx silicon nitride
  • the planarizing film (interlayer insulating film) 21 can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the light emitting element layer 5 (for example, an organic light emitting diode layer) includes an anode 22 above the planarization film 21, a bank 23 (electrode edge cover) covering the edge of the anode 22, and an EL (electro A light emitting element (e.g., OLED: organic light emitting diode) including a luminescent layer 24 and a cathode 25 above the EL layer 24 and including an island-like anode 22, an EL layer 24 and a cathode 25 for each sub-pixel And a sub-pixel circuit for driving the same.
  • the bank 2323 can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the EL layer 24 is configured, for example, by laminating a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in order from the lower layer side.
  • the light emitting layer is formed in an island shape for each sub-pixel by a vapor deposition method or an ink jet method, but the other layers can be a common layer in a solid state.
  • the structure which does not form one or more layers among a positive hole injection layer, a positive hole transport layer, an electron carrying layer, and an electron injection layer is also possible.
  • the anode (anode) 22 is formed, for example, by laminating ITO (Indium Tin Oxide) and Ag (silver) or an alloy containing Ag, and has light reflectivity (described in detail later).
  • the cathode 25 can be made of a translucent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium zinc Oxide).
  • the drive current between the anode 22 and the cathode 25 causes holes and electrons to recombine in the EL layer 24 and the resulting excitons fall to the ground state, whereby light is generated. Released. Since the cathode 25 is translucent and the anode 22 is light reflective, the light emitted from the EL layer 24 is directed upward to be top emission.
  • the light emitting element layer 5 is not limited to forming an OLED element, and may form an inorganic light emitting diode or a quantum dot light emitting diode.
  • the sealing layer 6 is translucent, and the first inorganic sealing film 26 covering the cathode 25, the organic sealing film 27 formed on the upper side of the first inorganic sealing film 26, and the organic sealing film 27. And a second inorganic sealing film 28 covering the The sealing layer 6 covering the light emitting element layer 5 prevents the penetration of foreign matter such as water and oxygen into the light emitting element layer 5.
  • Each of the first inorganic sealing film 26 and the second inorganic sealing film 28 may be formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by CVD. it can.
  • the organic sealing film 27 is a translucent organic film that is thicker than the first inorganic sealing film 26 and the second inorganic sealing film 28, and is made of a coatable photosensitive organic material such as polyimide or acrylic. Can.
  • the lower surface film 10 is for adhering to the lower surface of the resin layer 12 after peeling off the support substrate to realize a display device excellent in flexibility.
  • Examples of the material include PET and the like.
  • the functional film 39 has, for example, an optical compensation function, a touch sensor function, a protection function, and the like.
  • step S5 the case of manufacturing a flexible display device
  • step S9 the process proceeds from step S5 to step S9 in FIG.
  • FIG. 4 shows the periphery of the display device of Embodiment 1.
  • (a) is a top view
  • (b) is a cross-sectional view taken along the line AA ′
  • (c) is taken along the line BB ′.
  • FIG. 5 is a cross-sectional view showing an example of bending the non-display area of the display device.
  • the peripheral edge (non-display area) NA of the display device 2 is the lower surface film 10, the resin layer 12, the barrier layer 3, the inorganic insulating films 16 18 20, the reinforcing film EZ, the light emitting element A planarizing film 21 serving as an underlayer of the layer 5, a terminal TM, a terminal wiring TW connected to the terminal TM, and an auxiliary wiring SUW are included, and a bent portion CL is provided on the peripheral edge NA.
  • the terminal TM is connected to the display area DA by a terminal wire TW which passes through the bent portion CL.
  • the reinforcing film EZ is made of, for example, a photosensitive organic material that can be coated, such as polyimide and acrylic, and is formed above the inorganic insulating film 20 and below the planarizing film 21.
  • the display device 2 is bent 180 degrees at the bent portion CL, whereby the terminal TM disposed on the lower surface side is connected to the electronic circuit board 50 (IC chip or flexible printed board).
  • the electronic circuit board 50 IC chip or flexible printed board
  • the lower surface film 10, the barrier layer 3, and the inorganic insulating films 16, 18, and 20 are penetrated in the bent portion CL.
  • a penetrating portion Nx is formed in lower surface film 10
  • a penetrating portion Na is formed in barrier layer 3
  • a penetrating portion Nb is formed in inorganic insulating film 16
  • a penetrating portion Nc is formed in inorganic insulating film 18.
  • the penetration portion Nd is formed in the inorganic insulating film 20, and in a plan view, the penetration portion Na is aligned with the penetration portion Nx ⁇ Nb ⁇ Nc ⁇ Nd, and the penetration portion Na is aligned with the bent portion CL.
  • the reinforcing film EZ is provided in a space generated by the penetrating portions Na, Nb, Nc, and Nd.
  • the terminal wires TW are electrically connected to the first wires WS1 and the second wires WS2 respectively through the bent portions CL and the first wires WS1 and the second wires WS2 located on both sides of the bent portions CL. including.
  • the auxiliary wiring SUW overlaps the third wiring WS3 through the planarization film 21 (flexible insulating film) in the bent portion CL.
  • the first wiring WS1 and the second wiring WS are formed in the same layer as the gate electrode GE (see FIG. 2) included in the TFT layer 4.
  • the third wiring WS3 is formed in the same layer as the source wiring SH (see FIG. 2) included in the TFT layer 4 and the terminal TM, and has a configuration in which, for example, an Al film is sandwiched between two Ti films.
  • the auxiliary wiring SUW is formed in the same layer as the anode 22 of the light emitting element layer 5, and has a configuration in which, for example, an Ag film is sandwiched between two ITO films.
  • the third wiring WS3 and the auxiliary wiring SUW extend in the same direction, the third wiring WS3 is wider than the auxiliary wiring SUW, and the auxiliary wiring SUW is located in the edge of the third wiring WS3 in plan view.
  • the third wiring WS3 passes from above one side of the bent portion CL to the other side of the bent portion CL through the reinforcing film EZ, and is sandwiched by the reinforcing film EZ and the flattening film 21 at the bent portion CL. It is done.
  • the auxiliary wiring SUW passes on the planarizing film 21 and is sandwiched between the planarizing film 21 and the organic insulating film 23 z in the same layer as the bank 23 (electrode edge cover: see FIG. 2) in the bent portion CL. .
  • the reinforcing film EZ, the planarizing film 21 and the organic insulating film 23z may be made of the same organic material (for example, polyimide).
  • One end of the third wiring WS3 is connected to the first wiring WS1 by the contact hole Hc1 formed in the inorganic insulating film 18 and the contact hole Hd1 formed in the inorganic insulating film 20 and communicating with the contact hole Hc1.
  • the other end of the wiring WS3 is connected to the second wiring WS2 through a contact hole Hc2 formed in the inorganic insulating film 18 and a contact hole Hd2 formed in the inorganic insulating film 20 and in communication with the contact hole Hc2.
  • FIG. 6 is a flowchart showing an example of forming a TFT layer in the first embodiment.
  • step S2 subsequent to step S1 in FIG. 1, the barrier layer 3 is formed.
  • the semiconductor film 15 (see FIG. 2) is formed.
  • the inorganic insulating film 16 is formed.
  • the gate electrode, the first wiring WS1 and the second wiring WS2 are formed.
  • the inorganic insulating film 18 is formed.
  • a capacitive electrode CE see FIG. 2 is formed.
  • the inorganic insulating film 20 is formed.
  • the reinforcing film EZ is formed.
  • a source wiring SH see FIG. 2
  • a third wiring WS3 and a terminal TM are formed.
  • the planarization film 21 is formed.
  • the anode 22 see FIG. 2
  • the auxiliary wiring SUW are formed.
  • the organic insulating film 23z of the same layer as the bank 23 is formed.
  • the formation (patterning) of the penetrating portions Nb ⁇ Nc ⁇ Nd may be performed by a continuous process. After this, as shown in FIG. 1, edge folding is performed in step S10, and disconnection inspection of the terminal wiring is performed in step S11.
  • FIGS. 7A and 7B show an example of wire breakage correction in the first embodiment, where FIG. 7A is a top view, FIG. 7B is a cross-sectional view taken along line AA ′, and FIG. 7C is a cross-sectional view showing a bent portion. is there.
  • the disconnection is found in step S11 and the third wiring WS3 is divided into the front portion WS3a and the rear portion WS3b due to the disconnection, as shown in FIG.
  • the rear portion WS 3 b is connected to the auxiliary wiring SUW, and is connected to the auxiliary wiring SUW by the conductor Mb penetrating the planarization film 21.
  • the conductors Ma and Mb are formed by melting the two portions of the auxiliary wiring SUW (portions corresponding to both sides of the broken portion in plan view) by the irradiation of the laser Laz.
  • Each of the front part WS3a and the rear part WS3b may be melted by laser irradiation.
  • the corrected (broken) connection wire TW is electrically connected to the auxiliary wiring SUW, and the uncorrected (broken) connection terminal wire TW is not electrically connected to the auxiliary wiring SUW. .
  • the (dense and hard) barrier layer 3 and the inorganic insulating films 16, 18 and 20 formed by the CVD method are penetrated at the bent portion CL, the stress at the time of bending is reduced, and the third wiring WS3 and the auxiliary It is hard for disconnection of wiring SUW to occur.
  • the third wiring WS3 and the auxiliary wiring SUW in the bent portion CL are respectively sandwiched by the coated organic material having higher flexibility than the inorganic material formed by CVD, the third wiring WS3 and the auxiliary wiring SUW It is hard to cause disconnection.
  • FIG. 8 is a block diagram showing the configuration of a display device manufacturing apparatus.
  • the display device manufacturing apparatus 70 includes a film forming apparatus 76, a bending apparatus 77, an inspection and correction apparatus 80, and a controller 72 for controlling these apparatuses, and the film forming apparatus 76
  • the steps S2 to S3k of FIG. 6 are performed, the bending device 77 performs step S10, and the inspection correction device 80 performs step S11.
  • FIG. 9 shows the periphery of the display device of Embodiment 2.
  • (a) is a top view
  • (b) is a cross-sectional view taken along the line AA '
  • (c) is taken along the line BB'
  • FIG. 10 is a cross-sectional view showing an example of bending the non-display area of the display device.
  • the terminal wiring TW passes through the first wiring WS1 and the second wiring WS2 located on both sides of the bending portion CL, passes through the bending portion CL, and with the first wiring WS1 and the second wiring WS2, respectively. It includes a third wiring WS3 electrically connected.
  • the auxiliary wiring SUW overlaps the third wiring WS3 via the reinforcing film EZ (flexible insulating film) in the bent portion CL.
  • the first wiring WS1 and the second wiring WS are formed in the same layer as the gate electrode GE (see FIG. 2) included in the TFT layer 4.
  • the third wiring WS3 is formed in the same layer as the source wiring SH (see FIG. 2) included in the TFT layer 4 and the terminal TM, and has a configuration in which, for example, an Al film is sandwiched between two Ti films.
  • the auxiliary wiring SUW is formed in the same layer as the capacitive electrode CE of the TFT layer 4.
  • the third wiring WS3 and the auxiliary wiring SUW extend in the same direction, the third wiring WS3 is wider than the auxiliary wiring SUW, and the auxiliary wiring SUW is located in the edge of the third wiring WS3 in plan view.
  • the third wiring WS3 passes from above one side of the bent portion CL to the other side of the bent portion CL through the reinforcing film EZ, and is sandwiched by the reinforcing film EZ and the flattening film 21 at the bent portion CL. It is done.
  • the auxiliary wiring SUW passes through the penetrating portions Na, Nb, Nc, and is sandwiched between the resin layer 12 and the reinforcing film EZ in the bent portion CL.
  • the resin layer 12, the reinforcement film EZ, and the planarization film 21 may be made of the same organic material (for example, polyimide).
  • FIG. 11 is a flowchart showing an example of forming a TFT layer in the second embodiment.
  • step S2 subsequent to step S1 in FIG. 1, the barrier layer 3 is formed.
  • the semiconductor film 15 (see FIG. 2) is formed.
  • the inorganic insulating film 16 is formed.
  • the gate electrode, the first wiring WS1 and the second wiring WS2 are formed.
  • the inorganic insulating film 18 is formed.
  • the capacitive electrode CE see FIG. 2 and the auxiliary wiring SUW are formed.
  • the inorganic insulating film 20 is formed.
  • next step S3g the reinforcing film EZ is formed.
  • a source wiring SH (see FIG. 2), a third wiring WS3 and a terminal TM are formed.
  • next step S3i a planarizing film 21 is formed (see the subsequent steps in FIG. 1).
  • the formation (patterning) of the penetrating portions Nb and Nc may be performed by a continuous process. After this, as shown in FIG. 1, edge folding is performed in step S10, and disconnection inspection of the terminal wiring is performed in step S11.
  • FIG. 12 shows an example of wire breakage correction in the second embodiment, where (a) is a top view, (b) is a cross-sectional view taken along the line AA ', and (c) is a cross-sectional view showing a bent portion is there.
  • the conductors Ma and Mb are formed by melting a part of the front part WS3a and a part of the rear part WS3b (parts corresponding to both sides of the break point in plan view) by the irradiation of the laser Laz.
  • laser irradiation is performed from the upper side in FIG. 12, the present invention is not limited thereto. Laser irradiation can also be performed from the penetration portion Nx of the lower surface film 10.
  • FIG. 13 is a cross-sectional view showing the configuration of the non-display area of the third embodiment.
  • the lower surface film 10, the barrier layer 3, and the inorganic insulating films 16, 18, and 20 are penetrated in the bent portion CL of the non-display area NA.
  • a penetrating portion Nx is formed in lower surface film 10
  • a penetrating portion Na is formed in barrier layer 3
  • a penetrating portion Nb is formed in inorganic insulating film 16
  • a penetrating portion Nc is formed in inorganic insulating film 18.
  • a penetration portion Nd is formed in the inorganic insulating film 20, and in a plan view, the penetration portions Nx ⁇ Na ⁇ Nb ⁇ Nc ⁇ Nd are aligned, and the bent portion CL is a penetration portion Nx ⁇ Na ⁇ Nb ⁇ Nc ⁇ Nd Located inside The reinforcing film EZ is provided in a space generated by the penetrating portions Na, Nb, Nc, and Nd.
  • the terminal wires TW are electrically connected to the first wires WS1 and the second wires WS2 respectively through the bent portions CL and the first wires WS1 and the second wires WS2 located on both sides of the bent portions CL. including.
  • the auxiliary wiring SUW overlaps the third wiring WS3 via the reinforcing film EZ (flexible insulating film) in the bent portion CL.
  • the first wiring WS1 and the second wiring WS are formed in the same layer as the gate electrode GE (see FIG. 2) included in the TFT layer 4.
  • the third wiring WS3 is formed in the same layer as the source wiring SH (see FIG. 2) included in the TFT layer 4 and the terminal TM, and has a configuration in which, for example, an Al film is sandwiched between two Ti films.
  • the auxiliary wiring SUW is formed in the same layer as the semiconductor film 15 of the TFT layer 4 and is formed of an oxide semiconductor (for example, an In—Ga—Zn—O-based semiconductor).
  • the third wiring WS3 and the auxiliary wiring SUW extend in the same direction, the third wiring WS3 is wider than the auxiliary wiring SUW, and the auxiliary wiring SUW is located in the edge of the third wiring WS3 in plan view.
  • the third wiring WS3 passes from above one side of the bent portion CL to the other side of the bent portion CL through the reinforcing film EZ, and is sandwiched by the reinforcing film EZ and the flattening film 21 at the bent portion CL. It is done.
  • the auxiliary wiring SUW is formed so as to fill the penetrating portion Na (of the barrier layer 3), and in the bent portion CL, the auxiliary wiring SUW is sandwiched between the resin layer 12 and the reinforcing film EZ.
  • the resin layer 12, the reinforcement film EZ, and the planarization film 21 may be made of the same organic material (for example, polyimide).
  • FIG. 14 is a flowchart showing an example of forming a TFT layer in the third embodiment.
  • step S2 subsequent to step S1 in FIG. 1, the barrier layer 3 is formed.
  • the semiconductor film 15 (see FIG. 2) and the auxiliary wiring SUW are formed. Note that treatment (annealing treatment, plasma treatment, or the like) for improving the conductivity of the oxide semiconductor is performed on the auxiliary wiring SUW.
  • the next step S3b the inorganic insulating film 16 is formed.
  • the gate electrode, the first wiring WS1 and the second wiring WS2 are formed.
  • the inorganic insulating film 18 is formed.
  • a capacitive electrode CE (see FIG. 2) is formed.
  • the inorganic insulating film 20 is formed.
  • the reinforcing film EZ is formed.
  • a source wiring SH (see FIG. 2), a third wiring WS3 and a terminal TM are formed.
  • a planarizing film 21 is formed (see the subsequent steps in FIG. 1).
  • the formation (patterning) of the penetrating portions Nb ⁇ Nc ⁇ Nd may be performed by a continuous process using the auxiliary wiring SUW as an etching stopper. After this, as shown in FIG. 1, edge folding is performed in step S10, and disconnection inspection of the terminal wiring is performed in step S11.
  • FIG. 15 is a cross-sectional view showing an example of the disconnection correction in the third embodiment.
  • the rear portion WS 3 b is connected to the wiring SUW, and is connected to the auxiliary wiring SUW by the conductor Mb penetrating the reinforcing film EZ.
  • the conductors Ma and Mb are formed by melting a part of the front part WS3a and a part of the rear part WS3b (parts corresponding to both sides of the break point in plan view) by the irradiation of the laser Laz.
  • laser irradiation is performed from the upper side in FIG. 15, the present invention is not limited thereto. Laser irradiation can also be performed from the penetration portion Nx of the lower surface film 10.
  • the electro-optical elements included in the display device according to the present embodiment are not particularly limited.
  • the display device according to the present embodiment includes, for example, an organic EL (Electro Luminescence) display provided with an OLED (Organic Light Emitting Diode) as an electro-optical element, and an inorganic light emitting diode as an electro-optical element Inorganic EL display, a QLED display provided with a QLED (Quantum dot Light Emitting Diode) as an electro-optical element, and the like.
  • a display device comprising: a resin layer; a TFT layer above the resin layer; and a light emitting element layer above the TFT layer, wherein a bent portion is provided at the periphery. It has terminal wiring connected to the terminal through the bent portion, and auxiliary wiring, The terminal wiring includes a first wiring and a second wiring located on both sides of the bent portion, and a third wiring electrically connected to the first wiring and the second wiring through the bent portion. , The display device in which the auxiliary wiring overlaps with the third wiring via a flexible insulating film in the bent portion.
  • the TFT layer includes a plurality of inorganic insulating films, The display device according to example 1, wherein the plurality of inorganic insulating films are penetrated in the bent portion.
  • a barrier layer is provided between the resin layer and the TFT layer, The display device according to aspect 2, for example, in which the barrier layer is penetrated at the bending portion.
  • a reinforcing film is provided in a space generated by the barrier layer and the plurality of inorganic insulating films penetrating in the bent portion.
  • Aspect 7 The display device according to, for example, the fifth aspect, wherein the auxiliary wiring is formed above the gate electrode included in the TFT layer and below the terminal.
  • the auxiliary wiring is sandwiched between a planarization film serving as a base of the light emitting element layer and an insulating film in the same layer as the electrode edge cover of the light emitting element layer. device.
  • the light emitting element layer is a top emission type, The display device according to any one of aspects 1 to 11, wherein the terminal disposed on the lower surface side by being bent at the bent portion and the electronic circuit substrate are connected.
  • Aspect 15 Including a plurality of each of the terminal wiring and the auxiliary wiring, For example, according to any one of aspects 1 to 14, including a corrected terminal wire electrically connected to the auxiliary wire and an uncorrected terminal wire not electrically connected to the auxiliary wire. Display device.
  • Aspect 16 The display device according to, for example, the fifteenth embodiment, wherein in the corrected terminal wiring, a first wiring is connected to the second wiring via the third wiring and the auxiliary wiring.
  • a method of manufacturing a display device comprising: a resin layer; a TFT layer above the resin layer; and a light emitting element layer above the TFT layer, wherein a bent portion is provided at the periphery. Forming a first wire and a second wire positioned on both sides of the bent portion; and forming a third wire electrically connected to the first wire and the second wire through the bent portion. And a step of forming an auxiliary wiring overlapping with the third wiring through a flexible insulating film at the bent portion.
  • Aspect 19 The method according to claim 18, wherein the conductor is formed by melting the third wiring or the auxiliary wiring by laser irradiation.
  • a display device manufacturing apparatus comprising: a resin layer; a TFT layer above the resin layer; and a light emitting element layer above the TFT layer, wherein a bent portion is provided at the periphery. Forming a first wire and a second wire positioned on both sides of the bent portion; and forming a third wire electrically connected to the first wire and the second wire through the bent portion. And a step of forming an auxiliary wiring overlapping with the third wiring through a flexible insulating film at the bent portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

樹脂層と、前記樹脂層よりも上層のＴＦＴ層（４）と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部（ＣＬ）が設けられている表示デバイスであって、前記折り曲げ部を通り、端子に繋がる端子配線（ＴＷ）と、補助配線（ＳＵＷ）とを有し、前記端子配線は、前記折り曲げ部の両側に位置する第１配線（ＷＳ１）および第２配線（ＷＳ２）と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線（ＷＳ３）とを含み、前記補助配線は、前記折り曲げ部において、可撓性絶縁膜（２３ｚ）を介して前記第３配線と重畳する。

Description

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
　本発明は表示デバイスに関する。
　特許文献１には、表示装置の周辺領域を折り曲げる構成が開示されている。
特開２０１６－１７０２６６号公報（２０１６年９月２３日公開）
　表示デバイスの周縁に折り曲げ部を形成する場合に、折り曲げ部を通る端子配線が断線するおそれがある。
　本発明の一態様に係る表示デバイスは、樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスであって、前記折り曲げ部を通り、端子に繋がる端子配線と、補助配線とを有し、前記端子配線は、前記折り曲げ部の両側に位置する第１配線および第２配線と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線とを含み、前記補助配線は、前記折り曲げ部において、可撓性絶縁膜を介して前記第３配線と重畳する。
　本発明の一態様によれば、折り曲げ部を通る端子配線の断線修正が可能となる。
表示デバイスの製造方法の一例を示すフローチャートである。 表示デバイスの表示部の構成例を示す断面図である。 表示デバイスの構成例を示す平面図である。 実施形態１の非表示領域の構成を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）はＢ－Ｂ’ラインでの断面図である。 表示デバイスの非表示領域の折り曲げ構成を示す断面図である。 実施形態１におけるＴＦＴ層の形成例を示すフローチャートである。 実施形態１における断線修正の例を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）は折り曲げ部分を示す断面図である。 表示デバイス製造装置の構成を示すブロック図である。 実施形態２の非表示領域の構成を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）はＢ－Ｂ’ラインでの断面図である。 表示デバイスの非表示領域の折り曲げ構成を示す断面図である。 実施形態２におけるＴＦＴ層の形成例を示すフローチャートである。 実施形態２における断線修正の例を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）は折り曲げ部分を示す断面図である。 実施形態３の非表示領域の構成を示す断面図である。 実施形態３におけるＴＦＴ層の形成例を示すフローチャートである。 実施形態３における断線修正の例を示す断面図である。
　図１は表示デバイスの製造方法の一例を示すフローチャートである。図２は表示デバイスの表示部の構成例を示す断面図である。図３は、表示デバイスの構成例を示す平面図である。以下においては、「同層」とは同一プロセスにて同材料で形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　フレキシブルな表示デバイスを製造する場合、図１～図３に示すように、まず、透光性の支持基板（例えば、マザーガラス基板）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、端子ＴＭおよび端子配線ＴＷを含むＴＦＴ層４を形成する（ステップＳ３）。次いで、トップエミッション型の発光素子層（例えば、ＯＬＥＤ素子層）５を形成する（ステップＳ４）。次いで、封止層６を形成する（ステップＳ５）。次いで、封止層６上に上面フィルムを貼り付ける（ステップＳ６）。
　次いで、支持基板越しに樹脂層１２の下面にレーザ光を照射して支持基板および樹脂層１２間の結合力を低下させ、支持基板を樹脂層１２から剥離する（ステップＳ７）。次いで、樹脂層１２の下面に下面フィルム１０を貼り付ける（ステップＳ８）。次いで、下面フィルム１０、樹脂層１２、バリア層３、ＴＦＴ層４、発光素子層５、封止層６を含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片に機能フィルム３９を貼り付ける（ステップＳ１０）。次いで、外部接続用の端子に電子回路基板（例えば、ＩＣチップ）をマウントする（ステップＳ１１）。次いで、縁折り加工（図３の折り曲げ部ＣＬを１８０度折り曲げる加工）を施し、表示デバイス２とする（ステップＳ１２）。次いで、断線検査を行い、断線があれば修正を行う（ステップＳ１３）。なお、前記各ステップは、後述の表示デバイス製造装置が行う。
　樹脂層１２の材料としては、例えば、ポリイミド、エポキシ、ポリアミド等が挙げられる。下面フィルム１０の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）が挙げられる。
　バリア層３は、表示デバイスの使用時に、水分や不純物が、ＴＦＴ層４や発光素子層５に到達することを防ぐ層であり、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層のゲート電極ＧＥと、ゲート電極ＧＥよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の容量配線ＣＥと、容量配線ＣＥよりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層の、ソース配線ＳＨおよび端子ＴＭと、ソース配線ＳＨおよび端子ＴＭよりも上層の平坦化膜２１とを含む。
　半導体膜１５、無機絶縁膜１６（ゲート絶縁膜）、およびゲート電極ＧＥを含むように薄層トランジスタＴｒ（ＴＦＴ）が構成される。
　ＴＦＴ層４の非表示領域ＮＡには、ＩＣチップ、ＦＰＣ等の電子回路基板との接続に用いられる端子ＴＭと、端子ＴＭとアクティブ領域ＤＡの配線等を繋ぐ端子配線ＴＷ（後に詳述）とが形成される。
　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体で構成される。なお、図２では、半導体膜１５をチャネルとするＴＦＴがトップゲート構造で示されているが、ボトムゲート構造でもよい（例えば、ＴＦＴのチャネルが酸化物半導体の場合）。
　ゲート電極ＧＥ、容量電極ＣＥ、ソース配線ＳＨ、端子配線ＴＷ、および端子ＴＭは、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。
　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。
　平坦化膜（層間絶縁膜）２１は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　発光素子層５（例えば、有機発光ダイオード層）は、平坦化膜２１よりも上層のアノード２２と、アノード２２のエッジを覆うバンク２３（電極エッジカバー）と、アノード２２よりも上層のＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４よりも上層のカソード２５とを含み、サブピクセルごとに、島状のアノード２２、ＥＬ層２４、およびカソード２５を含む発光素子（例えば、ＯＬＥＤ：有機発光ダイオード）と、これを駆動するサブ画素回路とが設けられる。バンク２３２３は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、サブピクセルごとに島状に形成されるが、その他の層はベタ状の共通層とすることもできる。また、正孔注入層、正孔輸送層、電子輸送層、電子注入層のうち１以上の層を形成しない構成も可能である。
　アノード（陽極）２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇ（銀）あるいはＡｇを含む合金との積層によって構成され、光反射性を有する（後に詳述）。カソード２５は、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium zinc Oxide）等の透光性の導電材で構成することができる。
　発光素子層５がＯＬＥＤ層である場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子がＥＬ層２４内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。カソード２５が透光性であり、アノード２２が光反射性であるため、ＥＬ層２４から放出された光は上方に向かい、トップエミッションとなる。
　発光素子層５は、ＯＬＥＤ素子を構成する場合に限られず、無機発光ダイオードあるいは量子ドット発光ダイオードを構成してもよい。
　封止層６は透光性であり、カソード２５を覆う第１無機封止膜２６と、第１無機封止膜２６よりも上側に形成される有機封止膜２７と、有機封止膜２７を覆う第２無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　第１無機封止膜２６および第２無機封止膜２８はそれぞれ、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜２７は、第１無機封止膜２６および第２無機封止膜２８よりも厚い、透光性有機膜であり、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　下面フィルム１０は、支持基板を剥離した後に樹脂層１２の下面に貼り付けることで、柔軟性に優れた表示デバイスを実現するためのものであり、その材料としては、ＰＥＴ等が挙げられる。機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。
　以上、フレキシブルな表示デバイスを製造する場合について説明したが、非フレキシブルな表示デバイスを製造する場合は、基板の付け替え等が不要であるため、例えば、図１のステップＳ５からステップＳ９に移行する。
　〔実施形態１〕
　図４は、実施形態１の表示デバイスの周縁を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）はＢ－Ｂ’ラインでの断面図である。図５は、表示デバイスの非表示領域の折り曲げ例を示す断面図である。
　図４・図５に示すように、表示デバイス２の周縁（非表示領域）ＮＡは、下面フィルム１０、樹脂層１２、バリア層３、無機絶縁膜１６・１８・２０、補強膜ＥＺ、発光素子層５の下地となる平坦化膜２１、端子ＴＭ、端子ＴＭに繋がる端子配線ＴＷ、および補助配線ＳＵＷを含み、この周縁ＮＡには折り曲げ部ＣＬが設けられる。
　端子ＴＭは、折り曲げ部ＣＬを通る端子配線ＴＷによって表示領域ＤＡに接続される。補強膜ＥＺは、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材で構成され、無機絶縁膜２０よりも上層かつ平坦化膜２１よりも下層に形成される。
　図５に示すように、表示デバイス２は、折り曲げ部ＣＬで１８０度折り曲げられ、これによって下面側に配された端子ＴＭと電子回路基板５０（ＩＣチップやフレキシブルプリント基板）とが接続される。
　図４に示すように、折り曲げ部ＣＬでは、下面フィルム１０、バリア層３、無機絶縁膜１６・１８・２０が貫かれている。具体的には、下面フィルム１０に貫き部Ｎｘが形成され、バリア層３に貫き部Ｎａが形成され、無機絶縁膜１６に貫き部Ｎｂが形成され、無機絶縁膜１８に貫き部Ｎｃが形成され、無機絶縁膜２０に貫き部Ｎｄが形成され、平面視においては、貫き部Ｎｘ・Ｎｂ・Ｎｃ・Ｎｄが整合し、折り曲げ部ＣＬに整合する貫き部Ｎａが、貫き部Ｎｘ・Ｎｂ・Ｎｃ・Ｎｄの内側に位置する。補強膜ＥＺは、貫き部Ｎａ・Ｎｂ・Ｎｃ・Ｎｄによって生じる空間に設けられる。
　端子配線ＴＷは、折り曲げ部ＣＬの両側に位置する第１配線ＷＳ１および第２配線ＷＳ２と、折り曲げ部ＣＬを通り、第１配線ＷＳ１および第２配線ＷＳ２それぞれと電気的に接続する第３配線ＷＳ３を含む。補助配線ＳＵＷは、折り曲げ部ＣＬにおいて、平坦化膜２１（可撓性絶縁膜）を介して第３配線ＷＳ３と重畳する。
　具体的には、第１配線ＷＳ１および第２配線ＷＳは、ＴＦＴ層４に含まれるゲート電極ＧＥ（図２参照）と同層に形成される。第３配線ＷＳ３は、ＴＦＴ層４に含まれるソース配線ＳＨ（図２参照）および端子ＴＭと同層に形成され、例えば、Ａｌ膜を２枚のＴｉ膜で挟んだ構成を有する。補助配線ＳＵＷは、発光素子層５のアノード２２と同層に形成され、例えば、Ａｇ膜を２枚のＩＴＯ膜で挟んだ構成を有する。第３配線ＷＳ３および補助配線ＳＵＷは同方向に延伸し、第３配線ＷＳ３は補助配線ＳＵＷよりも幅広であり、平面視においては、第３配線ＷＳ３のエッジ内に補助配線ＳＵＷが位置する。
　第３配線ＷＳ３は、折り曲げ部ＣＬの一方の側から、補強膜ＥＺ上を通って折り曲げ部ＣＬの他方の側へ到り、折り曲げ部ＣＬにおいては、補強膜ＥＺと平坦化膜２１とで挟まれている。補助配線ＳＵＷは、平坦化膜２１上を通り、折り曲げ部ＣＬにおいては、平坦化膜２１と、バンク２３（電極エッジカバー：図２参照）と同層の有機絶縁膜２３ｚとで挟まれている。補強膜ＥＺ、平坦化膜２１および有機絶縁膜２３ｚは同一の有機材料（例えば、ポリイミド）で構成してもよい。
　第３配線ＷＳ３の一端は、無機絶縁膜１８に形成されたコンタクトホールＨｃ１と、無機絶縁膜２０に形成され、コンタクトホールＨｃ１に連通するコンタクトホールＨｄ１とによって第１配線ＷＳ１に接続され、第３配線ＷＳ３の他端は、無機絶縁膜１８に形成されたコンタクトホールＨｃ２と、無機絶縁膜２０に形成され、コンタクトホールＨｃ２に連通するコンタクトホールＨｄ２とによって第２配線ＷＳ２に接続される。
　図６は、実施形態１におけるＴＦＴ層の形成例を示すフローチャートである。図１のステップＳ１に次いでステップＳ２ではバリア層３を形成する。次のステップＳ３ａでは、半導体膜１５（図２参照）を形成する。次のステップＳ３ｂでは、無機絶縁膜１６を形成する。次のステップＳ３ｃでは、ゲート電極、第１配線ＷＳ１および第２配線ＷＳ２を形成する。次のステップＳ３ｄでは、無機絶縁膜１８を形成する。次のステップＳ３ｅでは、容量電極ＣＥ（図２参照）を形成する。次のステップＳ３ｆでは、無機絶縁膜２０を形成する。次のステップＳ３ｇでは、補強膜ＥＺを形成する。次のステップＳ３ｈでは、ソース配線ＳＨ（図２参照）、第３配線ＷＳ３および端子ＴＭを形成する。次のステップＳ３ｉでは、平坦化膜２１を形成する。次のステップＳ３ｊでは、アノード２２（図２参照）および補助配線ＳＵＷを形成する。次のステップＳ３ｋでは、バンク２３と同層の有機絶縁膜２３ｚを形成する。なお、貫き部Ｎｂ・Ｎｃ・Ｎｄの形成（パターニング）は連続プロセスで行ってもよい。この後は、図１のとおりであり、ステップＳ１０で縁折り加工を行い、ステップＳ１１で端子配線の断線検査を行う。
　図７は、実施形態１における断線修正の例を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）は折り曲げ部分を示す断面図である。ステップＳ１１で断線が見つかり、第３配線ＷＳ３が断線によって前部ＷＳ３ａおよび後部ＷＳ３ｂに分かれている場合には、図７のように、前部ＷＳ３ａを、平坦化膜２１を貫通する導電体Ｍａによって補助配線ＳＵＷに接続し、後部ＷＳ３ｂを、平坦化膜２１を貫通する導電体Ｍｂによって補助配線ＳＵＷに接続する。導電体Ｍａ・Ｍｂは、レーザＬａｚの照射によって補助配線ＳＵＷの２箇所（平面視において断線箇所の両側にあたる部分）をメルトさせることで形成される。なお、前部ＷＳ３ａおよび後部ＷＳ３ｂそれぞれをレーザ照射によってメルトさせてもよい。
　実施形態１では、図７のように、第３配線ＷＳ３が断線して生じる前部ＷＳ３ａおよび後部ＷＳ３ｂを補助配線ＳＵＷによって接続することができるため、端子配線ＴＷの修正が可能となる。すなわち、表示デバイス２においては、修正済（断線有）の端子配線ＴＷは補助配線ＳＵＷと電気的に接続され、未修正（断線なし）の端子配線ＴＷは、補助配線ＳＵＷと電気的に接続されない。
　また、ＣＶＤ法で形成される（緻密で硬い）バリア層３および無機絶縁膜１６・１８・２０が折り曲げ部ＣＬにおいて貫かれているため、折り曲げ時の応力が低減し、第３配線ＷＳ３および補助配線ＳＵＷの断線が生じにくい。
　また、折り曲げ部ＣＬの第３配線ＷＳ３および補助配線ＳＵＷそれぞれが、ＣＶＤ形成の無機材料よりも可撓性の高い塗付形成の有機材料で挟まれているため、第３配線ＷＳ３および補助配線ＳＵＷの断線が生じにくい。
　図８は、表示デバイス製造装置の構成を示すブロック図である。図８に示すように、表示デバイス製造装置７０は、成膜装置７６と、折り曲げ装置７７と、検査修正装置８０と、これらの装置を制御するコントローラ７２とを含んでおり、成膜装置７６が図６のステップＳ２～Ｓ３ｋを行い、折り曲げ装置７７がステップＳ１０を行い、検査修正装置８０がステップＳ１１を行う。
　〔実施形態２〕
　実施形態１では補助配線ＳＵＷをアノードと同層に設けているがこれに限定されない。図９は、実施形態２の表示デバイスの周縁を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）はＢ－Ｂ’ラインでの断面図である。図１０は、表示デバイスの非表示領域の折り曲げ例を示す断面図である。
　図９・１０に示すように、端子配線ＴＷは、折り曲げ部ＣＬの両側に位置する第１配線ＷＳ１および第２配線ＷＳ２と、折り曲げ部ＣＬを通り、第１配線ＷＳ１および第２配線ＷＳ２それぞれと電気的に接続する第３配線ＷＳ３を含む。補助配線ＳＵＷは、折り曲げ部ＣＬにおいて、補強膜ＥＺ（可撓性絶縁膜）を介して第３配線ＷＳ３と重畳する。
　具体的には、第１配線ＷＳ１および第２配線ＷＳは、ＴＦＴ層４に含まれるゲート電極ＧＥ（図２参照）と同層に形成される。第３配線ＷＳ３は、ＴＦＴ層４に含まれるソース配線ＳＨ（図２参照）および端子ＴＭと同層に形成され、例えば、Ａｌ膜を２枚のＴｉ膜で挟んだ構成を有する。補助配線ＳＵＷは、ＴＦＴ層４の容量電極ＣＥと同層に形成される。第３配線ＷＳ３および補助配線ＳＵＷは同方向に延伸し、第３配線ＷＳ３は補助配線ＳＵＷよりも幅広であり、平面視においては、第３配線ＷＳ３のエッジ内に補助配線ＳＵＷが位置する。
　第３配線ＷＳ３は、折り曲げ部ＣＬの一方の側から、補強膜ＥＺ上を通って折り曲げ部ＣＬの他方の側へ到り、折り曲げ部ＣＬにおいては、補強膜ＥＺと平坦化膜２１とで挟まれている。補助配線ＳＵＷは、貫き部Ｎａ・Ｎｂ・Ｎｃを通り、折り曲げ部ＣＬにおいては、樹脂層１２と補強膜ＥＺとで挟まれている。樹脂層１２、補強膜ＥＺおよび平坦化膜２１は同一の有機材料（例えば、ポリイミド）で構成してもよい。
　図１１は、実施形態２におけるＴＦＴ層の形成例を示すフローチャートである。図１のステップＳ１に次いでステップＳ２ではバリア層３を形成する。次のステップＳ３ａでは、半導体膜１５（図２参照）を形成する。次のステップＳ３ｂでは、無機絶縁膜１６を形成する。次のステップＳ３ｃでは、ゲート電極、第１配線ＷＳ１および第２配線ＷＳ２を形成する。次のステップＳ３ｄでは、無機絶縁膜１８を形成する。次のステップＳ３ｅでは、容量電極ＣＥ（図２参照）および補助配線ＳＵＷを形成する。次のステップＳ３ｆでは、無機絶縁膜２０を形成する。次のステップＳ３ｇでは、補強膜ＥＺを形成する。次のステップＳ３ｈでは、ソース配線ＳＨ（図２参照）、第３配線ＷＳ３および端子ＴＭを形成する。次のステップＳ３ｉでは、平坦化膜２１を形成する（この後の工程は図１を参照）。なお、貫き部Ｎｂ・Ｎｃの形成（パターニング）は連続プロセスで行ってもよい。この後は、図１のとおりであり、ステップＳ１０で縁折り加工を行い、ステップＳ１１で端子配線の断線検査を行う。
　図１２は、実施形態２における断線修正の例を示すものであり、（ａ）は上面図、（ｂ）はＡ－Ａ’ラインでの断面図、（ｃ）は折り曲げ部分を示す断面図である。ステップＳ１１で断線が見つかり、第３配線ＷＳ３が断線によって前部ＷＳ３ａおよび後部ＷＳ３ｂに分かれている場合には、図１２のように、前部ＷＳ３ａを、補強膜ＥＺを貫通する導電体Ｍａによって補助配線ＳＵＷに接続し、後部ＷＳ３ｂを、補強膜ＥＺを貫通する導電体Ｍｂによって補助配線ＳＵＷに接続する。導電体Ｍａ・Ｍｂは、レーザＬａｚの照射によって前部ＷＳ３ａの一部および後部ＷＳ３ｂ一部（平面視において断線箇所の両側にあたる部分）をメルトさせることで形成される。図１２では上側からレーザ照射しているがこれに限定されず、下面フィルム１０の貫き部Ｎｘからレーザ照射することもできる。
　〔実施形態３〕
　図１３は実施形態３の非表示領域の構成を示す断面図である。図１３に示すように、非表示領域ＮＡの折り曲げ部ＣＬでは、下面フィルム１０、バリア層３、無機絶縁膜１６・１８・２０が貫かれている。具体的には、下面フィルム１０に貫き部Ｎｘが形成され、バリア層３に貫き部Ｎａが形成され、無機絶縁膜１６に貫き部Ｎｂが形成され、無機絶縁膜１８に貫き部Ｎｃが形成され、無機絶縁膜２０に貫き部Ｎｄが形成され、平面視においては、貫き部Ｎｘ・Ｎａ・Ｎｂ・Ｎｃ・Ｎｄが整合し、折り曲げ部ＣＬが、貫き部Ｎｘ・Ｎａ・Ｎｂ・Ｎｃ・Ｎｄの内側に位置する。補強膜ＥＺは、貫き部Ｎａ・Ｎｂ・Ｎｃ・Ｎｄによって生じる空間に設けられる。
　端子配線ＴＷは、折り曲げ部ＣＬの両側に位置する第１配線ＷＳ１および第２配線ＷＳ２と、折り曲げ部ＣＬを通り、第１配線ＷＳ１および第２配線ＷＳ２それぞれと電気的に接続する第３配線ＷＳ３を含む。補助配線ＳＵＷは、折り曲げ部ＣＬにおいて、補強膜ＥＺ（可撓性絶縁膜）を介して第３配線ＷＳ３と重畳する。
　具体的には、第１配線ＷＳ１および第２配線ＷＳは、ＴＦＴ層４に含まれるゲート電極ＧＥ（図２参照）と同層に形成される。第３配線ＷＳ３は、ＴＦＴ層４に含まれるソース配線ＳＨ（図２参照）および端子ＴＭと同層に形成され、例えば、Ａｌ膜を２枚のＴｉ膜で挟んだ構成を有する。補助配線ＳＵＷは、ＴＦＴ層４の半導体膜１５と同層に形成され、酸化物半導体（例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体）で構成される。第３配線ＷＳ３および補助配線ＳＵＷは同方向に延伸し、第３配線ＷＳ３は補助配線ＳＵＷよりも幅広であり、平面視においては、第３配線ＷＳ３のエッジ内に補助配線ＳＵＷが位置する。
　第３配線ＷＳ３は、折り曲げ部ＣＬの一方の側から、補強膜ＥＺ上を通って折り曲げ部ＣＬの他方の側へ到り、折り曲げ部ＣＬにおいては、補強膜ＥＺと平坦化膜２１とで挟まれている。補助配線ＳＵＷは、（バリア層３の）貫き部Ｎａを埋めるように形成され、折り曲げ部ＣＬにおいては、樹脂層１２と補強膜ＥＺとで挟まれている。樹脂層１２、補強膜ＥＺおよび平坦化膜２１は同一の有機材料（例えば、ポリイミド）で構成してもよい。
　図１４は、実施形態３におけるＴＦＴ層の形成例を示すフローチャートである。図１のステップＳ１に次いでステップＳ２ではバリア層３を形成する。次のステップＳ３ａでは、半導体膜１５（図２参照）および補助配線ＳＵＷを形成する。なお、補助配線ＳＵＷについては、酸化物半導体の導電性を高める処理（アニール処理、プラズマ処理等）を行う。次のステップＳ３ｂでは、無機絶縁膜１６を形成する。次のステップＳ３ｃでは、ゲート電極、第１配線ＷＳ１および第２配線ＷＳ２を形成する。次のステップＳ３ｄでは、無機絶縁膜１８を形成する。次のステップＳ３ｅでは、容量電極ＣＥ（図２参照）を形成する。次のステップＳ３ｆでは、無機絶縁膜２０を形成する。次のステップＳ３ｇでは、補強膜ＥＺを形成する。次のステップＳ３ｈでは、ソース配線ＳＨ（図２参照）、第３配線ＷＳ３および端子ＴＭを形成する。次のステップＳ３ｉでは、平坦化膜２１を形成する（この後の工程は図１を参照）。なお、貫き部Ｎｂ・Ｎｃ・Ｎｄの形成（パターニング）は、補助配線ＳＵＷをエッチングストッパとして連続プロセスで行ってもよい。この後は、図１のとおりであり、ステップＳ１０で縁折り加工を行い、ステップＳ１１で端子配線の断線検査を行う。
　図１５は、実施形態３における断線修正の例を示す断面図である。ステップＳ１１で断線が見つかり、第３配線ＷＳ３が断線によって前部ＷＳ３ａおよび後部ＷＳ３ｂに分かれている場合には、図１５のように、前部ＷＳ３ａを、補強膜ＥＺを貫通する導電体Ｍａによって補助配線ＳＵＷに接続し、後部ＷＳ３ｂを、補強膜ＥＺを貫通する導電体Ｍｂによって補助配線ＳＵＷに接続する。導電体Ｍａ・Ｍｂは、レーザＬａｚの照射によって前部ＷＳ３ａの一部および後部ＷＳ３ｂ一部（平面視において断線箇所の両側にあたる部分）をメルトさせることで形成される。図１５では上側からレーザ照射しているがこれに限定されず、下面フィルム１０の貫き部Ｎｘからレーザ照射することもできる。
　〔まとめ〕
　本実施形態にかかる表示デバイスが備える電気光学素子（電流によって輝度や透過率が制御される電気光学素子）は特に限定されるものではない。本実施形態にかかる表示装置としては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。
　〔態様１〕
　樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスであって、
　前記折り曲げ部を通り、端子に繋がる端子配線と、補助配線とを有し、
　前記端子配線は、前記折り曲げ部の両側に位置する第１配線および第２配線と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線とを含み、
　前記補助配線は、前記折り曲げ部において、可撓性絶縁膜を介して前記第３配線と重畳する表示デバイス。
　〔態様２〕
　前記ＴＦＴ層には複数の無機絶縁膜が含まれ、
　前記折り曲げ部では、前記複数の無機絶縁膜が貫かれている例えば態様１記載の表示デバイス。
　〔態様３〕
　前記樹脂層と前記ＴＦＴ層との間にバリア層を備え、
　前記折り曲げ部では、前記バリア層が貫かれている例えば態様２に記載の表示デバイス。
　〔態様４〕
　前記折り曲げ部では、前記バリア層および前記複数の無機絶縁膜が貫かれて生じる空間に補強膜が設けられている例えば態様３に記載の表示デバイス。
　〔態様５〕
　前記第３配線は、前記端子と同層に形成されている例えば態様１～４のいずれか１項に記載の表示デバイス。
　〔態様６〕
　前記補助配線は、前記発光素子層に含まれる下側電極と同層に形成されている例えば態様５に記載の表示デバイス。
　〔態様７〕
　前記補助配線は、前記ＴＦＴ層に含まれるゲート電極よりも上層で前記端子よりも下層に形成されている例えば態様５に記載の表示デバイス。
　〔態様８〕
　前記補助配線は、前記ＴＦＴ層に含まれる半導体膜と同層に形成されている例えば態様５に記載の表示デバイス。
　〔態様９〕
　前記第１配線および前記第２配線が、前記ＴＦＴ層に含まれるゲート電極と同層に形成されている例えば態様５に記載の表示デバイス。
　〔態様１０〕
　前記折り曲げ部においては、前記第３配線が、前記補強膜と前記発光素子層の下地となる平坦化膜とで挟まれている例えば態様４に記載の表示デバイス。
　〔態様１１〕
　前記折り曲げ部においては、前記補助配線が、前記発光素子層の下地となる平坦化膜と前記発光素子層の電極エッジカバーと同層の絶縁膜とで挟まれている例えば態様６に記載の表示デバイス。
　〔態様１２〕
　前記発光素子層がトップエミッション型であり、
　前記折り曲げ部で折り曲げられることによって下面側に配された前記端子と、電子回路基板とが接続される例えば態様１～１１のいずれか１項に記載の表示デバイス。
　〔態様１３〕
　前記第３配線が折り曲げ部での断線によって前部および後部に分かれており、これら前部および後部それぞれが、前記可撓性絶縁膜を貫通する導電体によって前記補助配線に接続されている例えば態様１～１２のいずれか１項に記載の表示デバイス。
　〔態様１４〕
　前記折り曲げ部において、前記補助配線と前記樹脂層とが接する例えば態様７～９のいずれか１項に記載の表示デバイス。
　〔態様１５〕
　前記端子配線および前記補助配線それぞれを複数含み、
　前記補助配線と電気的に接続されている修正済の端子配線と、前記補助配線と電気的に接続されていない未修正の端子配線とを含む例えば態様１～１４のいずれか１項に記載の表示デバイス。
　〔態様１６〕
　前記修正済の端子配線では、第１配線が、前記第３配線および前記補助配線を介して前記第２配線に接続されている例えば態様１５記載の表示デバイス。
　〔態様１７〕
　樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスの製造方法であって、
　前記折り曲げ部の両側に位置する第１配線および第２配線を形成する工程と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線を形成する工程と、前記折り曲げ部において可撓性絶縁膜を介して前記第３配線と重畳する補助配線を形成する工程とを含む表示デバイスの製造方法。
　〔態様１８〕
　前記第３配線が折り曲げ部での断線によって前部および後部に分かれた場合に、これら前部および後部それぞれを、可撓性絶縁膜を貫通する導電体によって前記補助配線に接続する工程を含む例えば態様１４に記載の表示デバイスの製造方法。
　〔態様１９〕
　前記第３配線あるいは前記補助配線をレーザ照射によってメルトさせることで前記導電体を形成する例えば態様１８記載の表示デバイスの製造方法。
　〔態様２０〕
　樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスの製造装置であって、
　前記折り曲げ部の両側に位置する第１配線および第２配線を形成する工程と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線を形成する工程と、前記折り曲げ部において可撓性絶縁膜を介して前記第３配線と重畳する補助配線を形成する工程とを含む表示デバイスの製造装置。
　２　　表示デバイス
　３　　バリア層
　４　　ＴＦＴ層
　５　　発光素子層
　６　　封止層
　１２　樹脂層
　１６・１８・２０　無機絶縁膜
　２１　平坦化膜
　２３　バンク（電極エッジカバー）
　２３ｚ　有機絶縁膜
　２４　ＥＬ層
　７０　表示デバイス製造装置
　ＥＺ　補強膜
　ＴＭ　端子
　ＴＷ　端子配線
　ＳＵＷ　補助配線
　ＷＳ１～ＷＳ３　第１配線～第３配線

Claims (20)

  1. 　樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスであって、
    　前記折り曲げ部を通り、端子に繋がる端子配線と、補助配線とを有し、
    　前記端子配線は、前記折り曲げ部の両側に位置する第１配線および第２配線と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線とを含み、
    　前記補助配線は、前記折り曲げ部において、可撓性絶縁膜を介して前記第３配線と重畳する表示デバイス。
  2. 　前記ＴＦＴ層には複数の無機絶縁膜が含まれ、
    　前記折り曲げ部では、前記複数の無機絶縁膜が貫かれている請求項１記載の表示デバイス。
  3. 　前記樹脂層と前記ＴＦＴ層との間にバリア層を備え、
    　前記折り曲げ部では、前記バリア層が貫かれている請求項２に記載の表示デバイス。
  4. 　前記折り曲げ部では、前記バリア層および前記複数の無機絶縁膜が貫かれて生じる空間に補強膜が設けられている請求項３に記載の表示デバイス。
  5. 　前記第３配線は、前記端子と同層に形成されている請求項１～４のいずれか１項に記載の表示デバイス。
  6. 　前記補助配線は、前記発光素子層に含まれる下側電極と同層に形成されている請求項５に記載の表示デバイス。
  7. 　前記補助配線は、前記ＴＦＴ層に含まれるゲート電極よりも上層で前記端子よりも下層に形成されている請求項５に記載の表示デバイス。
  8. 　前記補助配線は、前記ＴＦＴ層に含まれる半導体膜と同層に形成されている請求項５に記載の表示デバイス。
  9. 　前記第１配線および前記第２配線が、前記ＴＦＴ層に含まれるゲート電極と同層に形成されている請求項５に記載の表示デバイス。
  10. 　前記折り曲げ部においては、前記第３配線が、前記補強膜と前記発光素子層の下地となる平坦化膜とで挟まれている請求項４に記載の表示デバイス。
  11. 　前記折り曲げ部においては、前記補助配線が、前記発光素子層の下地となる平坦化膜と前記発光素子層の電極エッジカバーと同層の絶縁膜とで挟まれている請求項６に記載の表示デバイス。
  12. 　前記発光素子層がトップエミッション型であり、
    　前記折り曲げ部で折り曲げられることによって下面側に配された前記端子と、電子回路基板とが接続される請求項１～１１のいずれか１項に記載の表示デバイス。
  13. 　前記第３配線が折り曲げ部での断線によって前部および後部に分かれており、これら前部および後部それぞれが、前記可撓性絶縁膜を貫通する導電体によって前記補助配線に接続されている請求項１～１２のいずれか１項に記載の表示デバイス。
  14. 　前記折り曲げ部において、前記補助配線と前記樹脂層とが接する請求項７～９のいずれか１項に記載の表示デバイス。
  15. 　前記端子配線および前記補助配線それぞれを複数含み、
    　前記補助配線と電気的に接続されている修正済の端子配線と、前記補助配線と電気的に接続されていない未修正の端子配線とを含む請求項１～１４のいずれか１項に記載の表示デバイス。
  16. 　前記修正済の端子配線では、第１配線が、前記第３配線および前記補助配線を介して前記第２配線に接続されている請求項１５記載の表示デバイス。
  17. 　樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスの製造方法であって、
    　前記折り曲げ部の両側に位置する第１配線および第２配線を形成する工程と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線を形成する工程と、前記折り曲げ部において可撓性絶縁膜を介して前記第３配線と重畳する補助配線を形成する工程とを含む表示デバイスの製造方法。
  18. 　前記第３配線が折り曲げ部での断線によって前部および後部に分かれた場合に、これら前部および後部それぞれを、可撓性絶縁膜を貫通する導電体によって前記補助配線に接続する工程を含む請求項１４に記載の表示デバイスの製造方法。
  19. 　前記第３配線あるいは前記補助配線をレーザ照射によってメルトさせることで前記導電体を形成する請求項１８記載の表示デバイスの製造方法。
  20. 　樹脂層と、前記樹脂層よりも上層のＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、周縁に折り曲げ部が設けられている表示デバイスの製造装置であって、
    　前記折り曲げ部の両側に位置する第１配線および第２配線を形成する工程と、前記折り曲げ部を通り、前記第１配線および前記第２配線それぞれと電気的に接続する第３配線を形成する工程と、前記折り曲げ部において可撓性絶縁膜を介して前記第３配線と重畳する補助配線を形成する工程とを含む表示デバイスの製造装置。
PCT/JP2017/027479 2017-07-28 2017-07-28 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 WO2019021467A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/027479 WO2019021467A1 (ja) 2017-07-28 2017-07-28 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
US16/466,365 US20200066822A1 (en) 2017-07-28 2017-07-28 Display device, manufacturing method for display device, and manufacturing device for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/027479 WO2019021467A1 (ja) 2017-07-28 2017-07-28 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Publications (1)

Publication Number Publication Date
WO2019021467A1 true WO2019021467A1 (ja) 2019-01-31

Family

ID=65039590

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/027479 WO2019021467A1 (ja) 2017-07-28 2017-07-28 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Country Status (2)

Country Link
US (1) US20200066822A1 (ja)
WO (1) WO2019021467A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026280A1 (ja) * 2017-08-04 2019-02-07 シャープ株式会社 樹脂基板および表示デバイス
WO2019058501A1 (ja) * 2017-09-22 2019-03-28 シャープ株式会社 表示デバイス、及び、表示デバイスの製造方法
CN113920870A (zh) * 2018-05-18 2022-01-11 群创光电股份有限公司 电子装置
KR20210013506A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
CN110853572A (zh) * 2019-11-27 2020-02-28 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299773A (ja) * 2001-03-28 2002-10-11 Seiko Epson Corp フレキシブル配線基板及び電気光学装置
JP2008233452A (ja) * 2007-03-20 2008-10-02 Epson Imaging Devices Corp 実装構造体、電気光学装置、電子機器及び電気光学装置の製造方法
WO2016204056A1 (ja) * 2015-06-16 2016-12-22 シャープ株式会社 表示装置の製造方法及び表示装置
US20170040406A1 (en) * 2015-08-06 2017-02-09 Samsung Display Co., Ltd. Flexible display device and manufacturing method thereof
JP2017097163A (ja) * 2015-11-24 2017-06-01 株式会社ジャパンディスプレイ 表示装置
US20170194411A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Electronic device with flexible display panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106749B2 (ja) * 2013-07-19 2017-04-05 堺ディスプレイプロダクト株式会社 表示パネル及び表示装置
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR102432386B1 (ko) * 2017-07-12 2022-08-12 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299773A (ja) * 2001-03-28 2002-10-11 Seiko Epson Corp フレキシブル配線基板及び電気光学装置
JP2008233452A (ja) * 2007-03-20 2008-10-02 Epson Imaging Devices Corp 実装構造体、電気光学装置、電子機器及び電気光学装置の製造方法
WO2016204056A1 (ja) * 2015-06-16 2016-12-22 シャープ株式会社 表示装置の製造方法及び表示装置
US20170040406A1 (en) * 2015-08-06 2017-02-09 Samsung Display Co., Ltd. Flexible display device and manufacturing method thereof
JP2017097163A (ja) * 2015-11-24 2017-06-01 株式会社ジャパンディスプレイ 表示装置
US20170194411A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Electronic device with flexible display panel

Also Published As

Publication number Publication date
US20200066822A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP7038125B2 (ja) 表示デバイス、表示デバイスの製造方法
US11800755B2 (en) Display device
WO2019021467A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2019058501A1 (ja) 表示デバイス、及び、表示デバイスの製造方法
US11653547B2 (en) Display device
WO2019187159A1 (ja) 表示デバイス
WO2019146115A1 (ja) 表示デバイスおよび表示デバイスの製造方法
CN111656427B (zh) 显示装置
US10672854B2 (en) Display device
WO2019187151A1 (ja) 表示デバイス
WO2019064591A1 (ja) 表示デバイス、表示デバイスの製造方法
CN111868809B (zh) 显示装置和显示装置的制造方法
WO2019187156A1 (ja) 表示デバイス
WO2018179215A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、実装装置、コントローラ
CN112425264B (zh) 显示装置
US11462700B2 (en) Display device comprising flexible display panel
WO2019026280A1 (ja) 樹脂基板および表示デバイス
CN112753059B (zh) 显示装置
US11404525B2 (en) Display device and method for manufacturing display device
US10777633B2 (en) Display device, display device manufacturing method, and display device manufacturing apparatus
US11765941B2 (en) Display device
US20210343812A1 (en) Display device
WO2020255350A1 (ja) 表示装置
WO2019187161A1 (ja) 表示デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17919177

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17919177

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP