WO2021192895A1

WO2021192895A1 - 表示装置

Info

Publication number: WO2021192895A1
Application number: PCT/JP2021/008478
Authority: WO
Inventors: 駿石嶋; 尚司豊田; 圭木村
Original assignee: ソニーセミコンダクタソリューションズ株式会社; ソニーグループ株式会社
Priority date: 2020-03-27
Filing date: 2021-03-04
Publication date: 2021-09-30
Also published as: CN115362485A; US20230180560A1; JP2023062220A

Abstract

［課題］表示パネルを小型化することが可能な表示装置を提供する。［解決手段］本開示の表示装置は、複数の画素を含む画素アレイ領域と、前記画素アレイ領域外に設けられた周辺回路と、前記画素アレイ領域外に設けられたプリント回路と、前記画素アレイ領域を通過して前記プリント回路から前記周辺回路へと電源電圧を供給する電源配線とを備える。

Description

表示装置

　本開示の実施形態は、表示装置に関する。

　有機ＥＬ（Electro-Luminescence）ディスプレイなどの表示装置は、一般に画素アレイ領域の周りに周辺回路を備えている。この場合、ＦＰＣ（Flexible Printed Circuit）から周辺回路への電源配線が、表示パネルの大型化をもたらすことが問題となる。

国際公開ＷＯ２０１９／２０３０２７号公報

　そこで、本開示は、表示パネルを小型化することが可能な表示装置を提供する。

　本開示の第１の側面の表示装置は、複数の画素を含む画素アレイ領域と、前記画素アレイ領域外に設けられた周辺回路と、前記画素アレイ領域外に設けられたプリント回路と、前記画素アレイ領域を通過して前記プリント回路から前記周辺回路へと電源電圧を供給する電源配線とを備える。これにより、周辺回路用の電源配線を画素アレイ領域内に配置することで、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記電源配線は、前記画素と前記周辺回路とに前記電源電圧を供給してもよい。これにより、画素用の電源配線を周辺回路にも用いることで、表示パネルを小型化することが可能となる。

　また、この第１の側面の表示装置は、前記画素アレイ領域内を第１方向に延びる複数の走査線と、前記画素アレイ領域内を第２方向に延びる複数の信号線と、前記画素アレイ領域内を前記第１方向に延びる複数の第１電源配線と、前記画素アレイ領域内を前記第２方向に延びる複数の第２電源配線とをさらに備え、前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線は、前記第１および第２電源配線の少なくともいずれかを含んでいてもよい。これにより例えば、周辺回路用の電源配線を走査線や信号線に沿って配置することが可能となる。

　また、この第１の側面において、前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線が、前記第１電源配線を含む場合、前記第１電源配線の幅は、前記第２電源配線の幅よりも太くてもよい。これにより、周辺回路用の電源配線のインピーダンスを低減することが可能となる。

　また、この第１の側面において、前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線が、前記第２電源配線を含む場合、前記第２電源配線の幅は、前記第１電源配線の幅よりも太くてもよい。これにより、周辺回路用の電源配線のインピーダンスを低減することが可能となる。

　また、この第１の側面において、前記画素は、前記第１および第２電源配線から電源電圧を供給されてもよい。これにより、画素用の電源配線を周辺回路にも用いることで、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記画素の各々は、Ｎ個（Ｎは２以上の整数）のサブ画素を含み、前記Ｎ個のサブ画素は、Ｎ本の第２電源配線から電源電圧を供給されてもよい。これにより、各画素のＮ個のサブ画素に、異なる第２電源配線から電源電圧を供給することが可能となる。

　また、この第１の側面において、前記第１電源配線の幅は、前記第２電源配線の幅のＮ倍でもよい。これにより、第１電源配線のインピーダンスを低減することが可能となる。

　また、この第１の側面の表示装置は、前記画素アレイ領域内を第１方向に延びる複数の走査線と、前記画素アレイ領域内を第２方向に延びる複数の信号線とを備え、前記プリント回路は、前記画素アレイ領域の前記第１方向に設けられていてもよい。これにより、プリント回路が画素アレイ領域の第１方向に配置される場合に、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記電源配線は、前記画素アレイ領域内を前記第１方向に延びていてもよい。これにより、プリント回路から第１方向に電源配線を延ばすことが可能となる。

　また、この第１の側面において、前記周辺回路は、前記走査線に電気的に接続された書込走査部を含み、前記書込走査部は、前記電源配線から前記電源電圧を供給されてもよい。これにより、書込走査部用の電源配線を画素アレイ領域内に配置することで、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記書込走査部は、前記画素アレイ領域に対し、前記プリント回路の反対側に設けられていてもよい。これにより例えば、プリント基板から遠く離れた書込走査部に、短い電源配線により電源電圧を供給することが可能となる。

　また、この第１の側面において、前記周辺回路は、前記信号線に電気的に接続された信号出力部をさらに含み、前記信号出力部は、前記電源配線とは別の電源配線から電源電圧を供給されていてもよい。これにより例えば、書込走査部と信号出力部に別の電源電圧を供給することが可能となる。

　また、この第１の側面の表示装置は、前記画素アレイ領域内を第１方向に延びる複数の走査線と、前記画素アレイ領域内を第２方向に延びる複数の信号線とを備え、前記プリント回路は、前記画素アレイ領域の前記第２方向に設けられていてもよい。これにより、プリント回路が画素アレイ領域の第２方向に配置される場合に、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記電源配線は、前記画素アレイ領域内を前記第２方向に延びていてもよい。これにより、プリント回路から第２方向に電源配線を延ばすことが可能となる。

　また、この第１の側面において、前記周辺回路は、前記信号線に電気的に接続された信号出力部を含み、前記信号出力部は、前記電源配線から前記電源電圧を供給されてもよい。これにより、信号出力部用の電源配線を画素アレイ領域内に配置することで、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記信号出力部は、前記画素アレイ領域に対し、前記プリント回路の反対側に設けられていてもよい。これにより例えば、プリント基板から遠く離れた信号出力部に、短い電源配線により電源電圧を供給することが可能となる。

　また、この第１の側面において、前記周辺回路は、前記走査線に電気的に接続された書込走査部をさらに含み、前記書込走査部は、前記電源配線とは別の電源配線から電源電圧を供給されてもよい。これにより例えば、書込走査部と信号出力部に別の電源電圧を供給することが可能となる。

　また、この第１の側面において、前記表示装置は、ポータブル型またはウェアラブル型の電子機器の一部となっていてもよい。これにより例えば、表示パネルの小型化のニーズが大きい電子機器において、表示パネルを小型化することが可能となる。

　また、この第１の側面において、前記電子機器は、前記表示装置を備えるカメラまたはメガネでもよい。これにより例えば、表示パネルの小型化のニーズが大きいカメラやメガネにおいて、表示パネルを小型化することが可能となる。

第１実施形態の表示装置の構成を示す回路図である。第１実施形態の表示装置の構成を示す別の回路図である。第１実施形態の表示装置の配線構造を示す平面図である。第１実施形態の比較例の表示装置の配線構造を示す平面図である。第１実施形態の表示装置の配線構造を説明するための平面図である。第１実施形態の比較例の表示装置の配線構造を説明するための平面図である。第２実施形態の表示装置の配線構造を示す平面図である。第２実施形態の比較例の表示装置の配線構造を示す平面図である。第３実施形態の表示装置の構成を示す回路図である。第４実施形態の表示装置の構成を示す回路図である。第５実施形態の表示装置の構成を示す回路図である。第６実施形態の表示装置の構成を示す回路図である。第７実施形態の表示装置の構成を示す回路図である。第８実施形態の電子機器の構造を示す外観図である。第９実施形態の電子機器の構造を示す外観図である。

　以下、本開示の実施形態を、図面を参照して説明する。

　（第１実施形態）
　図１は、第１実施形態の表示装置の構成を示す回路図である。本実施形態の表示装置は例えば、ＡＭ－ＯＬＥＤ（Active Matrix Organic Light Emitting Diode）型の有機ＥＬディスプレイである。

　本実施形態の表示装置は、画素アレイ領域１と、画素アレイ領域１外に設けられた周辺回路とを備えている。周辺回路は、信号出力部（Ｈｄｒ）２と、書込走査部（Ｖｄｒ）３と、第１駆動走査部４と、第２駆動走査部５とを備えている。図１では、画素アレイ領域１が、表示パネルＰ上に配置されており、信号出力部２、書込走査部３、第１駆動走査部４、および第２駆動走査部５が、表示パネルＰ上において画素アレイ領域１の周りに配置されている。なお、周辺回路の一部は、表示パネルＰ外に配置してもよい。

　図１は、互いに垂直なＸ軸、Ｙ軸、およびＺ軸を示している。図１において、Ｘ方向は紙面の横方向（水平方向）に相当し、Ｙ方向は紙面の縦方向（垂直方向）に相当する。また、Ｘ方向およびＹ方向は紙面に平行であり、Ｚ方向は紙面に垂直である。±Ｘ方向は、本開示の第１方向の例であり、±Ｙ方向は、本開示の第２方向の例である。

　画素アレイ領域１は、複数の画素１１を含んでいる。これらの画素１１は、画素アレイ領域１内で２次元アレイ状に配置されている。図１では、ｍ行ｎ列の画素１１が、Ｘ方向およびＹ方向に互いに隣接している（ｍ、ｎは２以上の整数）。本実施形態の各画素（ピクセル）１１は、後述するように、赤色（Ｒ）用、緑色（Ｇ）用、青色（Ｂ）用の３つのサブ画素（サブピクセル）を含んでいる。

　信号出力部２は、画素アレイ領域１内をＹ方向に延びる複数の信号線（ＳＩＧ線）１２と電気的に接続されている。本実施形態の各画素１１は、ｎ本の信号線１２のいずれかに電気的に接続されている。信号出力部２は、各画素１１に、対応する信号線１２を介して映像信号Ｖsigを出力する。これにより、各画素１１に映像信号Ｖsigが書き込まれる。本実施形態の信号出力部２は、画素アレイ領域１の－Ｙ方向に配置されている。

　書込走査部３は、画素アレイ領域１内をＸ方向に延びる複数の走査線（ＷＳ線）１２と電気的に接続されている。本実施形態の各画素１１は、ｍ本の走査線１３のいずれかに電気的に接続されている。書込走査部３は、各画素１１に映像信号Ｖsigを書き込む際に、これらの走査線１３から画素アレイ領域１内の画素１１に行単位で走査信号Ｖwsを出力する。これにより、画素アレイ領域１内の画素１１が行単位で順番に走査され、走査により選択された画素１１に映像信号Ｖsigが書き込まれる。本実施形態の書込走査部３は、画素アレイ領域１の－Ｘ方向に配置されている。

　第１駆動走査部４および第２駆動走査部５はそれぞれ、画素アレイ領域１内をＸ方向に延びる複数の第１駆動線（ＤＳ線）１４および複数の第２駆動線（ＡＺ線）１５に電気的に接続されている。本実施形態の各画素１１は、ｍ本の第１駆動線１４のいずれかと、ｍ本の第２駆動線１５のいずれかとに電気的に接続されている。第１駆動走査部４は、書込走査部３による走査に同期して、第１駆動線１４に発光制御信号Ｖdsを供給する。これにより、各画素１１の発光および非発光が制御される。第２駆動走査部５は、書込走査部３による走査に同期して、第２駆動線１５に駆動信号Ｖazを供給する。これにより、各画素１１が非発光期間において発光しないように制御される。本実施形態の第１駆動走査部４および第２駆動走査部５は、画素アレイ領域１の＋Ｘ方向に配置されている。

　表示パネルＰは、例えば基板を含んでいる。基板の例は、ガラス基板などの絶縁性透明基板や、シリコン基板などの半導体基板である。本実施形態の表示装置は、シリコン基板を含む表示パネルＰを備えており、表示パネルＰが小型化されたマイクロディスプレイとなっている。

　図２は、第１実施形態の表示装置の構成を示す別の回路図である。

　本実施形態の各画素１１は例えば、図２に示す回路構成を有している。図２に示す画素１１は、有機ＥＬ素子２１と、４つのトランジスタ２２ａ～２２ｄと、２つのキャパシタ２３ａ～２３ｂとを備えている。

　有機ＥＬ素子２１は、例えば発光ダイオードであり、各画素１１の発光部として機能する。有機ＥＬ素子２１のカソード端子は、カソード電位Ｖcathを供給するカソード線に接続されている。有機ＥＬ素子２１のアノード端子は、トランジスタ２２ａ、２２ｄに接続されている。

　トランジスタ２２ａ、２２ｂ、２２ｃ、２２ｄはそれぞれ、駆動トランジスタ、書込トランジスタ、発光制御トランジスタ、スイッチングトランジスタとして機能する。トランジスタ２２ａは、トランジスタ２２ｂとキャパシタ２３ａとに接続されたゲート端子と、トランジスタ２２ｃとキャパシタ２３ａ、２３ｂとに接続されたソース端子と、有機ＥＬ素子２１とトランジスタ２２ｄとに接続されたドレイン端子とを備えている。トランジスタ２２ｂは、走査線１３に接続されたゲート端子を備え、かつトランジスタ２２ａと信号線１２との間に配置されている。トランジスタ２２ｃは、第１駆動線１４に接続されたゲート端子を備え、かつトランジスタ２２ａとＶｃｃ電源配線との間に配置されている。トランジスタ２２ｄは、第２駆動線１５に接続されたゲート端子を備え、かつトランジスタ２２ａとＶｓｓ電源配線との間に配置されている。なお、トランジスタ２２ａ～２２ｄのバックゲート端子は、Ｖｃｃ電源配線に接続されている。

　図２に示す画素１１において、書込トランジスタ２２ｂは、信号線１２から供給された信号電圧Ｖsigをサンプリングすることで、駆動トランジスタ２２ａのゲート端子に信号電圧Ｖsigを供給する。発光制御トランジスタ２２ｃは、第１駆動線１４から供給された発光制御信号Ｖdsによる駆動されることで、有機ＥＬ素子２１の発光および非発光を制御する。スイッチングトランジスタ２２ｄは、第２駆動線１５から供給された駆動信号Ｖazによる駆動されることで、有機ＥＬ素子２１を非発光期間に発光しないように制御する。

　キャパシタ２３ａ、２３ｂはそれぞれ、保持容量と補助容量として機能する。これらのキャパシタ２３ａ、２３ｂは、トランジスタ２２ａのゲート端子とＶｃｃ電源配線との間に配置されている。また、キャパシタ２３ａとキャパシタ２３ｂとの間のノードは、トランジスタ２２ａのソース端子と接続されている。

　キャパシタ（保持容量）２３ａは、書込トランジスタ２２ｂによりサンプリングされた信号電圧Ｖsigを保持する。駆動トランジスタ２２ａは、キャパシタ２３ａの保持電圧に応じた駆動電流を有機ＥＬ素子２１に供給することで、有機ＥＬ素子２１を駆動する。キャパシタ（補助容量）２３ｂは、駆動トランジスタ２２ａのソース電圧の変動を抑制する作用や、駆動トランジスタ２２ａのゲート・ソース間電圧を駆動トランジスタ２２ａの閾値電圧に調整する作用を有する。

　図３は、第１実施形態の表示装置の配線構造を示す平面図である。

　本実施形態の表示装置は、図１や図２に示す構成要素に加えて、ＦＰＣ６と、電源配線３１と、電源配線３２とを備えている。電源配線３１は、複数の電源配線３１ａと、電源配線３１ｂと、複数の電源配線３１ｃと、複数の電源配線３１ｄとを含んでいる。ＦＰＣ６は、本開示のプリント回路の例である。図３はさらに、本実施形態の表示パネルＰのＹ方向の幅Ｗ１を示している。

　電源配線３１は、ＦＰＣ６から各画素１１や書込走査部３へと電源電圧を供給するために設けられている。電源配線３１は、その一部が表示パネルＰ上にて画素アレイ領域１内に設けられ、その残部が表示パネルＰ上にて画素アレイ領域１外に設けられている。電源配線３１から供給される電源電圧は、正電圧でも負電圧でもよいし、ゼロ電圧（グランド電圧）でもよい。

　電源配線３２は、ＦＰＣ６から信号出力部２へと電源電圧を供給するために設けられている。電源配線３２は、その全体が表示パネルＰ上にて画素アレイ領域１外に設けられている。電源配線３２から供給される電源電圧は、正電圧でも負電圧でもよいし、ゼロ電圧でもよい。電源配線３２からの電源電圧は、電源配線３１からの電源電圧と同じ電圧でも異なる電圧でもよいが、本実施形態では電源配線３１からの電源電圧と異なる電圧となっている。

　ＦＰＣ６は例えば、画素アレイ領域１や周辺回路に電源電圧を供給するために設けられている。ＦＰＣ６は、画素アレイ領域１外に配置されている。本実施形態のＦＰＣ６は、画素アレイ領域１の＋Ｘ方向に配置されており、画素アレイ領域１に対して書込走査部３の反対側に配置されている。そのため、ＦＰＣ６と書込走査部３との距離は、ＦＰＣ６と信号出力部２との距離よりも遠くなっている。

　電源配線３１ａと電源配線３１ｂは、画素アレイ領域１外に設けられている。電源配線３１ａは、ＦＰＣ６から画素アレイ領域１に向かって－Ｘ方向に延びている。電源配線３１ｂは、電源配線３１ａに電気的に接続されており、画素アレイ領域１の＋Ｘ方向の端部に沿ってＹ方向に延びている。

　電源配線３１ｃと電源配線３１ｄは、画素アレイ領域１内に設けられている。電源配線３１ｃは、電源配線３１ｂに電気的に接続されており、画素アレイ領域１を通過して電源配線３１ｂから書込走査部３まで－Ｘ方向に延びている。よって、本実施形態の電源配線３１は、電源配線３１ａ、３１ｂ、３１ｃにより、ＦＰＣ６から書込走査部３へと電源電圧を供給することができる。電源配線３１ｄは、電源配線３１ｃに電気的に接続されており、画素アレイ領域１内をＹ方向に延びている。本実施形態の電源配線３１は、電源配線３１ａ、３１ｂ、３１ｃ、３１ｄにより、ＦＰＣ６から各画素１１へと電源電圧を供給することができる。電源配線３１ｃは、本開示の第１電源配線の例であり、電源配線３１ｄは、本開示の第２電源配線の例である。

　なお、本実施形態の電源配線３１ｃは、電源配線３１ｄよりも高い位置に配置されており、電源配線３１ｄと直接接触しないように電源配線３１ｄと交差している。本実施形態では、電源配線３１ｃと電源配線３１ｄとがＺ方向に交差する位置にビアプラグが配置されている。具体的には、各電源配線３１ｄ上に複数のビアプラグが配置され、これらのビアプラグ上に複数の電源配線３１ｃが配置されている。これにより、各電源配線３１ｃと各電源配線３１ｄとが１つのビアプラグにより電気的に接続されている。なお、本実施形態の各電源配線３１ｃの幅（Ｙ方向の寸法）は、各電源配線３１ｄの幅（Ｘ方向の寸法）よりも太く設定されている。

　図４は、第１実施形態の比較例の表示装置の配線構造を示す平面図である。

　本比較例では、図３に示す電源配線３１および電源配線３２が、電源配線３３と、複数の電源配線３４と、電源配線３５とに置き換えられている。電源配線３３は、複数の電源配線３３ａと、電源配線３３ｂと、複数の電源配線３３ｃと、複数の電源配線３３ｄとを含んでいる。図４はさらに、本比較例の表示パネルＰのＹ方向の幅Ｗ２を示している。

　本比較例の電源配線３３ａ、３３ｂ、３３ｃ、３３ｄの構造や機能はそれぞれ、第１実施形態の電源配線３１ａ、３１ｂ、３１ｃ、３１ｄの構造や機能と概ね同様である。しかしながら、電源配線３３ｃは、書込走査部３まで延びておらず、書込走査部３に電気的に接続されていない。よって、電源配線３３は、各画素１１のみに電源電圧を供給し、書込走査部３には電源電圧を供給しない。本比較例では、電源配線３４が書込走査部３に電源電圧を供給し、電源配線３５が信号出力部２に電源電圧を供給する。

　本比較例の電源配線３４は、電源配線３３と分離されているため、画素アレイ領域１を通過することができない。理由は、画素アレイ領域１内に電源配線３３、３４の両方を配置可能なスペースがないからである。そのため、電源配線３４は、表示パネルＰ上にて画素アレイ領域１の周りに配置されている。しかしながら、電源配線３４を画素アレイ領域１の周りに配置すると、表示パネルＰの額縁部、すなわち、表示パネルＰ上における画素アレイ領域１の周りの領域の面積を広くする必要が生じ、表示パネルＰを大型化する必要が生じる。具体的には、表示パネルＰのＹ方向の幅Ｗ２を大きくする必要が生じる。これは、表示パネルＰの小型化が求められる場合には好ましくない。

　また、本比較例の書込走査部３は、第１実施形態の場合と同様に、ＦＰＣ６から遠い位置に配置されている。そのため、電源配線３４を画素アレイ領域１の周りに配置すると、電源配線３４が長くなる。その結果、電源配線３４の電気抵抗（インピーダンス）が高くなり、電源配線３４での電圧降下が大きくなってしまう。これにより、シェーディングの悪化やクロストークの発生により画質が悪くなるおそれがある。

　一方、第１実施形態の電源配線３１（図３）は、画素アレイ領域１を通過して書込走査部３まで延びており、書込走査部３に電気的に接続されている。これにより、表示パネルＰの額縁部、すなわち、表示パネルＰ上における画素アレイ領域１の周りの領域の面積を狭くすることが可能となる。よって、本実施形態によれば、表示パネルＰを小型化することが可能となり、表示パネルＰのＹ方向の幅Ｗ１を小さくすることが可能となる。本実施形態の幅Ｗ１は、上記比較例の幅Ｗ２よりも小さくなっている。本実施形態の電源配線３１は、画素１１と書込走査部３とに共通に使用されるため、画素アレイ領域１内に配置することができる。

　また、本実施形態の電源配線３１に沿ったＦＰＣ６から書込走査部３までの距離は、上記比較例の電源配線３４に沿ったＦＰＣ６から書込走査部３までの距離よりも短くすることができる。これにより、本実施形態の電源配線３１におけるＦＰＣ６と書込走査部３との間の電気抵抗（インピーダンス）を、上記比較例の電源配線３４におけるＦＰＣ６と書込走査部３との間の電気抵抗（インピーダンス）よりも低くすることができる。よって、本実施形態によれば、ＦＰＣ６と書込走査部３との間での電圧降下を低減することが可能となる。

　なお、本実施形態では、電源配線３１ｃが書込走査部３に電気的に接続されているだけでなく、電源配線３１ｄが信号出力部２に電気的に接続されていてもよい。これにより、電源配線３１ａ～３１ｄが各画素１１、書込走査部３、および信号出力部２に電源電圧を供給することが可能となり、さらには、電源配線３２を設けない構成を採用することが可能となる。ただし、図３に示す場合には、電源配線３２は短いし、かつ電源配線３２は表示パネルＰを大型化せずに配置可能である。そのため、本実施形態の電源配線３２は、電源配線３１と分離されている。なお、本実施形態の電源配線３１は、周辺回路に含まれる書込走査部３以外の回路に電源電圧を供給してもよく、例えば、信号出力部２の動作と書込走査部３の動作とを同期させるためのタイミングコントローラに電源電圧を供給してもよい。

　また、本実施形態の電源配線３１は例えば、図２に示すＶｃｃ電源配線やＶｓｓ電源配線として使用することが可能である。電源配線３１の電気抵抗は、例えば電源配線３１をアルミニウムにより形成することで低減可能である。

　また、本実施形態の電源配線３１ｃは、書込走査部３に電源電圧を供給するために使用されることから、本実施形態の電源配線３１ｃの幅は、本実施形態の電源配線３１ｄの幅や、上記比較例の電源配線３３ｃ、３３ｄの幅よりも太く設定されている。これらの幅のさらなる詳細については、図５および図６を参照して後述する。

　図５は、第１実施形態の表示装置の配線構造を説明するための平面図である。

　図５のＡは、本実施形態の１つの画素１１に含まれる１つのサブ画素１１ａを示している。本実施形態の電源配線３１は、図５のＡに示すように、１つのサブ画素１１ａ内に、Ｘ方向に延びる１本の電源配線３１ｃと、Ｙ方向に延びる１本の電源配線３１ｄとを備えている。

　図５のＢは、本実施形態の１つの画素１１を示している。本実施形態の各画素１１は、Ｎ個（Ｎは２以上の整数）のサブ画素を含んでおり、例えば図５のＢに示すように３つのサブ画素１１ａ、１１ｂ、１１ｃを含んでいる。本実施形態のサブ画素１１ａ、１１ｂ、１１ｃはそれぞれ、赤色（Ｒ）用、緑色（Ｇ）用、青色（Ｂ）用に設けられている。本実施形態では、各画素１１の形状は正方形であり、３つのサブ画素１１ａ～１１ｃはＸ方向に並んでいる。そのため、本実施形態のサブ画素１１ａ～１１ｃの各々の形状は、Ｘ方向に延びる２つの短辺と、Ｙ方向に延びる２つの長辺とを有する長方形となっている。

　本実施形態の電源配線３１は、図５のＢに示すように、１つの画素１１内に、１本の電源配線３１ｃと、サブ画素１１ａ～１１ｃの個数と同じ本数（ここでは３本）の電源配線３１ｄとを備えている。よって、各画素１１では、３個のサブ画素１１ａ～１１ｃと３本の電源配線３１ｄが１対１で対応している。本実施形態では、これら３個のサブ画素１１ａ～１１ｃが、これら３本の電源配線３１ｄから電源電圧を供給される。

　本実施形態の各画素１１の形状は、上述のように正方形となっている。一方、本実施形態の各画素１１は、１本の電源配線３１ｃと、３本の電源配線３１ｄから電源電圧を供給される。よって、画素アレイ領域１内では、電源配線３１ｄの本数が多くなり、電源配線３１ｄの混雑度が高くなる傾向にある一方で、電源配線３１ｃの本数が少なくなり、電源配線３１ｃの混雑度が低くなる傾向にある。よって、本実施形態では、電源配線３１ｄを太くすることは困難であるが、電源配線３１ｃを太くすることは容易である。

　これは、本実施形態にとって好都合な事実である。理由は、本実施形態の電源配線３１ｃは、書込走査部３に電源電圧を供給するために使用されることから、本実施形態の電源配線３１ｃの幅は、太くすることが望ましいからである。よって、本実施形態の各電源配線３１ｃの幅は、各電源配線３１ｄの幅のＮ倍（ここでは３倍）に設定されている。図５のＢは、各電源配線３１ｄの幅である「Ｗ」と、各電源配線３１ｃの幅である「３Ｗ」とを示している。

　図５のＣは、電源配線３１ｃの幅と電源配線３１ｄの幅とを比較するために、１本の電源配線３１ｃを－Ｘ方向に図示し、３本の電源配線３１ｄを－Ｙ方向にまとめて図示している。本実施形態の各画素１１は、図５のＣに示すように、幅「３Ｗ」の１本の電源配線３１ｃと、合計幅「３Ｗ」の３本の電源配線３１ｄから電源電圧を供給される。よって、本実施形態の画素アレイ領域１内では、電源配線３１ｃの混雑度は、電源配線３１ｄの混雑度と同程度となる。このように、本実施形態によれば、電源配線３１ｃの幅を太くしやすいというメリットを享受することが可能となる。

　なお、本実施形態の表示装置は、モノクロ表示装置でもカラー表示装置でもよいが、ここではカラー表示装置である。このように本実施形態の表示装置がカラー表示装置である場合、図２に示す１つの画素１１の構成は、正確には、１つのサブ画素１１ａ、１１ｂ、または１１ｃの構成に相当する。一方、本実施形態の表示装置が仮にモノクロ表示装置である場合には、図２に示す１つの画素１１の構成は、実際に１つの画素１１の構成に相当する。

　図６は、第１実施形態の比較例の表示装置の配線構造を説明するための平面図である。

　図６のＡ、Ｂ、Ｃはそれぞれ、図５のＡ、Ｂ、Ｃに対応している。本比較例では、各電源配線３３ｄの幅は「Ｗ」であり、各電源配線３３ｃの幅も「Ｗ」である。仮にこの電源配線３３ｃを書込走査部３に電気的に接続すると、電源配線３３ｃの電気抵抗が高さが問題となる可能性がある。一方、本実施形態によれば、電源配線３１ｃの幅を太くすることで、この問題を抑制することが可能となる。

　以上のように、本実施形態の表示装置は、画素アレイ領域１内を通過してＦＰＣ６から書込走査部３に電源電圧を供給する電源配線３１を備えている。よって、本実施形態によれば、表示パネルＰを小型化することが可能となる。

　（第２実施形態）
　図７は、第２実施形態の表示装置の配線構造を示す平面図である。

　本実施形態では、図３に示す電源配線３１および電源配線３２が、電源配線４１と、電源配線４２とに置き換えられている。電源配線４１は、複数の電源配線４１ａと、電源配線４１ｂと、複数の電源配線４１ｃと、複数の電源配線４１ｄとを含んでいる。図７はさらに、本実施形態の表示パネルＰのＸ方向の幅Ｗ３を示している。

　本実施形態では、信号出力部２が、画素アレイ領域１の＋Ｙ方向に配置され、ＦＰＣ６が、画素アレイ領域１の－Ｙ方向に配置されている。よって、ＦＰＣ６が、画素アレイ領域１に対して信号出力部２の反対側に配置されている。そのため、ＦＰＣ６と信号出力部２との距離は、ＦＰＣ６と書込走査部３との距離よりも遠くなっている。

　電源配線４１は、ＦＰＣ６から各画素１１や信号出力部２へと電源電圧を供給するために設けられている。電源配線４１は、その一部が表示パネルＰ上にて画素アレイ領域１内に設けられ、その残部が表示パネルＰ上にて画素アレイ領域１外に設けられている。電源配線４１から供給される電源電圧は、正電圧でも負電圧でもよいし、ゼロ電圧（グランド電圧）でもよい。

　電源配線４２は、ＦＰＣ６から書込走査部３へと電源電圧を供給するために設けられている。電源配線４２は、その全体が表示パネルＰ上にて画素アレイ領域１外に設けられている。電源配線４２から供給される電源電圧は、正電圧でも負電圧でもよいし、ゼロ電圧でもよい。電源配線４２からの電源電圧は、電源配線４１からの電源電圧と同じ電圧でも異なる電圧でもよいが、本実施形態では電源配線４１からの電源電圧と異なる電圧となっている。

　電源配線４１ａと電源配線４１ｂは、画素アレイ領域１外に設けられている。電源配線４１ａは、ＦＰＣ６から画素アレイ領域１に向かって＋Ｙ方向に延びている。電源配線４１ｂは、電源配線４１ａに電気的に接続されており、画素アレイ領域１の－Ｙ方向の端部に沿ってＸ方向に延びている。

　電源配線４１ｃと電源配線４１ｄは、画素アレイ領域１内に設けられている。電源配線４１ｃは、電源配線４１ｂに電気的に接続されており、画素アレイ領域１を通過して電源配線４１ｂから信号出力部２まで＋Ｙ方向に延びている。よって、本実施形態の電源配線４１は、電源配線４１ａ、４１ｂ、４１ｃにより、ＦＰＣ６から信号出力部２へと電源電圧を供給することができる。電源配線４１ｄは、電源配線４１ｃに電気的に接続されており、画素アレイ領域１内をＸ方向に延びている。本実施形態の電源配線４１は、電源配線４１ａ、４１ｂ、４１ｃ、４１ｄにより、ＦＰＣ６から各画素１１へと電源電圧を供給することができる。電源配線４１ｄは、本開示の第１電源配線の例であり、電源配線４１ｃは、本開示の第２電源配線の例である。

　なお、本実施形態の電源配線４１ｃは、電源配線４１ｄよりも高い位置に配置されており、電源配線４１ｄと直接接触しないように電源配線４１ｄと交差している。本実施形態では、電源配線４１ｃと電源配線４１ｄとがＺ方向に交差する位置にビアプラグが配置されている。具体的には、各電源配線４１ｄ上に複数のビアプラグが配置され、これらのビアプラグ上に複数の電源配線４１ｃが配置されている。これにより、各電源配線４１ｃと各電源配線４１ｄとが１つのビアプラグにより電気的に接続されている。なお、本実施形態の各電源配線４１ｃの幅（Ｘ方向の寸法）は、各電源配線４１ｄの幅（Ｙ方向の寸法）よりも太く設定されている。

　図８は、第２実施形態の比較例の表示装置の配線構造を示す平面図である。

　本比較例では、図７に示す電源配線４１および電源配線４２が、電源配線４３と、複数の電源配線４４と、電源配線４５とに置き換えられている。電源配線４３は、複数の電源配線４３ａと、電源配線４３ｂと、複数の電源配線４３ｃと、複数の電源配線４３ｄとを含んでいる。図４はさらに、本比較例の表示パネルＰのＸ方向の幅Ｗ４を示している。

　本比較例の電源配線４３ａ、４３ｂ、４３ｃ、４３ｄの構造や機能はそれぞれ、第２実施形態の電源配線４１ａ、４１ｂ、４１ｃ、４１ｄの構造や機能と概ね同様である。しかしながら、電源配線４３ｃは、信号出力部２まで延びておらず、信号出力部２に電気的に接続されていない。よって、電源配線４３は、各画素１１のみに電源電圧を供給し、信号出力部２には電源電圧を供給しない。本比較例では、電源配線４４が信号出力部２に電源電圧を供給し、電源配線４５が書込走査部３に電源電圧を供給する。

　本比較例の電源配線４４は、電源配線４３と分離されているため、画素アレイ領域１を通過することができない。理由は、画素アレイ領域１内に電源配線４３、４４の両方を配置可能なスペースがないからである。そのため、電源配線４４は、表示パネルＰ上にて画素アレイ領域１の周りに配置されている。しかしながら、電源配線４４を画素アレイ領域１の周りに配置すると、表示パネルＰの額縁部、すなわち、表示パネルＰ上における画素アレイ領域１の周りの領域の面積を広くする必要が生じ、表示パネルＰを大型化する必要が生じる。具体的には、表示パネルＰのＸ方向の幅Ｗ４を大きくする必要が生じる。これは、表示パネルＰの小型化が求められる場合には好ましくない。

　また、本比較例の信号出力部２は、第２実施形態の場合と同様に、ＦＰＣ６から遠い位置に配置されている。そのため、電源配線４４を画素アレイ領域１の周りに配置すると、電源配線４４が長くなる。その結果、電源配線４４の電気抵抗（インピーダンス）が高くなり、電源配線４４での電圧降下が大きくなってしまう。これにより、シェーディングの悪化やクロストークの発生により画質が悪くなるおそれがある。

　一方、第２実施形態の電源配線４１（図７）は、画素アレイ領域１を通過して信号出力部２まで延びており、信号出力部２に電気的に接続されている。これにより、表示パネルＰの額縁部、すなわち、表示パネルＰ上における画素アレイ領域１の周りの領域の面積を狭くすることが可能となる。よって、本実施形態によれば、表示パネルＰを小型化することが可能となり、表示パネルＰのＸ方向の幅Ｗ２を小さくすることが可能となる。本実施形態の幅Ｗ３は、上記比較例の幅Ｗ４よりも小さくなっている。本実施形態の電源配線４１は、画素１１と信号出力部２とに共通に使用されるため、画素アレイ領域１内に配置することができる。

　また、本実施形態の電源配線４１に沿ったＦＰＣ６から信号出力部２までの距離は、上記比較例の電源配線４４に沿ったＦＰＣ６から信号出力部２までの距離よりも短くすることができる。これにより、本実施形態の電源配線４１におけるＦＰＣ６と信号出力部２との間の電気抵抗（インピーダンス）を、上記比較例の電源配線４４におけるＦＰＣ６と信号出力部２との間の電気抵抗（インピーダンス）よりも低くすることができる。よって、本実施形態によれば、ＦＰＣ６と信号出力部２との間での電圧降下を低減することが可能となる。

　なお、本実施形態では、電源配線４１ｃが信号出力部２に電気的に接続されているだけでなく、電源配線４１ｄが書込走査部３に電気的に接続されていてもよい。これにより、電源配線４１ａ～４１ｄが各画素１１、信号出力部２、および書込走査部３に電源電圧を供給することが可能となり、さらには、電源配線４２を設けない構成を採用することが可能となる。ただし、図７に示す場合には、電源配線４２は短いし、かつ電源配線４２は表示パネルＰを大型化せずに配置可能である。そのため、本実施形態の電源配線４２は、電源配線４１と分離されている。なお、本実施形態の電源配線４１は、周辺回路に含まれる信号出力部２以外の回路に電源電圧を供給してもよく、例えば、書込走査部３の動作と信号出力部２の動作とを同期させるためのタイミングコントローラに電源電圧を供給してもよい。

　また、本実施形態の電源配線４１は例えば、図２に示すＶｃｃ電源配線やＶｓｓ電源配線として使用することが可能である。電源配線４１の電気抵抗は、例えば電源配線４１をアルミニウムにより形成することで低減可能である。

　また、本実施形態の電源配線４１ｃは、信号出力部２に電源電圧を供給するために使用されることから、本実施形態の電源配線４１ｃの幅は、本実施形態の電源配線４１ｄの幅や、上記比較例の電源配線４３ｃ、４３ｄの幅よりも太く設定されている。これは、第１実施形態およびその比較例の電源配線３１、３３と同様である。

　本実施形態の各画素１１も、第１実施形態の各画素１１と同様に、Ｎ個のサブ画素を含んでおり、例えば図５のＢに示すように３つのサブ画素１１ａ、１１ｂ、１１ｃを含んでいる。本実施形態でも、各画素１１の形状は正方形であり、３つのサブ画素１１ａ～１１ｃはＸ方向に並んでいる。そのため、本実施形態のサブ画素１１ａ～１１ｃの各々の形状は、Ｘ方向に延びる２つの短辺と、Ｙ方向に延びる２つの長辺とを有する長方形となっている。

　以上のように、本実施形態の表示装置は、画素アレイ領域１内を通過してＦＰＣ６から信号出力部２に電源電圧を供給する電源配線４１を備えている。よって、本実施形態によれば、表示パネルＰを小型化することが可能となる。

　ここで、第１実施形態と第２実施形態とを比較する。第１実施形態の表示装置の構成は例えば、ＦＰＣ６を表示パネルＰの＋Ｘ方向や－Ｘ方向に配置することが望ましい場合に採用される。一方、第２実施形態の表示装置の構成は例えば、ＦＰＣ６を表示パネルＰの＋Ｙ方向や－Ｙ方向に配置することが望ましい場合に採用される。第１および第２実施形態のいずれにおいても、各画素１１に含まれる３つのサブ画素１１ａ～１１ｃはＸ方向に並んでいる。よって、第１実施形態には、第２実施形態で電源配線４１ｃの幅を太くするよりも、第１実施形態で電源配線３１ｃの幅を太くする方が容易であるというメリットがある。理由は、画素アレイ領域１内のスペースの余裕が、Ｙ方向に延びる太い複数の電源配線４１ｃを配置する場合よりも、Ｘ方向に延びる太い複数の電源配線３１ｃを配置する場合の方が大きいからである。

　（第３～第７実施形態）
　図２に示す画素１１の回路構成は例えば、図９～図１３のいずれかに示す画素１１の回路構成に置き換えてもよい。以下、図９～１３を参照し、第３～第７実施形態の表示装置の各画素１１の構成について説明する。なお、これらの実施形態の表示装置がカラー表示装置である場合、図９～図１３に示す１つの画素１１の構成は、正確には、１つのサブ画素１１ａ、１１ｂ、または１１ｃの構成に相当する。

　図９は、第３実施形態の表示装置の構成を示す回路図である。

　本実施形態の各画素１１は例えば、図９に示す回路構成を有しており、有機ＥＬ素子５１と、５つのトランジスタ５２ａ～５２ｅと、１つのキャパシタ５３とを備えている。本実施形態の有機ＥＬ素子５１、トランジスタ５２ａ～５２ｅ、およびキャパシタ５３の機能は、概ね第１実施形態の有機ＥＬ素子２１、トランジスタ２２ａ～２２ｄ、およびキャパシタ２３ａ～２３ｂの機能と同様である。

　図９は、２本の信号線ＳＩＧ１～ＳＩＧ２と、２本の走査線ＷＳ１～ＷＳ２と、２本の制御線ＴＲ１～ＴＲ２と、Ｖｃｃ電源配線と、Ｖｓｓ電源配線と、有機ＥＬ素子５１にカソード電位Ｖcathを供給するカソード線とを示している。信号線ＳＩＧ１は、図９に示す画素１１に信号を供給し、信号線ＳＩＧ２は、その隣の画素１１に信号を供給する。走査線ＷＳ１～ＷＳ２はそれぞれ、トランジスタ５２ｂ、５２ｃのゲート端子に接続されている。制御線ＴＲ１～ＴＲ２はそれぞれ、トランジスタ５２ｄ、５２ｅのゲート端子に接続されている。Ｖｃｃ電源配線は、例えばトランジスタ５２ａのドレイン端子に接続され、Ｖｓｓ電源配線は、例えばキャパシタ５３に接続されている。

　本実施形態の画素１１の回路構成を第１または第２実施形態に適用する場合、電源配線３１、４１は例えば、図９に示すＶｃｃ電源配線やＶｓｓ電源配線として使用することが可能である。

　図１０は、第４実施形態の表示装置の構成を示す回路図である。

　本実施形態の各画素１１は例えば、図１０に示す回路構成を有しており、有機ＥＬ素子６１と、４つのトランジスタ６２ａ～６２ｄと、１つのキャパシタ６３とを備えている。本実施形態の有機ＥＬ素子６１、トランジスタ６２ａ～６２ｄ、およびキャパシタ６３の機能は、概ね第１実施形態の有機ＥＬ素子２１、トランジスタ２２ａ～２２ｄ、およびキャパシタ２３ａ～２３ｂの機能と同様である。

　図１０は、信号線ＳＩＧと、２本の走査線ＷＳｐ～ＷＳｎと、駆動線ＤＳと、Ｖｃｃ電源配線と、Ｖｓｓ電源配線と、有機ＥＬ素子６１にカソード電位Ｖcathを供給するカソード線とを示している。信号線ＳＩＧは、図１０に示す画素１１に信号を供給する。走査線ＷＳｐ～ＷＳｎと駆動線ＤＳはそれぞれ、トランジスタ６２ｂ、６２ｃ、６２ｄのゲート端子に接続されている。Ｖｃｃ電源配線は、例えばトランジスタ６２ｄに接続され、Ｖｓｓ電源配線は、例えばキャパシタ６３に接続されている。

　本実施形態の画素１１の回路構成を第１または第２実施形態に適用する場合、電源配線３１、４１は例えば、図１０に示すＶｓｓ電源配線として使用することが可能である。なお、本実施形態のＶｃｃ電源配線は制御線として使用されるため、電源配線３１、４１に適用されない。

　図１１は、第５実施形態の表示装置の構成を示す回路図である。

　本実施形態の各画素１１は例えば、図１１に示す回路構成を有しており、有機ＥＬ素子７１と、６つのトランジスタ７２ａ～７２ｆと、３つのキャパシタ７３ａ～７３ｃとを備えている。本実施形態の有機ＥＬ素子７１、トランジスタ７２ａ～７２ｆ、およびキャパシタ７３ａ～７３ｃの機能は、概ね第１実施形態の有機ＥＬ素子２１、トランジスタ２２ａ～２２ｄ、およびキャパシタ２３ａ～２３ｂの機能と同様である。

　図１１は、信号線ＳＩＧと、Ｖｃｃ電源配線と、Ｖｓｓ電源配線と、有機ＥＬ素子７１にカソード電位Ｖcathを供給するカソード線とを示している。信号線ＳＩＧは、図１１に示す画素１１に信号を供給する。Ｖｃｃ電源配線は、例えばトランジスタ７２ａおよびキャパシタ７３ａに接続され、Ｖｓｓ電源配線は、例えばトランジスタ７２ｄに接続されている。

　本実施形態の画素１１の回路構成を第１または第２実施形態に適用する場合、電源配線３１、４１は例えば、図１１に示すＶｃｃ電源配線やＶｓｓ電源配線として使用することが可能である。

　図１２は、第６実施形態の表示装置の構成を示す回路図である。

　本実施形態の各画素１１は例えば、図１２に示す回路構成を有しており、有機ＥＬ素子８１と、９つのトランジスタ８２ａ～８２ｉと、２つのキャパシタ８３ａ～８３ｂとを備えている。本実施形態の有機ＥＬ素子８１、トランジスタ８２ａ～８２ｉ、およびキャパシタ８３ａ～８３ｂの機能は、概ね第１実施形態の有機ＥＬ素子２１、トランジスタ２２ａ～２２ｄ、およびキャパシタ２３ａ～２３ｂの機能と同様である。トランジスタ８２ａは、符号８４で示す範囲において、キャパシタ８３ａ～８３ｂと接続されている。

　図１２は、信号線Ｄａｔａと、走査線Ｓｃａｎ（ｎ）と、イネーブル線ＥＮと、ＶＤＤ電源配線と、基準電圧Ｖrefを供給する基準線と、有機ＥＬ素子８１にカソード電位Ｖcathを供給するカソード線等を示している。信号線Ｄａｔａは、図１２に示す画素１１に信号を供給する。走査線Ｓｃａｎ（ｎ）は、トランジスタ８２ｅ、８２ｆ、８２ｇのゲート端子に接続されている。ＶＤＤ電源配線は、例えばトランジスタ８２ｃに接続されている。なお、本実施形態のカソード線は、ＶＳＳ電源配線に相当する。

　本実施形態の画素１１の回路構成を第１または第２実施形態に適用する場合、電源配線３１、４１は例えば、図１２に示すＶＤＤ電源配線やＶＳＳ電源配線（カソード線）として使用することが可能である。

　図１３は、第７実施形態の表示装置の構成を示す回路図である。

　本実施形態の各画素１１は例えば、図１３に示す回路構成を有しており、有機ＥＬ素子９１と、２つのトランジスタ９２ａ～９２ｂと、２つのキャパシタ９３ａ～９３ｂとを備えている。本実施形態の有機ＥＬ素子９１、トランジスタ９２ａ～９２ｂ、およびキャパシタ９３ａ～９３ｂの機能は、概ね第１実施形態の有機ＥＬ素子２１、トランジスタ２２ａ～２２ｄ、およびキャパシタ２３ａ～２３ｂの機能と同様である。

　図１３は、信号線ＳＩＧと、走査線ＷＳと、駆動線ＤＳと、ＧＮＤ電源配線と、有機ＥＬ素子９１にカソード電位Ｖcathを供給するカソード線とを示している。信号線ＳＩＧは、図１３に示す画素１１に信号を供給する。走査線ＷＳは、トランジスタ９２ｂのゲート端子に接続されている。駆動線ＤＳは、トランジスタ９２ａに接続されている。ＧＮＤ電源配線は、例えばキャパシタ９３ｂに接続されている。

　本実施形態の画素１１の回路構成を第１または第２実施形態に適用する場合、電源配線３１、４１は例えば、図１３に示すＧＮＤ電源配線として使用することが可能である。

　以上のように、第１および第２実施形態の電源配線３１、４１は、様々な電源配線として使用することが可能である。

　なお、第１～第７実施形態の表示装置は例えば、第８または第９実施形態の電子機器に適用することが可能である。以下、図１４および図５を参照し、第８および第９実施形態の電子機器について説明する。

　（第８実施形態）
　図１４は、第８実施形態の電子機器の構造を示す外観図である。

　本実施形態の電子機器は、ポータブル型の電子機器であり、例えば、第１～第７実施形態のいずれかの表示装置を備えるカメラである。図１４のＡは、本実施形態のカメラを示す正面図であり、図１４のＢは、本実施形態のカメラを示す背面図である。本実施形態のカメラは、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラである。

　本実施形態のカメラは、カメラ本体１０１の正面右側に、交換式の撮影レンズユニット１０２を有し、カメラ本体１０１の正面左側に、撮影者が把持するためのグリップ部１０３を有している（図１４のＡ）。

　本実施形態のカメラはさらに、カメラ本体１０１の背面にモニタ１０４を有し、モニタ１０４の上方に電子ビューファインダ（接眼窓）１０５を有している（図１４のＢ）。撮影者は、電子ビューファインダ１０５を覗くことにより、撮影レンズユニット１０２から導かれた被写体の光像を視認して、構図決定を行うことができる。本実施形態では、第１～第７実施形態のいずれかの表示装置を、電子ビューファインダ１０５に適用する。

　一般に、表示装置を備えるポータブル型の電子機器では、表示装置の小型化に対するニーズが大きいと考えられる。例えば、本実施形態の電子ビューファインダ１０５は、カメラ本体１０１より小型化することが望まれるし、さらには、モニタ１０４より小型化することが望まれる。一方、第１～第７実施形態によれば、表示パネルＰを小型化することにより、表示装置を小型化することが可能である。よって、本実施形態によれば、第１～第７実施形態のいずれかの表示装置を電子ビューファインダ１０５に適用することで、電子ビューファインダ１０５を小型化することが可能となる。

　（第９実施形態）
　図１５は、第９実施形態の電子機器の構造を示す外観図である。

　本実施形態の電子機器は、ウェアラブル型の電子機器であり、例えば、第１～第７実施形態のいずれかの表示装置を備えるメガネである。図１５は、本実施形態のメガネを示す斜視図である。

　本実施形態のメガネは、メガネ本体（フレーム）２０１と、２枚のレンズ２０２と、ヘッドマウントディスプレイ２０３とを備えている。本実施形態のヘッドマウントディスプレイ２０３は、本体部２０３ａと、アーム部２０３ｂと、鏡筒２０３ｃとを備える透過式ヘッドマウントディスプレイ構成を有している。

　本体部２０３ａは、アーム部２０３ｂとメガネ本体２０１とに接続されている。具体的には、本体部２０３ａの一端が、アーム部２０３ｂに取り付けられており、本体部２０３ａの他端が、不図示の接続部材を介してメガネ本体２０１に連結されている。本体部２０３ａは、ヘッドマウントディスプレイ２０３の動作を制御するための制御部（制御基板）や、画像等を表示するための表示部を内蔵している。なお、本体部２０３ａは、直接的に人体の頭部に装着されてもよい。

　アーム部２０３ｂは、本体部２０３ａと鏡筒２０３ｃとを連結させることで、本体部２０３ａに対して鏡筒２０３ｃを支える。具体的には、アーム部２０３ｂは、本体部２０３ａの端部および鏡筒２０３ｃの端部と結合されることで、本体部２０３ａに対して鏡筒２０３ｃを固定する。アーム部２０３ｂは、本体部２０３ａから鏡筒２０３ｃに提供される画像に関するデータを通信するための信号線を内蔵している。

　鏡筒２０３ｃは、本体部２０３ａからアーム部２０３ｂを介して提供される画像光を、レンズ２０２に向かって出射する。この画像光は、レンズ２０２を透過して、本実施形態のメガネを装着するユーザの目に向かって投射される。本実施形態では、第１～第７実施形態のいずれかの表示装置を、本体部２０３ａ内の表示部に適用する。

　一般に、表示装置を備えるウェアラブル型の電子機器では、表示装置の小型化に対するニーズが大きいと考えられる。例えば、本実施形態の本体部２０３ａ内の表示部は、本体部２０３ａより小型化することが望まれる。一方、第１～第７実施形態によれば、表示パネルＰを小型化することにより、表示装置を小型化することが可能である。よって、本実施形態によれば、第１～第７実施形態のいずれかの表示装置を本体部２０３ａ内の表示部に適用することで、本体部２０３ａ内の表示部を小型化することが可能となる。

　なお、この表示装置、すなわち、本体部２０３ａ内の表示部は例えば、図３や図７のＸ方向が本体部２０３ａの長手方向に平行になるように配置される。すなわち、表示パネルＰのＸ方向の辺が左右に位置し、表示パネルＰのＹ方向の辺が上下に位置するように、表示装置が配置される。この場合、表示パネルＰのＹ方向の幅は短いことが望ましい。理由は、本体部２０３ａの上下方向の幅は短いからである。よって、第１～第７実施形態のいずれかの表示装置を本体部２０３ａ内の表示部に適用する場合には、図７に示す表示装置を採用するよりも、図３に示す表示装置を採用する方が望ましい。理由は、図３に示す表示装置は、表示パネルＰのＹ方向の幅Ｗ１を短くすることができるからである。

　以上、本開示の実施形態について説明したが、これらの実施形態は、本開示の要旨を逸脱しない範囲内で、種々の変更を加えて実施してもよい。例えば、２つ以上の実施形態を組み合わせて実施してもよい。

　なお、本開示は、以下のような構成を取ることもできる。

　（１）
　複数の画素を含む画素アレイ領域と、
　前記画素アレイ領域外に設けられた周辺回路と、
　前記画素アレイ領域外に設けられたプリント回路と、
　前記画素アレイ領域を通過して前記プリント回路から前記周辺回路へと電源電圧を供給する電源配線と、
　を備える表示装置。

　（２）
　前記電源配線は、前記画素と前記周辺回路とに前記電源電圧を供給する、（１）に記載の表示装置。

　（３）
　前記画素アレイ領域内を第１方向に延びる複数の走査線と、
　前記画素アレイ領域内を第２方向に延びる複数の信号線と、
　前記画素アレイ領域内を前記第１方向に延びる複数の第１電源配線と、
　前記画素アレイ領域内を前記第２方向に延びる複数の第２電源配線とをさらに備え、
　前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線は、前記第１および第２電源配線の少なくともいずれかを含む、
　（１）に記載の表示装置。

　（４）
　前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線が、前記第１電源配線を含む場合、前記第１電源配線の幅は、前記第２電源配線の幅よりも太い、（３）に記載の表示装置。

　（５）
　前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線が、前記第２電源配線を含む場合、前記第２電源配線の幅は、前記第１電源配線の幅よりも太い、（３）に記載の表示装置。

　（６）
　前記画素は、前記第１および第２電源配線から電源電圧を供給される、（３）に記載の表示装置。

　（７）
　前記画素の各々は、Ｎ個（Ｎは２以上の整数）のサブ画素を含み、
　前記Ｎ個のサブ画素は、Ｎ本の第２電源配線から電源電圧を供給される、（３）に記載の表示装置。

　（８）
　前記第１電源配線の幅は、前記第２電源配線の幅のＮ倍である、（７）に記載の表示装置。

　（９）
　前記画素アレイ領域内を第１方向に延びる複数の走査線と、
　前記画素アレイ領域内を第２方向に延びる複数の信号線とを備え、
　前記プリント回路は、前記画素アレイ領域の前記第１方向に設けられている、（１）に記載の表示装置。

　（１０）
　前記電源配線は、前記画素アレイ領域内を前記第１方向に延びている、（９）に記載の表示装置。

　（１１）
　前記周辺回路は、前記走査線に電気的に接続された書込走査部を含み、
　前記書込走査部は、前記電源配線から前記電源電圧を供給される、
　（９）に記載の表示装置。

　（１２）
　前記書込走査部は、前記画素アレイ領域に対し、前記プリント回路の反対側に設けられている、（１１）に記載の表示装置。

　（１３）
　前記周辺回路は、前記信号線に電気的に接続された信号出力部をさらに含み、
　前記信号出力部は、前記電源配線とは別の電源配線から電源電圧を供給される、
　（１１）に記載の表示装置。

　（１４）
　前記画素アレイ領域内を第１方向に延びる複数の走査線と、
　前記画素アレイ領域内を第２方向に延びる複数の信号線とを備え、
　前記プリント回路は、前記画素アレイ領域の前記第２方向に設けられている、（１）に記載の表示装置。

　（１５）
　前記電源配線は、前記画素アレイ領域内を前記第２方向に延びている、（１４）に記載の表示装置。

　（１６）
　前記周辺回路は、前記信号線に電気的に接続された信号出力部を含み、
　前記信号出力部は、前記電源配線から前記電源電圧を供給される、
　（１４）に記載の表示装置。

　（１７）
　前記信号出力部は、前記画素アレイ領域に対し、前記プリント回路の反対側に設けられている、（１６）に記載の表示装置。

　（１８）
　前記周辺回路は、前記走査線に電気的に接続された書込走査部をさらに含み、
　前記書込走査部は、前記電源配線とは別の電源配線から電源電圧を供給される、
　（１６）に記載の表示装置。

　（１９）
　前記表示装置は、ポータブル型またはウェアラブル型の電子機器の一部となっている、（１）に記載の表示装置。

　（２０）
　前記電子機器は、前記表示装置を備えるカメラまたはメガネである、（１９）に記載の表示装置。

　１：画素アレイ領域、２：信号出力部、３：書込走査部、
　４：第１駆動走査部、５：第２駆動走査部、６：ＦＰＣ、
　１１：画素、１１ａ、１１ｂ、１１ｃ：サブ画素、
　１２：信号線（ＳＩＧ線）、１３：走査線（ＷＳ線）、
　１４：第１駆動線（ＤＳ線）、１５：第２駆動線（ＡＺ線）、
　２１：有機ＥＬ素子、２２ａ～２２ｄ：トランジスタ、２３ａ～２３ｂ：キャパシタ、
　３１、３１ａ～３１ｄ：電源配線、３２：電源配線、
　３３、３３ａ～３３ｄ：電源配線、３４：電源配線、３５：電源配線、
　４１、４１ａ～４１ｄ：電源配線、４２：電源配線、
　４３、４３ａ～４３ｄ：電源配線、４４：電源配線、４５：電源配線、
　５１：有機ＥＬ素子、５２ａ～５２ｅ：トランジスタ、５３：キャパシタ、
　６１：有機ＥＬ素子、６２ａ～６２ｄ：トランジスタ、６３：キャパシタ、
　７１：有機ＥＬ素子、７２ａ～７２ｆ：トランジスタ、７３ａ～７３ｃ：キャパシタ、
　８１：有機ＥＬ素子、８２ａ～８２ｉ：トランジスタ、８３ａ～８３ｂ：キャパシタ、
　９１：有機ＥＬ素子、９２ａ～９２ｂ：トランジスタ、９３ａ～９３ｂ：キャパシタ、
　１０１：カメラ本体、１０２：撮影レンズユニット、１０３：グリップ部、
　１０４：モニタ、１０５：電子ビューファインダ、
　２０１：メガネ本体、２０２：レンズ、２０３：ヘッドマウントディスプレイ、
　２０３ａ：本体部、２０３ｂ：アーム部、２０３ｃ：鏡筒

Claims

　複数の画素を含む画素アレイ領域と、
　前記画素アレイ領域外に設けられた周辺回路と、
　前記画素アレイ領域外に設けられたプリント回路と、
　前記画素アレイ領域を通過して前記プリント回路から前記周辺回路へと電源電圧を供給する電源配線と、
　を備える表示装置。
　前記電源配線は、前記画素と前記周辺回路とに前記電源電圧を供給する、請求項１に記載の表示装置。
　前記画素アレイ領域内を第１方向に延びる複数の走査線と、
　前記画素アレイ領域内を第２方向に延びる複数の信号線と、
　前記画素アレイ領域内を前記第１方向に延びる複数の第１電源配線と、
　前記画素アレイ領域内を前記第２方向に延びる複数の第２電源配線とをさらに備え、
　前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線は、前記第１および第２電源配線の少なくともいずれかを含む、
　請求項１に記載の表示装置。
　前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線が、前記第１電源配線を含む場合、前記第１電源配線の幅は、前記第２電源配線の幅よりも太い、請求項３に記載の表示装置。
　前記プリント回路から前記周辺回路へと前記電源電圧を供給する前記電源配線が、前記第２電源配線を含む場合、前記第２電源配線の幅は、前記第１電源配線の幅よりも太い、請求項３に記載の表示装置。
　前記画素は、前記第１および第２電源配線から電源電圧を供給される、請求項３に記載の表示装置。
　前記画素の各々は、Ｎ個（Ｎは２以上の整数）のサブ画素を含み、
　前記Ｎ個のサブ画素は、Ｎ本の第２電源配線から電源電圧を供給される、請求項３に記載の表示装置。
　前記第１電源配線の幅は、前記第２電源配線の幅のＮ倍である、請求項７に記載の表示装置。
　前記画素アレイ領域内を第１方向に延びる複数の走査線と、
　前記画素アレイ領域内を第２方向に延びる複数の信号線とを備え、
　前記プリント回路は、前記画素アレイ領域の前記第１方向に設けられている、請求項１に記載の表示装置。
　前記電源配線は、前記画素アレイ領域内を前記第１方向に延びている、請求項９に記載の表示装置。
　前記周辺回路は、前記走査線に電気的に接続された書込走査部を含み、
　前記書込走査部は、前記電源配線から前記電源電圧を供給される、
　請求項９に記載の表示装置。
　前記書込走査部は、前記画素アレイ領域に対し、前記プリント回路の反対側に設けられている、請求項１１に記載の表示装置。
　前記周辺回路は、前記信号線に電気的に接続された信号出力部をさらに含み、
　前記信号出力部は、前記電源配線とは別の電源配線から電源電圧を供給される、
　請求項１１に記載の表示装置。
　前記画素アレイ領域内を第１方向に延びる複数の走査線と、
　前記画素アレイ領域内を第２方向に延びる複数の信号線とを備え、
　前記プリント回路は、前記画素アレイ領域の前記第２方向に設けられている、請求項１に記載の表示装置。
　前記電源配線は、前記画素アレイ領域内を前記第２方向に延びている、請求項１４に記載の表示装置。
　前記周辺回路は、前記信号線に電気的に接続された信号出力部を含み、
　前記信号出力部は、前記電源配線から前記電源電圧を供給される、
　請求項１４に記載の表示装置。
　前記信号出力部は、前記画素アレイ領域に対し、前記プリント回路の反対側に設けられている、請求項１６に記載の表示装置。
　前記周辺回路は、前記走査線に電気的に接続された書込走査部をさらに含み、
　前記書込走査部は、前記電源配線とは別の電源配線から電源電圧を供給される、
　請求項１６に記載の表示装置。
　前記表示装置は、ポータブル型またはウェアラブル型の電子機器の一部となっている、請求項１に記載の表示装置。
　前記電子機器は、前記表示装置を備えるカメラまたはメガネである、請求項１９に記載の表示装置。