JP6962493B1 - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP6962493B1
JP6962493B1 JP2021114991A JP2021114991A JP6962493B1 JP 6962493 B1 JP6962493 B1 JP 6962493B1 JP 2021114991 A JP2021114991 A JP 2021114991A JP 2021114991 A JP2021114991 A JP 2021114991A JP 6962493 B1 JP6962493 B1 JP 6962493B1
Authority
JP
Japan
Prior art keywords
drive circuit
transistor
drive
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021114991A
Other languages
English (en)
Other versions
JP2022016421A (ja
Inventor
示寛 横野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Priority to JP2021114991A priority Critical patent/JP6962493B1/ja
Priority to JP2021167632A priority patent/JP7509110B2/ja
Application granted granted Critical
Publication of JP6962493B1 publication Critical patent/JP6962493B1/ja
Publication of JP2022016421A publication Critical patent/JP2022016421A/ja
Priority to JP2023188555A priority patent/JP7414183B1/ja
Priority to JP2023220595A priority patent/JP2024038155A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Optics & Photonics (AREA)

Abstract

【課題】高精細化を図りつつ輝度ムラを低減することができる表示装置、係る表示装置を備えた電子機器、係る表示装置などに用いられる駆動回路アレイ基板を提供する。【解決手段】本開示に係る表示装置は、半導体基板にアレイ状に配置されている駆動回路を含んでいる駆動回路アレイ基板と、駆動回路の上部にアレイ状に配置されており、駆動回路によって駆動される発光素子と、を備えており、隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている。【選択図】 図７

Description

本開示は、表示装置、電子機器、および駆動回路アレイ基板に関する。
トランジスタを含む駆動回路がマトリクス状に配置された駆動回路アレイ基板と、その上部にアレイ状に配置された発光素子とを備えた表示装置が知られている。例えば、シリコン基板に駆動回路を形成し、その上部に、有機発光層を含む発光素子を配置した小型高精細な自発光ディスプレイは、マイクロＯＬＥＤ（M-OLED：Micro Organic Light Emitting Diode)ディスプレイと呼ばれている。
マイクロＯＬＥＤディスプレイは、高輝度、高精細および小容積といった特長を有する。このため、デジタルカメラ用の電子ビューファインダや、ヘッドマウントディスプレイ用の光学エンジンなどへの応用が進んでいる。発光素子を駆動するための回路として、トランジスタと容量部から構成された駆動回路が周知である（例えば、特許文献１を参照）。
特開２０１５−１８７６７２号公報
表示装置の高精細化が進むほど、発光素子を駆動するための駆動回路に用いられるトランジスタのサイズも小さくする必要がある。しかしながら、トランジスタのサイズが小さくなるほど、トランジスタの閾値もばらつく。このため、定性的には、表示装置の高精細化が進むほど輝度ムラの程度が悪化する。
従って、本開示の目的は、高精細化を図りつつ輝度ムラを低減することができる表示装置、係る表示装置を備えた電子機器、係る表示装置などに用いられる駆動回路アレイ基板を提供することにある。
上記の目的を達成するための本開示に係る駆動回路アレイ基板は、
半導体基板にアレイ状に配置されている駆動回路を含んでおり、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている、
駆動回路アレイ基板である。
上記の目的を達成するための本開示に係る表示装置は、
半導体基板にアレイ状に配置されている駆動回路を含んでいる駆動回路アレイ基板と、
駆動回路の上部にアレイ状に配置されており、駆動回路によって駆動される発光素子と、
を備えており、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている、
表示装置である。
上記の目的を達成するための本開示に係る電子機器は、
半導体基板にアレイ状に配置されている駆動回路を含んでいる駆動回路アレイ基板と、
駆動回路の上部にアレイ状に配置されており、駆動回路によって駆動される発光素子と、
を備えており、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている、
表示装置を備えた電子機器である。
図１は、第１の実施形態に係る表示装置の概念図である。 図２は、第（ｎ，ｍ）番目の画素（表示素子）の模式的な回路図である。 図３は、表示装置における画素（表示素子）を含む部分の模式的な一部断面図である。 図４Ａおよび図４Ｂは、駆動回路の回路図と実際の回路配置との関係を説明するための図である。図４Ａは回路図を示す。図４Ｂは基本的な素子配置を説明するための平面図である。 図５は、参考例の駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。 図６は、参考例の駆動回路アレイ基板における各種制御線の配置を説明するための基板等の模式的な一部平面図である。 図７は、第１の実施形態に係る駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。 図８Ａおよび図８Ｂは、第１の実施形態に係る駆動回路アレイ基板における駆動回路群の配置関係を説明するための模式的な平面図である。 図９Ａおよび図９Ｂは、図８Ｂに引き続き、第１の実施形態に係る駆動回路アレイ基板における駆動回路群の配置関係を説明するための模式的な平面図である。 図１０Ａおよび図１０Ｂは、図９Ｂに引き続き、第１の実施形態に係る駆動回路アレイ基板における駆動回路群の配置関係を説明するための模式的な平面図である。 図１１Ａおよび図１１Ｂは、図１０Ｂに引き続き、第１の実施形態に係る駆動回路アレイ基板における駆動回路群の配置関係を説明するための模式的な平面図である。 図１２は、第１の実施形態に係る駆動回路アレイ基板における各種制御線の配置を説明するための基板等の模式的な一部平面図である。 図１３は、図１２に引き続き、第１の実施形態に係る駆動回路アレイ基板における各種制御線の配置を説明するための基板等の模式的な一部平面図である。 図１４は、図１３に引き続き、第１の実施形態に係る駆動回路アレイ基板における各種制御線の配置を説明するための基板等の模式的な一部平面図である。 図１５は、駆動回路と発光素子との配置関係の例を説明するための図である。図１５Ａは駆動回路の回路配置を示す模式的な一部平面図である。図１５Ｂは発光素子の配置を示す模式的な一部平面図である。 図１６Ａおよび図１６Ｂは、図１５Ｂに引き続き、発光素子の配置を示す模式的な一部平面図である。 図１７は、第１の変形例に係る駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。 図１８Ａおよび図１８Ｂは、第１の変形例に係る駆動回路アレイ基板における駆動回路群の配置関係を説明するための模式的な平面図である。 図１９Ａおよび図１９Ｂは、図１８Ｂに引き続き、第１の変形例に係る駆動回路アレイ基板における駆動回路群の配置関係を説明するための模式的な平面図である。 図２０は、第２の変形例に係る駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。 図２１は、駆動回路と発光素子との配置関係の例を説明するための図である。図２１Ａは駆動回路の回路配置を示す模式的な一部平面図である。図２１Ｂは発光素子の配置を示す模式的な一部平面図である。 図２２Ａおよび図２２Ｂは、図２１Ｂに引き続き、発光素子の配置を示す模式的な一部平面図である。 図２３は、図２２Ｂに引き続き、発光素子の配置を示す模式的な一部平面図である。 図２４は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図２４Ａにその正面図を示し、図２４Ｂにその背面図を示す。 図２５は、ヘッドマウントディスプレイの外観図である。 図２６は、シースルーヘッドマウントディスプレイの外観図である。
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、駆動回路アレイ基板、表示装置および電子機器、全般に関する説明
２．第１の実施形態
３．第１の変形例
４．第２の変形例
５．電子機器の説明
６．その他
［本開示に係る、駆動回路アレイ基板、表示装置および電子機器、全般に関する説明］
以下の説明において、本開示に係る駆動回路アレイ基板、本開示に係る表示装置に用いられる駆動回路アレイ基板および本開示に係る電子機器が備える表示装置に用いられる駆動回路アレイ基板を、単に、［本開示の駆動回路アレイ基板］と呼ぶ場合がある。また、本開示に係る表示装置および本開示に係る電子機器に用いられる表示装置を、単に、［本開示の表示装置］と呼ぶ場合がある。
上述したように、本開示の駆動回路アレイ基板は、
半導体基板にアレイ状に配置されている駆動回路を含んでおり、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている。
駆動回路群に含まれる駆動回路のすべてにウェルタップを設ける構成に対して、一部の駆動回路にウェルタップを設ける構成にあっては、ウェルタップの占める領域の割合を小さくすることができる。このため、トランジスタ等を配置する領域をその分拡大することができる。
本開示の駆動回路アレイ基板にあっては、駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタは、他の駆動回路のトランジスタに対してサイズが拡大されている構成とすることができる。この場合において、所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている構成とすることができる。
上述した各種の好ましい構成を含む本開示の駆動回路アレイ基板にあっては、駆動回路群に含まれる複数の駆動回路において、ウェルタップは所定の駆動回路に設けられている構成とすることができる。
上述した各種の好ましい構成を含む本開示の駆動回路アレイ基板にあっては、
駆動回路群は、第１駆動回路、第２駆動回路および第３駆動回路を含んでおり、
第２駆動回路は、第１駆動回路と第３駆動回路とに挟まれるように配置されており、
ウェルタップは、第２駆動回路に設けられており、
第２駆動回路を構成するトランジスタは、第１駆動回路および第３駆動回路のトランジスタに対してサイズが拡大されている構成とすることができる。
この場合にあっては、駆動回路群において、第３駆動回路は、第１駆動回路を上下および左右に反転した回路配置を有する構成とすることができる。
あるいは又、この場合において、駆動回路の長手方向に並んで隣接する一対の駆動回路群が繰り返し単位となるように配置されている構成とすることができる。一対の駆動回路群のうち一方の駆動回路群に属する第１駆動回路と第３駆動回路は、それぞれ、他方の駆動回路群に属する第１駆動回路と第３駆動回路を上下に反転した回路配置を有する構成とすることができる。また、一対の駆動回路群のうち一方の駆動回路群に属する第２駆動回路は、他方の駆動回路群に属する第２駆動回路を左右に反転した回路配置または上下および左右に反転した回路配置を有する構成とすることができる。
あるいは又、この場合において、駆動回路群は、更に、第４駆動回路を含む構成とすることができる。
上述した各種の好ましい構成を含む本開示の駆動回路アレイ基板において、各駆動回路の配列は特に限定するものではなく、例えば、ストライプ状配列、モザイク状配列またはデルタ配列とすることができる。回路形成プロセスの容易化などの観点からは、各駆動回路はストライプ状配列されていることが好ましい。
上述したように、本開示の表示装置は、
半導体基板にアレイ状に配置されている駆動回路を含んでいる駆動回路アレイ基板と、
駆動回路の上部にアレイ状に配置されており、駆動回路によって駆動される発光素子と、
を備えており、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている。
本開示の表示装置にあっては、
駆動回路群は、第１駆動回路、第２駆動回路および第３駆動回路を含んでおり、
第２駆動回路は、第１駆動回路と第３駆動回路とに挟まれるように配置されており、
ウェルタップは、第２駆動回路に設けられており、
第２駆動回路を構成するトランジスタは、第１駆動回路および第３駆動回路のトランジスタに対してサイズが拡大されており、
第１駆動回路と第３駆動回路とは、それぞれ、赤色画素に対応する発光素子と青色画素に対応する発光素子に接続されており、
第２駆動回路は、緑色画素に対応する発光素子に接続されている構成とすることができる。
第２駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている構成とすることによって、緑色画素に対応する発光素子に電流を流すトランジスタの閾値のばらつきが低減する。緑色は視感度が高いので、輝度ムラをより効果的に低減することができる。
上述した好ましい構成の本開示の表示装置において、駆動回路群は、更に、白色画素に対応する発光素子に接続されている第４駆動回路を含んでいる構成とすることができる。
上述した各種の好ましい構成を含む本開示の表示装置において、各発光素子は、ストライプ状配列、モザイク状配列、正方配列またはデルタ配列で配置されている構成とすることができる。
上述した各種の好ましい構成を含む本開示の表示装置にあっては、例えば、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子を用いることができる。電流駆動型の発光素子として、有機エレクトロルミネッセンス素子、ＬＥＤ素子、半導体レーザ素子などを挙げることができる。これらの素子は、周知の材料や方法を用いて構成することができる。平面型の表示装置を構成する観点からは、中でも、発光素子は有機エレクトロルミネッセンス素子から成る構成とすることが好ましい。
有機エレクトロルミネッセンス素子は、アノード電極とカソード電極との間に複数の材料層が積層されて成る有機層が配されることによって形成される。有機層は、アノード電極とカソード電極との間に電圧が印加されることによって発光する。有機層は、例えば、アノード電極側から、正孔注入層、正孔輸送層、有機発光層、電子輸送層、および、電子注入層を順に積層した構造で構成することができる。有機層を構成する正孔輸送材料、正孔輸送材料、電子輸送材料、有機発光材料は特に限定するものではなく、周知の材料を用いることができる。
有機エレクトロルミネッセンス素子は、例えば、白色を発光するように形成されている構成とすることができる。この構成は、有機層を共通層として形成することができるといった利点を有する。白色を発光する有機層は、複数の有機発光層を電荷発生層または中間電極を介して接続した、いわゆるタンデム型構造で構成されていてもよい。例えば、赤色発光、緑色発光、青色発光の有機発光層を積層することによって、あるいは又、黄色発光、青色発光の有機発光層を積層することによって、白色で発光する発光素子を構成することができる。カラー表示を行う場合には、表示すべき色に応じたカラーフィルタを各発光素子に対応して適宜配置すればよい。カラーフィルタは、例えば、顔料または染料を含ませた樹脂材料などを用いて形成することができる。
あるいは又、有機エレクトロルミネッセンス素子は、赤色光、緑色光または青色光のいずれかを発光するように形成されている構成とすることもできる。この構成は有機層の形成プロセスが複雑となるものの、発光効率の点で優れているといった利点を有する。尚、この場合においても、色純度の向上などのため、表示すべき色に応じたカラーフィルタを配置してもよい。
表示装置は、モノクロ画像を表示する構成であってもよいし、カラー画像を表示する構成であってもよい。表示装置の画素（ピクセル）の値として、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（３８４０，２１６０）、（７６８０，４３２０）等、画像用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
本開示の電子機器は、上述した各種の好ましい構成を含む本開示の表示装置を備えた構成とすることができる。電子機器として、直視型や投射型の表示装置の他、画像表示機能を備えた各種の電子機器を例示することができる。
以下、本開示の駆動回路アレイ基板、本開示の表示装置および本開示の電子機器を、単に、［本開示］と呼ぶ場合がある。
本開示に用いられる半導体基板として、例えばシリコンから成る半導体基板の他、石英などの基板上にシリコン単結晶層などの半導体材料層が形成された基板を用いることができる。
駆動回路に用いられるトランジスタの導電型は特に限定するものではない。例えば、ｐチャネル型トランジスタから成る構成であってもよいし、ｎチャネル型トランジスタから成る構成であってもよい。例えばシリコン単結晶層にウェル領域を設け、ウェル領域内にトランジスタを形成するといった構成とすればよい。
本開示に用いられる各種の配線や電極を構成する材料は、本開示の実施に支障がない限り、特に限定するものではない。例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ＡｌＣｕやＡｌＳｉ等のアルミニウム合金、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ）などのタングステン合金といった金属材料を用いることができる。
本開示に用いられる絶縁層や絶縁膜などを構成する材料は、本開示の実施に支障がない限り、特に限定するものではない。例えば、シリコン酸化物（ＳｉＯx）、シリコン窒化物（ＳｉＮx）、もしくはシリコン酸窒化物（ＳｉＯxＮy）などの無機絶縁材料や、ポリイミド系樹脂、アクリル系樹脂、もしくはノボラック系樹脂などの有機絶縁材料を用いることができる。
配線や電極の他、絶縁層や絶縁膜などの成膜方法は特に限定するものではなく、本開示の実施に支障がない限り、周知の成膜方法を用いて成膜することができる。これらのパターニング方法についても同様である。
本明細書における各種の条件は、厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。
［第１の実施形態］
第１の実施形態は、本開示に係る、駆動回路アレイ基板、表示装置および電子機器に関する。
図１は、第１の実施形態に係る表示装置の概念図である。
第１の実施形態に係る表示装置は、アクティブマトリクス方式の表示装置である。表示装置１は、マトリクス状に配置されている画素１０、画素１０を制御するための水平駆動回路１１、垂直駆動回路１２、初期化回路１３および発光制御回路１４といった各種回路を備えている。符号ＳＣＬは画素１０を走査するための走査線であり、符号ＤＴＬは画素１０に各種の電圧を供給するための信号線である。また、符号ＤＳは画素１０の発光／非発光を制御する制御線であり、符号ＡＺは画素１０の初期化のための制御線である。
画素１０は、走査線ＳＣＬ、データ線ＤＴＬ、制御線ＡＺおよび制御線ＤＳに接続された状態で、例えば行方向（図においてＸ方向）にＭ個、列方向（図においてＹ方向）にＮ個、合計Ｍ×Ｎ個が、マトリクス状に配置されている。２次元マトリクス状に配列された画素１０によって、画像を表示する表示領域が構成される。
走査線ＳＣＬ、制御線ＡＺおよび制御線ＤＳの本数は、それぞれＭ本である。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の画素１０は、第ｍ番目の走査線ＳＣＬm、制御線ＡＺmおよび制御線ＤＳmに接続されており、１つの画素行を構成する。また、データ線ＤＴＬの本数はＮ本である。第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の画素１０は、第ｎ番目のデータ線ＤＴＬnに接続されている。尚、図１では記載を省略しているが、表示装置１は、全ての画素１０に共通に接続される共通給電線などを備えている。
画素１０、水平駆動回路１１、垂直駆動回路１２、初期化回路１３および発光制御回路１４は、基板に一体として構成されている。即ち、表示装置１は、ドライバ回路一体型の表示装置である。
垂直駆動回路１２には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表すデジタル信号が供給される。垂直駆動回路１２は、階調値に応じたアナログ信号を生成し、映像信号としてデータ線ＤＴＬに供給する。生成するアナログ信号の最大値は垂直駆動回路１２に供給される電源電圧と略同等であって、振れ幅は数ボルト程度といった信号である。
初期化回路１３は、制御線ＡＺに制御信号を供給する。この制御信号によって、画素１０に含まれる発光素子の電位が初期化される。そして、水平駆動回路１１は、走査線ＳＣＬに走査信号を供給する。この走査信号によって、画素１０は例えば行単位で線順次走査される。走査された画素１０には、データ線ＤＴＬからのアナログ信号が書き込まれる。
発光制御回路１４は、制御線ＤＳに制御信号を供給する。この制御信号によって、画素の発光／非発光が制御される。
発光装置１はカラー表示が可能な発光装置である。図１において、赤色表示、緑色表示、青色表示に対応する発光素子をそれぞれ符号Ｒ，Ｇ，Ｂで示した。後述する図１５Ｂなどにおいても同様である。行方向に並ぶ３つの画素１０から成る群が１つのカラー画素を構成する。従って、Ｎ’＝Ｎ／３とすれば、表示領域には、行方向にＮ’個、列方向にＭ個、合計Ｎ’×Ｍ個のカラー画素が配列される。
上述したように、水平駆動回路１１の走査信号によって、画素１０は行単位で線順次走査される。第ｍ行、第ｎ列目に位置する画素１０を、以下、第（ｎ，ｍ）番目の画素１０と呼ぶ。
表示装置１にあっては、第ｍ行目に配列されたＮ個の画素１０が同時に駆動される。換言すれば、行方向に沿って配されたＮ個の画素１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置１の表示フレームレートをＦＲ（回／秒）と表せば、表示装置１を行単位で線順次走査するときの１行当たりの走査期間（いわゆる水平走査期間）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
以上、表示装置１の概要について説明した。次いで、画素１０の基本的な構成について説明する。
図２は、第（ｎ，ｍ）番目の画素（表示素子）の模式的な回路図である。
図２に示すように、画素１０は、電流駆動型の発光素子ＥＬＰ、及び、発光素子ＥＬＰを駆動するための駆動回路ＤＬを備えている。
後で図３ないし図１４を参照して詳しく説明するが、駆動回路ＤＬは、半導体基板にアレイ状に配置されている。半導体基板は共通ウェル領域を有しており、駆動回路ＤＬは、共通ウェル領域に配置されている。そして、隣接する複数の駆動回路ＤＬから成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている。
図２に示すように、駆動回路ＤＬは、４つのトランジスタと２つの容量部を含んでいる。符号ＴＲWは映像信号を書き込むための書込みトランジスタを示し、符号ＴＲDRVは発光素子ＥＬＰに電流を流す駆動トランジスタを示す。また、符号ＴＲAZは発光素子ＥＬＰのアノード電圧を初期化するための初期化トランジスタを示し、符号ＴＲDSは、駆動トランジスタＴＲDRVと駆動電圧ＶCCが供給される給電線との間に配置された発光制御トランジスタＴＲを示す。これらは、ｐチャネル型トランジスタから構成されている。
発光制御トランジスタＴＲDSにあっては、一方のソース／ドレイン領域が、駆動電圧ＶCCが供給される給電線と、容量部ＣSubの一方の電極に接続されている。また、他方のソース／ドレイン領域が、駆動トランジスタＴDRVの一方のソース／ドレイン領域と、容量部ＣSubの他方の電極に接続されている。発光制御トランジスタＴＲDSの導通状態／非導通状態は、ゲート電極に接続された制御線ＤＳmに供給される制御信号によって制御される。
駆動トランジスタＴDRVのゲート電極と一方のソース／ドレイン領域との間には容量部ＣSが接続されている。また、駆動トランジスタＴDRVの他方のソース／ドレイン領域は発光素子ＥＬＰのアノード電極に接続されている。発光素子ＥＬＰのカソード電極は、電圧ＶCat（例えば接地電位）が供給される給電線に接続されている。発光素子ＥＬＰは有機エレクトロルミネッセンス素子から成る。
書込みトランジスタＴＲWにあっては、一方のソース／ドレイン領域が、データ線ＤＴＬnに接続されている。また、他方のソース／ドレイン領域が、駆動トランジスタＴDRVのゲート電極に接続されている。書込みトランジスタＴＲWの導通状態／非導通状態は、ゲート電極に接続された走査線ＳＣＬmに供給される走査信号によって制御される。
初期化トランジスタＴＲAZにあっては、一方のソース／ドレイン領域が、所定の電圧ＶSS（例えば接地電位）が供給される給電線に接続されている。また、他方のソース／ドレイン領域が、発光部ＥＬＰのアノード電極に接続されている。初期化トランジスタＴＲAZの導通状態／非導通状態は、ゲート電極に接続された制御線ＡＺmに供給される制御信号によって制御される。
駆動回路ＤＬの基本的な動作について説明する。発光制御トランジスタＴＲDSが非導通状態とされた状態で、初期化トランジスタＴＲAZが導通状態とされ、発光素子ＥＬＰのアノード電圧が初期化される。次いで、書込みトランジスタＴＲWが導通状態とされ、データ線ＤＴＬから信号電圧が駆動トランジスタＴＲDRVのゲート電極に印加される。容量部ＣSは、信号電圧に応じた電圧を保持する。容量部ＣSによって、駆動トランジスタＴＲDRVのＶgs（ゲート電極とソース領域との間の電位差）が保持される。
次いで、書込みトランジスタＴＲWが非導通状態とされ、発光制御トランジスタＴＲDSが導通状態とされる。駆動トランジスタＴＲDRVには、容量部ＣSに保持されたＶgsに応じて、以下の式（１）に示す電流が流れる。
尚、駆動トランジスタＴＲDRVについて、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs ：ゲート電極とソース領域との間の電位差
Ｖth ：閾値電圧
Ｃox ：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
このドレイン電流Ｉdsが発光素子ＥＬＰを流れることで、発光素子ＥＬＰは発光する。更には、このドレイン電流Ｉdsの値の大小によって、発光素子の発光状態（輝度）が制御される。
以上、画素１０の基本的な構成について説明した。次いで、表示装置１を構成する各種構成要素の立体的な配置関係について説明する。
図３は、表示装置における画素（表示素子）を含む部分の模式的な一部断面図である。
まず、駆動回路アレイ基板２０について説明する。符号２１は例えばシリコンから成るｐ型の基板を示す。そして、基板２１にｎ型の共通ウェル領域２２が形成されている。駆動回路ＤＬの各種トランジスタは、共通ウェル領域２２に配置されている。尚、図示の都合上、図３にあっては、駆動トランジスタＴＲDRVのみが表されている。符号２３はトランジスタを区画する素子分離領域を示し、符号２４Ａ，２４Ｂは、駆動トランジスタトランジスタＴＲWの一対のソース／ドレイン領域を示す。一対のソース／ドレイン領域２４Ａ，２４Ｂで挟まれた部分がチャネル領域を形成する。
チャネル領域上にはゲート絶縁膜２５が形成されており、その上に、ゲート電極２６が形成されている。ゲート絶縁膜２５は、例えば、シリコン酸化物（ＳｉＯx）やシリコン窒化物（ＳｉＮx）などを用いて形成することができる。ゲート電極２６上を含む全面には層間絶縁膜２７が形成されている。層間絶縁膜２７は、例えば、シリコン酸化物（ＳｉＯx）、シリコン窒化物（ＳｉＮx）、またはシリコン酸窒化物（ＳｉＯxＮy）などを用いて形成することができる。ソース／ドレイン電極２８Ａ，２８Ｂは、層間絶縁膜２７に設けられた開口を介してトランジスタのソース／ドレイン領域に接続されている。ソース／ドレイン電極２８Ａ，２８Ｂ上を含む全面には平坦化膜３１が形成されている。平坦化膜３１は各種材料層が積層されて構成されており、各種の配線や電極なども含むが、図においては省略されている。
平坦化膜３１上には、発光素子ＥＬＰのアノード電極３２が形成されている。アノード電極３２は、平坦化膜３１に設けられた開口を介して、駆動トランジスタＴＲDRVの他方のソース／ドレイン電極２８Ｂに接続されている。符号３３は、それぞれ隣接するアノード電極３２を区画する隔壁を示す。
アノード電極３２上や隔壁３３上を含む全面には、複数の材料層が積層されて成る有機層４０と、透明導電材料から成るカソード電極５１が形成されている。アノード電極３２と有機層４０とカソード電極５１とが積層されることで、発光素子ＥＬＰが形成される。表示装置１において、発光素子ＥＬＰが構成されている部分を符号ＦＰで表す。
カソード電極５１上には保護膜５２が形成されている。保護膜５２は、例えば、ポリイミド系樹脂、アクリル系樹脂、もしくはノボラック系樹脂などの有機絶縁膜、またはシリコン酸化物（ＳｉＯx）、シリコン窒化物（ＳｉＮx）、もしくはシリコン酸窒化物（ＳｉＯxＮy）などの無機絶縁膜を用いて形成することができる。保護膜５２上には、表示すべき色に応じたカラーフィルタ６１と、透明基板６２とが順次積層されている。有機層４０において発光した光は、カラーフィルタ６１と透明基板６２とを透過して、外部に出射する。
以上、表示装置１を構成する各種構成要素の立体的な配置関係について説明した。引き続き、駆動回路アレイ基板における駆動回路の回路配置について説明する。
図４Ａおよび図４Ｂは、駆動回路の回路図と実際の回路配置との関係を説明するための図である。図４Ａは回路図を示す。図４Ｂは基本的な素子配置を説明するための平面図である。
図４Ｂは、駆動回路ＤＬに含まれるトランジスタの基本的な配置を示す。駆動回路ＤＬに含まれるトランジスタは、共通ウェル領域における所定の区画内に形成されている。斜線を付した部分は、各トランジスタのチャネル領域上に位置するゲート電極を示す。符号ＷＴＰは、ウェル領域に電圧を供給するためのウェルタップを示す。
ここで、本開示の理解を助けるため、参考例の駆動回路アレイ基板における回路配置などについて説明する。
図５は、参考例の駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。図６は、参考例の駆動回路アレイ基板における各種制御線の配置を説明するための基板等の模式的な一部平面図である。
図５に示すように、参考例の駆動回路アレイ基板９２０にあっては、図４Ｂに示す配置の駆動回路ＤＬがアレイ状に配置されている。各駆動回路は同一の配置関係を有しており、全ての駆動回路ＤＬの領域には、ウェルタップＷＴＰが設けられている。
発明者は、一部の駆動回路についてウェルタップＷＴＰを省略したとしてもウェル領域の電位を保てること、および、ウェルタップＷＴＰが占める領域を削減することによって、駆動回路のトランジスタのサイズ拡大を図れることに注目した。
図７は、第１の実施形態に係る駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。
図７に示すように、駆動回路アレイ基板２０にあっては、隣接する複数の駆動回路から成る駆動回路群において、ウェルタップＷＴＰは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている。
そして、駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタは、他の駆動回路のトランジスタに対してサイズが拡大されている。また、駆動回路群に含まれる複数の駆動回路において、ウェルタップは所定の駆動回路に設けられている。尚、各駆動回路は列方向に延びるストライプ状配列とされている。
以下説明するように、駆動回路アレイ基板２０において、駆動回路群は、第１駆動回路、第２駆動回路および第３駆動回路を含んでおり、
第２駆動回路は、第１駆動回路と第３駆動回路とに挟まれるように配置されており、
ウェルタップは、第２駆動回路に設けられており、
第２駆動回路を構成するトランジスタは、第１駆動回路および第３駆動回路のトランジスタに対してサイズが拡大されている。
即ち、第１駆動回路ＤＬ＿１Ａ、第２駆動回路ＤＬ＿２Ａおよび第３駆動回路ＤＬ＿３Ａから成る、符号ＴｙｐｅＡで示す駆動回路群において、ウェルタップＷＴＰは、第２駆動回路ＤＬ＿２Ａにのみ設けられている。また、第１駆動回路ＤＬ＿１Ｂ、第２駆動回路ＤＬ＿２Ｂおよび第３駆動回路ＤＬ＿３Ｂから成る、符号ＴｙｐｅＢで示す駆動回路群において、ウェルタップＷＴＰは、第２駆動回路ＤＬ＿２Ｂにのみ設けられている。
駆動回路アレイ基板２０にあっては、駆動回路群において、第３駆動回路は、第１駆動回路を上下および左右に反転した回路配置を有する。即ち、第３駆動回路ＤＬ＿３Ａは、第１駆動回路ＤＬ＿１Ａを上下および左右に反転した回路配置を有する。また、第３駆動回路ＤＬ＿３Ｂは、第１駆動回路ＤＬ＿１Ｂを上下および左右に反転した回路配置を有する。
そして、駆動回路の長手方向（図においてＹ方向）に並んで隣接する一対の駆動回路群（ＴｙｐｅＡの駆動回路群とＴｙｐｅＢの駆動回路群）が繰り返し単位となるように配置されている。
一対の駆動回路群のうち一方の駆動回路群に属する第１駆動回路と第３駆動回路は、それぞれ、他方の駆動回路群に属する第１駆動回路と第３駆動回路を上下に反転した回路配置を有する。即ち、ＴｙｐｅＢの駆動回路群の第１駆動回路ＤＬ＿１Ｂと第３駆動回路ＤＬ＿３Ｂは、それぞれ、ＴｙｐｅＡの駆動回路群に属する第１駆動回路ＤＬ＿１Ａと第３駆動回路ＤＬ＿３Ａを上下に反転した回路配置を有する。
また、一対の駆動回路群のうち一方の駆動回路群に属する第２駆動回路は、他方の駆動回路群に属する第２駆動回路を上下および左右に反転した回路配置を有する。即ち、ＴｙｐｅＢの駆動回路群の第２駆動回路ＤＬ＿２Ｂは、ＴｙｐｅＡの駆動回路群に属する第２駆動回路ＤＬ＿２Ａを上下および左右に反転した回路配置を有する。
駆動回路ＤＬ＿１Ａと駆動回路ＤＬ＿１ＢにおいてウェルタップＷＴＰが省略された領域には、第２駆動回路ＤＬ＿２Ａにおいてサイズが拡大された駆動トランジスタが配置されている。同様に、駆動回路ＤＬ＿３Ｂと駆動回路ＤＬ＿３ＡにおいてウェルタップＷＴＰが省略された領域には、第２駆動回路ＤＬ＿２Ｂにおいてサイズが拡大された駆動トランジスタが配置されている。このように、所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている。
トランジスタの閾値電圧のばらつきσＶthに関する一般式を、以下の式（２）に示す。
σＶth＝（ｑ／３ε0）1/2・（ＴINV・（Ｖth＋Ｖ0）／（Ｌ・Ｗ））1/2 （２）
尚、
ｑ ：電荷素量
ε0 ：真空の誘電率
ＴINV ：酸化膜厚
Ｖth ：閾値電圧
Ｖ0 ：−ＶFB−２Φ
（ＶFBはフラットバンド電位、Φはフェルミ準位と真正フェルミ準位との差）
Ｌ ：チャネル長
Ｗ ：チャネル幅
とする。
上記の式（２）から明らかなように、トランジスタのサイズを拡大してチャネル長Ｌやチャネル幅Ｗを拡大することによって、閾値電圧のばらつきを低減することができる。
図１に示す表示装置１において、第１駆動回路ＤＬ＿１Ａ，１Ｂと第３駆動回路ＤＬ＿３Ａ，３Ｂとは、それぞれ、赤色画素に対応する発光素子と青色画素に対応する発光素子に接続されており、第２駆動回路ＤＬ＿２Ａ，２Ｂは、緑色画素に対応する発光素子に接続されている。緑色は、赤色および青色に対して相対的に視感度が高い。従って、緑色の発光素子に電流を供給する第２駆動回路ＤＬ＿２Ａ，２Ｂに含まれる駆動トランジスタＴＲDRVのサイズを拡大することによって、輝度ムラをより効果的に低減することができる。
引き続き、参考例の駆動回路の配置から第１の実施形態の駆動回路の配置に至るまでの変遷について、図８ないし図１１を参照して説明する。
図８Ａに示すように、参考例の一対の駆動画素群のうち上側の駆動画素群の右側に位置する第３駆動回路ＤＬ＿３Ａを基準として考える。図８Ｂに示すように、上側の駆動画素群の第１駆動回路ＤＬ＿１Ａを、第３駆動回路ＤＬ＿３Ａを上下および左右に反転させた回路配置とする。また、下側の駆動画素群の第１駆動回路ＤＬ＿１Ｂと第３駆動回路ＤＬ＿３Ｂとを、それぞれ、上側の駆動画素群の回路を上下方向に反転させた回路配置とする。図８Ｂに示す例では、上側および下側の駆動画素群における第１駆動回路ＤＬ＿１Ａ，１ＢのウェルタップＷＴＰが隣り合う。
次いで、図９Ａに示すように、各駆動回路のウェルタップＷＴＰを省略する。これによって、第２駆動回路を設けるべき領域に余地が生ずる。ウェルタップＷＴＰの省略によって生じた余地を符号Roomで示す。その後、図９Ｂに示すように、第１駆動回路ＤＬ＿１Ａ，１Ｂに対して第３駆動回路ＤＬ＿３Ａ，３Ｂを列方向に所定量ずらす。
そして、図１０Ａに示すように、第１駆動回路ＤＬ＿１Ａ，１Ｂと第３駆動回路ＤＬ＿３Ａ，３Ｂとの間に、ウェルタップＷＴＰを有し、かつ、駆動トランジスタのサイズを拡大した第２駆動回路ＤＬ＿２Ａを配置する。これによって、図１０Ｂに示すように、符号ＴｙｐｅＡで示す駆動回路群が形成される。
図１１は、符号ＴｙｐｅＡで示す駆動回路群の上または下に位置する駆動回路群を説明するための図である。図１１Ａに示す例では、上側および下側の駆動画素群における第３駆動回路ＤＬ＿３Ｂ，３ＡのウェルタップＷＴＰが隣り合った状態で省略されている。図１１Ｂに示すように、第１駆動回路ＤＬ＿１Ｂ，１Ａと第３駆動回路ＤＬ＿３Ｂ，３Ａとの間に、ウェルタップＷＴＰを有し、かつ、駆動トランジスタのサイズを拡大した第２駆動回路ＤＬ＿２Ｂを配置する。図１１Ｂに示す例では、符号ＴｙｐｅＢで示す駆動回路群が形成されている。
駆動回路アレイ基板２０において、各駆動回路の平面配置は同一ではない。従って、参考例の駆動回路アレイ基板９２０に対して、制御線等の配置は複雑なものとなる。図１２ないし図１５に、制御線などの配置の様子を示す。図１２は走査線ＳＣＬ、図１３は制御線ＡＺ、図１４は制御線ＤＳの配置を示す。尚、信号線ＤＴＬについては図示を省略した。
以上、駆動回路アレイ基板における駆動回路の回路配置について説明した。
尚、発光素子の平面配置は、駆動回路の平面配置と一致していてもよいし、異なっていてもよい。アノード電極と駆動回路との間の配線の引き回し次第で、発光素子は任意の平面配置とすることができる。各発光素子は、例えば、ストライプ状配列、モザイク状配列、正方配列またはデルタ配列で配置することができる。
図１５は、駆動回路と発光素子との配置関係の例を説明するための図である。図１５Ａは駆動回路の回路配置を示す模式的な一部平面図である。図１５Ｂは発光素子の配置を示す模式的な一部平面図である。図１６Ａおよび図１６Ｂは、図１５Ｂに引き続き、発光素子の配置を示す模式的な一部平面図である。
図１５Ａに示すように、駆動回路群において各駆動回路は列方向にピッチがずれている。図１５Ｂは、表示素子がピッチずれの無いストライプ状配列で配置されている例を示す。図１６Ａは、表示素子がモザイク状配列で配置されている例を示す。図１６Ｂは、表示素子がデルタ配列で配置されている例を示す。
以上、第１の実施形態について説明したが、発光素子ＥＬＰの発光を制御する駆動回路の構成は特に限定するものではない。従って、上述した駆動回路や回路配置は一例に過ぎない。本実施形態に係る表示装置にあっては種々の構成を取り得る。
［第１の変形例］
第１の実施形態においては、種々の変形が可能である。以下、第１の変形例について説明する。
図１７は、第１の変形例に係る駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。
第１の実施形態において、図７を参照して、一対の駆動回路群のうち一方の駆動回路群に属する第２駆動回路は、他方の駆動回路群に属する第２駆動回路を上下および左右に反転した回路配置を有することを説明した。これに対し、第１の変形例にあっては、一対の駆動回路群のうち一方の駆動回路群に属する第２駆動回路は、他方の駆動回路群に属する第２駆動回路を左右に反転した回路配置を有する。
引き続き、参考例の駆動回路の配置から第１の変形例の駆動回路の配置に至るまでの変遷について、図１８ないし図１９を参照して説明する。
図１８Ａは、上述した図８Ａ、図８Ｂおよび図９Ａに示す過程を行った後の状態を示す。各駆動回路のウェルタップＷＴＰの省略によって生じた余地を符号Roomで示す。
す。
そして、図１８Ｂに示すように、第１駆動回路ＤＬ＿１Ａ，１Ｂと第３駆動回路ＤＬ＿３Ａ，３Ｂとの間に、ウェルタップＷＴＰを有し、かつ、駆動トランジスタのサイズを拡大した第２駆動回路ＤＬ＿２Ａを配置する。図に示す例では、符号ＴｙｐｅＡで示す駆動回路群が形成されている。
図１９は、符号ＴｙｐｅＡで示す駆動回路群の上または下に位置する駆動回路群について説明する図である。図１９Ａに示す例では、上側および下側の駆動画素群における第３駆動回路ＤＬ＿３Ｂ，３ＡのウェルタップＷＴＰが隣り合った状態で省略される。図１９Ｂに示すように、第１駆動回路ＤＬ＿１Ｂ，１Ａと第３駆動回路ＤＬ＿３Ｂ，３Ａとの間に、ウェルタップＷＴＰを有し、かつ、駆動トランジスタのサイズを拡大した第２駆動回路ＤＬ＿２Ｂを配置する。図に示す例では、符号ＴｙｐｅＢで示す駆動回路群が形成されている。
上述したように、第１の変形例では、第１駆動回路に対して第３駆動回路を列方向に所定量ずらすといったことを必要としない。第２駆動回路のみ列方向に所定量ずれるといった構成となる。
［第２の変形例］
第２の変形例において、表示装置は更に白色画素を含んでいる。そして、駆動回路群は、更に、白色画素に対応する発光素子に接続されている第４駆動回路を含んでいる。
図２０は、第２の変形例に係る駆動回路アレイ基板における回路配置を説明するための基板等の模式的な一部平面図である。
図２０は、図７に示す駆動回路群を基本として、更に第４駆動回路を加えた例を示す。符号ＤＬ＿４Ａは、ＴｙｐｅＡの駆動回路群に加えられた第４駆動回路を示し、符号ＤＬ＿４Ｂは、ＴｙｐｅＢの駆動回路群に加えられた第４駆動回路を示す。第４駆動回路ＤＬ＿４Ａ，ＤＬ＿４Ｂは共にウェルタップＷＴＰを有しており、また、第４駆動回路ＤＬ＿４Ｂは第４駆動回路ＤＬ＿４Ａを上下方向に反転したといった回路配置を有する例を示す。
第２の変形例はこれに限るものではない。例えば、図１７に示す駆動回路群を基本として、更に第４駆動回路を加えるといった構成とすることができる。また、第４駆動回路においてもウェルタップを省略するといった構成とすることもできる。ウェルタップを省略した領域を利用して、更に駆動回路のトランジスタのサイズの拡大を図ることもできる。
第２の変形例においても、発光素子の平面配置は、駆動回路の平面配置と一致していてもよいし、異なっていてもよい。アノード電極と駆動回路との間の配線の引き回し次第で、発光素子は任意の平面配置とすることができる。各発光素子は、例えば、ストライプ状配列、モザイク状配列、正方配列またはデルタ配列で配置することができる。
図２１ないし図２３を参照して、駆動回路と発光素子との配置関係の例を説明する。
図２１Ａに示すように、駆動回路群において第２駆動回路と第３駆動回路とは列方向にピッチがずれている。図２１Ｂは、表示素子がピッチずれの無いストライプ状配列で配置されている例を示す。図２２Ａは、表示素子がモザイク状配列で配置されている例を示す。図２２Ｂは、表示素子は正方配列で配置されている例を示す。図２３は、表示素子はデルタ配列で配置されている例を示す。
［電子機器の説明］
以上説明した本開示に係る表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ、及び、ヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
（具体例１）
図２４は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図２４Ａにその正面図を示し、図２４Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）４１１の正面右側に交換式の撮影レンズユニット（交換レンズ）４１２を有し、正面左側に撮影者が把持するためのグリップ部４１３を有している。
そして、カメラ本体部４１１の背面略中央にはモニタ４１４が設けられている。モニタ４１４の上部には、ビューファインダ（接眼窓）４１５が設けられている。撮影者は、ビューファインダ４１５を覗くことによって、撮影レンズユニット４１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ４１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ４１５として本開示の表示装置を用いることによって作製される。
（具体例２）
図２５は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部５１１の両側に、使用者の頭部に装着するための耳掛け部５１２を有している。このヘッドマウントディスプレイにおいて、その表示部５１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部５１１として本開示の表示装置を用いることによって作製される。
（具体例３）
図２６は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ６１１は、本体部６１２、アーム６１３および鏡筒６１４で構成される。
本体部６１２は、アーム６１３および眼鏡６００と接続される。具体的には、本体部６１２の長辺方向の端部はアーム６１３と結合され、本体部６１２の側面の一側は接続部材を介して眼鏡６００と連結される。なお、本体部６１２は、直接的に人体の頭部に装着されてもよい。
本体部６１２は、シースルーヘッドマウントディスプレイ６１１の動作を制御するための制御基板や、表示部を内蔵する。アーム６１３は、本体部６１２と鏡筒６１４とを接続させ、鏡筒６１４を支える。具体的には、アーム６１３は、本体部６１２の端部および鏡筒６１４の端部とそれぞれ結合され、鏡筒６１４を固定する。また、アーム６１３は、本体部６１２から鏡筒６１４に提供される画像に係るデータを通信するための信号線を内蔵する。
鏡筒６１４は、本体部６１２からアーム６１３を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ６１１を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ６１１において、本体部６１２の表示部に、本開示の表示装置を用いることができる。
［その他］
なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
半導体基板にアレイ状に配置されている駆動回路を含んでおり、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている、
駆動回路アレイ基板。
［Ａ２］
駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタは、他の駆動回路のトランジスタに対してサイズが拡大されている、
上記［Ａ１］に記載の駆動回路アレイ基板。
［Ａ３］
所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている、
上記［Ａ２］に記載の駆動回路アレイ基板。
［Ａ４］
駆動回路群に含まれる複数の駆動回路において、ウェルタップは所定の駆動回路に設けられている、
上記［Ａ２］または［Ａ３］に記載の駆動回路アレイ基板。
［Ａ５］
駆動回路群は、第１駆動回路、第２駆動回路および第３駆動回路を含んでおり、
第２駆動回路は、第１駆動回路と第３駆動回路とに挟まれるように配置されており、
ウェルタップは、第２駆動回路に設けられており、
第２駆動回路を構成するトランジスタは、第１駆動回路および第３駆動回路のトランジスタに対してサイズが拡大されている、
上記［Ａ２］ないし［Ａ４］のいずれかに記載の駆動回路アレイ基板。
［Ａ６］
駆動回路群において、第３駆動回路は、第１駆動回路を上下および左右に反転した回路配置を有する、
上記［Ａ５］に記載の駆動回路アレイ基板。
［Ａ７］
駆動回路の長手方向に並んで隣接する一対の駆動回路群が繰り返し単位となるように配置されている、
上記［Ａ５］または［Ａ６］記載の駆動回路アレイ基板。
［Ａ８］
一対の駆動回路群のうち一方の駆動回路群に属する第１駆動回路と第３駆動回路は、それぞれ、他方の駆動回路群に属する第１駆動回路と第３駆動回路を上下に反転した回路配置を有する、
上記［Ａ７］に記載の駆動回路アレイ基板。
［Ａ９］
一対の駆動回路群のうち一方の駆動回路群に属する第２駆動回路は、他方の駆動回路群に属する第２駆動回路を左右に反転した回路配置または上下および左右に反転した回路配置を有する、
上記［Ａ８］に記載の駆動回路アレイ基板。
［Ａ１０］
駆動回路群は、更に、第４駆動回路を含む、
上記［Ａ５］ないし［Ａ９］のいずれかに記載の駆動回路アレイ基板。
［Ａ１１］
各駆動回路は、ストライプ状配列されている、
上記［Ａ５］ないし［Ａ１０］のいずれかに記載の駆動回路アレイ基板。
［Ｂ１］
半導体基板にアレイ状に配置されている駆動回路を含んでいる駆動回路アレイ基板と、
駆動回路の上部にアレイ状に配置されており、駆動回路によって駆動される発光素子と、
を備えており、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている、
表示装置。
［Ｂ２］
駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている、
上記［Ｂ１］に記載の表示装置。
［Ｂ３］
駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている、
上記［Ｂ２］に記載の表示装置。
［Ｂ４］
駆動回路群に含まれる複数の駆動回路において、ウェルタップは所定の駆動回路に設けられている、
上記［Ｂ２］または［Ｂ３］に記載の表示装置。
［Ｂ５］
駆動回路群は、第１駆動回路、第２駆動回路および第３駆動回路を含んでおり、
第２駆動回路は、第１駆動回路と第３駆動回路とに挟まれるように配置されており、
ウェルタップは、第２駆動回路に設けられており、
第２駆動回路を構成するトランジスタは、第１駆動回路および第３駆動回路のトランジスタに対してサイズが拡大されており、
第１駆動回路と第３駆動回路とは、それぞれ、赤色画素に対応する発光素子と青色画素に対応する発光素子に接続されており、
第２駆動回路は、緑色画素に対応する発光素子に接続されている、
上記［Ｂ２］ないし［Ｂ４］のいずれかに記載の表示装置。
［Ｂ６］
駆動回路群は、更に、白色画素に対応する発光素子に接続されている第４駆動回路を含んでいる、
上記［Ｂ５］に記載の表示装置。
［Ｂ７］
各発光素子は、ストライプ状配列、モザイク状配列、正方配列またはデルタ配列で配置されている、
上記［Ｂ１］ないし［Ｂ６］のいずれかに記載の表示装置。
［Ｂ８］
発光素子は有機エレクトロルミネッセンス素子から成る、
上記［Ｂ１］ないし［Ｂ７］のいずれかに記載の表示装置。
［Ｃ１］
半導体基板にアレイ状に配置されている駆動回路を含んでいる駆動回路アレイ基板と、
駆動回路の上部にアレイ状に配置されており、駆動回路によって駆動される発光素子と、
を備えており、
隣接する複数の駆動回路から成る駆動回路群において、ウェルタップは、駆動回路群に含まれる複数の駆動回路のうち一部の駆動回路に設けられている、
表示装置を備えた電子機器。
［Ｃ２］
駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている、
上記［Ｃ１］記載の電子機器。
［Ｃ３］
駆動回路群に含まれる複数の駆動回路において、所定の駆動回路を構成するトランジスタのうち電流供給用トランジスタのサイズが拡大されている、
上記［Ｃ２］記載の電子機器。
［Ｃ４］
駆動回路群に含まれる複数の駆動回路において、ウェルタップは所定の駆動回路に設けられている、
上記［Ｃ２］または［Ｃ３］記載の電子機器。
［Ｃ５］
駆動回路群は、第１駆動回路、第２駆動回路および第３駆動回路を含んでおり、
第２駆動回路は、第１駆動回路と第３駆動回路とに挟まれるように配置されており、
ウェルタップは、第２駆動回路に設けられており、
第２駆動回路を構成するトランジスタは、第１駆動回路および第３駆動回路のトランジスタに対してサイズが拡大されており、
第１駆動回路と第３駆動回路とは、それぞれ、赤色画素に対応する発光素子と青色画素に対応する発光素子に接続されており、
第２駆動回路は、緑色画素に対応する発光素子に接続されている、
上記［Ｃ２］ないし［Ｃ４］のいずれか記載の電子機器。
［Ｃ６］
駆動回路群は、更に、白色画素に対応する発光素子に接続されている第４駆動回路を含んでいる、
上記［Ｃ５］記載の電子機器。
［Ｃ７］
各発光素子は、ストライプ状配列、モザイク状配列、正方配列またはデルタ配列で配置されている、
上記［Ｃ１］ないし［Ｃ６］のいずれか記載の電子機器。
［Ｃ８］
発光素子は有機エレクトロルミネッセンス素子から成る、
上記［Ｃ１］ないし［Ｃ７］のいずれか記載の電子機器。
１・・・表示装置、１１・・・水平駆動回路、１２・・・垂直駆動回路、１３・・・初期化回路、１４・・・発光制御回路、２０，９２０・・・駆動回路アレイ基板、２１・・・基板、２２・・・共通ウェル領域、２３・・・素子分離領域、２４Ａ，２４Ｂ・・・ソース／ドレイン領域、２５・・・ゲート絶縁膜、２６・・・ゲート電極、２７・・・層間絶縁膜、２８Ａ，２８Ｂ・・・ソース／ドレイン電極、３１・・・平坦化膜、３２・・・アノード電極、３３・・・隔壁、４０・・・有機層、５１・・・カソード電極、５２・・・保護膜、６１・・・カラーフィルタ、６２・・・透明基板、４１１・・・カメラ本体部、４１２・・・撮影レンズユニット、４１３・・・グリップ部、４１４・・・モニタ、４１５・・・ビューファインダ、５１１・・・眼鏡形の表示部、５１２・・・耳掛け部、６００・・・眼鏡、６１１・・・シースルーヘッドマウントディスプレイ、６１２・・・本体部、６１３・・・アーム、６１４・・・鏡筒

Claims (13)

  1. 半導体基板と、
    前記半導体基板上に設けられた第１駆動回路、第２駆動回路、及び第３駆動回路と、
    前記第１駆動回路によって駆動される第１発光素子、前記第２駆動回路によって駆動される第２発光素子、及び前記第３駆動回路によって駆動される第３発光素子と、を備え、
    前記第１駆動回路、前記第２駆動回路、および前記第３駆動回路はそれぞれ書込みトランジスタ、駆動トランジスタ、初期化トランジスタ、及び発光制御トランジスタを有し、
    前記第２駆動回路は前記第１駆動回路と前記第３駆動回路との間に配置され、前記第２駆動回路は前記第１駆動回路及び前記第３駆動回路と隣接し、
    前記第１駆動回路と前記第２駆動回路と前記第３駆動回路に対して、前記半導体基板のウェル領域に電圧を供給するウェルタップが１つだけ設けられ、
    前記ウェルタップは、前記第１駆動回路の駆動トランジスタのゲート電極と前記第３駆動回路の駆動トランジスタのゲート電極の間に配置されている、
    表示装置。
  2. 半導体基板と、
    前記半導体基板上に設けられた第１駆動回路、第２駆動回路、及び第３駆動回路と、
    前記第１駆動回路によって駆動される第１発光素子、前記第２駆動回路によって駆動される第２発光素子、及び前記第３駆動回路によって駆動される第３発光素子と、を備え、
    前記第１駆動回路、前記第２駆動回路、および前記第３駆動回路はそれぞれ書込みトランジスタ、駆動トランジスタ、初期化トランジスタ、及び発光制御トランジスタを有し、
    前記第２駆動回路は前記第１駆動回路と前記第３駆動回路との間に配置され、前記第２駆動回路は前記第１駆動回路及び前記第３駆動回路と隣接し、
    前記第１駆動回路の駆動トランジスタのゲート電極と前記第３駆動回路の駆動トランジスタのゲート電極との配列方向において、前記第１駆動回路の駆動トランジスタのゲート電極と前記第３駆動回路の駆動トランジスタのゲート電極の間に位置するウェルタップをさらに備え、
    前記第２駆動回路の前記駆動トランジスタの前記ゲート電極は、前記第１駆動回路の前記駆動トランジスタの前記ゲート電極と前記第３駆動回路の前記駆動トランジスタの前記ゲート電極と前記ウェルタップとの前記配列方向から外れた位置に配置され、
    前記ウェルタップは、前記半導体基板のウェル領域に電圧を供給する、
    表示装置。
  3. 制御線は、前記発光制御トランジスタのゲート電極に第１コンタクト部を介して接続され、前記第１コンタクト部は前記発光制御トランジスタのチャネル長方向と平行な中心線からずれて配置されている、
    請求項１又は２に記載の表示装置。
  4. 制御線は、前記半導体基板の基板厚方向において前記発光制御トランジスタのゲート電極に重なっている、
    請求項１〜３のいずれか１項に記載の表示装置。
  5. 前記書込みトランジスタ、前記駆動トランジスタ、前記初期化トランジスタ、および前記発光制御トランジスタは、同じ導電型のトランジスタである、
    請求項１〜４の何れか１項に記載の表示装置。
  6. 走査線は、前記書込みトランジスタのゲート電極に第２コンタクト部を介して接続され、前記第２コンタクト部は前記書込みトランジスタのチャネル長方向と平行な中心線からずれて配置される、
    請求項１〜５のいずれか１項に記載の表示装置。
  7. 走査線は、前記半導体基板の基板厚方向において前記書込みトランジスタのゲート電極に重なっている、
    請求項１〜６のいずれか１項に記載の表示装置。
  8. 前記第１駆動回路、前記第２駆動回路、及び前記第３駆動回路は、ストライプ状配列されている、
    請求項１〜７のいずれか１項に記載の表示装置。
  9. 前記第１駆動回路は赤色画素に対応する発光素子、前記第２駆動回路は緑色画素に対応する発光素子、前記第３駆動回路は青色画素に対応する発光素子に接続されている、
    請求項１〜８のいずれか１項に記載の表示装置。
  10. 前記第１発光素子、前記第２発光素子、及び前記第３発光素子は、ストライプ状配列、モザイク状配列、正方配列またはデルタ配列で配置されている、
    請求項１〜９のいずれか１項に記載の表示装置。
  11. 発光素子は有機エレクトロルミネッセンス素子から成る
    請求項１〜１０のいずれか１項に記載の表示装置。
  12. 半導体基板と、
    前記半導体基板上に設けられた第１駆動回路、第２駆動回路、及び第３駆動回路と、
    前記第１駆動回路によって駆動される第１発光素子、前記第２駆動回路によって駆動される第２発光素子、及び前記第３駆動回路によって駆動される第３発光素子と、を備え、
    前記第１駆動回路、前記第２駆動回路、および前記第３駆動回路はそれぞれ書込みトランジスタ、駆動トランジスタ、初期化トランジスタ、及び発光制御トランジスタを有し、
    前記第２駆動回路は前記第１駆動回路と前記第３駆動回路との間に配置され、前記第２駆動回路は前記第１駆動回路及び前記第３駆動回路と隣接し、
    前記第１駆動回路と前記第２駆動回路と前記第３駆動回路に対して、前記半導体基板のウェル領域に電圧を供給するウェルタップが１つだけ設けられ、
    前記ウェルタップは、前記第１駆動回路の駆動トランジスタのゲート電極と前記第３駆動回路の駆動トランジスタのゲート電極の間に配置されている、
    電子機器。
  13. 半導体基板と、
    前記半導体基板上に設けられた第１駆動回路、第２駆動回路、及び第３駆動回路と、
    前記第１駆動回路によって駆動される第１発光素子、前記第２駆動回路によって駆動される第２発光素子、及び前記第３駆動回路によって駆動される第３発光素子と、を備え、
    前記第１駆動回路、前記第２駆動回路、および前記第３駆動回路はそれぞれ書込みトランジスタ、駆動トランジスタ、初期化トランジスタ、及び発光制御トランジスタを有し、
    前記第２駆動回路は前記第１駆動回路と前記第３駆動回路との間に配置され、前記第２駆動回路は前記第１駆動回路及び前記第３駆動回路と隣接し、
    前記第１駆動回路の駆動トランジスタのゲート電極と前記第３駆動回路の駆動トランジスタのゲート電極との配列方向において、前記第１駆動回路の駆動トランジスタのゲート電極と前記第３駆動回路の駆動トランジスタのゲート電極の間に位置するウェルタップをさらに備え、
    前記第２駆動回路の前記駆動トランジスタの前記ゲート電極は、前記第１駆動回路の前記駆動トランジスタの前記ゲート電極と前記第３駆動回路の前記駆動トランジスタの前記ゲート電極と前記ウェルタップとの前記配列方向から外れた位置に配置され、
    前記ウェルタップは、前記半導体基板のウェル領域に電圧を供給する、
    電子機器。
JP2021114991A 2020-07-10 2021-07-12 表示装置及び電子機器 Active JP6962493B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021114991A JP6962493B1 (ja) 2020-07-10 2021-07-12 表示装置及び電子機器
JP2021167632A JP7509110B2 (ja) 2020-07-10 2021-10-12 表示装置及び電子機器
JP2023188555A JP7414183B1 (ja) 2020-07-10 2023-11-02 表示装置
JP2023220595A JP2024038155A (ja) 2020-07-10 2023-12-27 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020119196 2020-07-10
JP2021114991A JP6962493B1 (ja) 2020-07-10 2021-07-12 表示装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020119196 Division 2020-07-10 2020-07-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021167632A Division JP7509110B2 (ja) 2020-07-10 2021-10-12 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP6962493B1 true JP6962493B1 (ja) 2021-11-05
JP2022016421A JP2022016421A (ja) 2022-01-21

Family

ID=78466260

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2021114991A Active JP6962493B1 (ja) 2020-07-10 2021-07-12 表示装置及び電子機器
JP2021167632A Active JP7509110B2 (ja) 2020-07-10 2021-10-12 表示装置及び電子機器
JP2023188555A Active JP7414183B1 (ja) 2020-07-10 2023-11-02 表示装置
JP2023220595A Pending JP2024038155A (ja) 2020-07-10 2023-12-27 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021167632A Active JP7509110B2 (ja) 2020-07-10 2021-10-12 表示装置及び電子機器
JP2023188555A Active JP7414183B1 (ja) 2020-07-10 2023-11-02 表示装置
JP2023220595A Pending JP2024038155A (ja) 2020-07-10 2023-12-27 表示装置

Country Status (7)

Country Link
US (1) US11997882B2 (ja)
EP (1) EP4181110A4 (ja)
JP (4) JP6962493B1 (ja)
KR (1) KR20230037422A (ja)
CN (1) CN115803799A (ja)
DE (1) DE112021003691T5 (ja)
WO (1) WO2022009731A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332129A (ja) * 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体集積回路装置
JP2002221917A (ja) * 2000-11-22 2002-08-09 Sony Corp アクティブマトリクス型表示装置
JP2003317961A (ja) * 1999-04-27 2003-11-07 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置
JP2007096036A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 昇圧回路
JP2008039876A (ja) * 2006-08-02 2008-02-21 Sony Corp 表示装置および画素回路のレイアウト方法
JP2009536789A (ja) * 2006-05-08 2009-10-15 マーベル ワールド トレード リミテッド 効率的なトランジスタ構造
JP2014135399A (ja) * 2013-01-10 2014-07-24 Fujitsu Semiconductor Ltd 半導体記憶装置
JP2020073953A (ja) * 2012-08-02 2020-05-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110081442A (ko) * 2010-01-08 2011-07-14 주식회사 실리콘웍스 패드 내부에 전하 공유 스위치를 형성한 구조의 디스플레이 패널 구동 회로
JP5998458B2 (ja) 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
JP2015187672A (ja) 2014-03-27 2015-10-29 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN116153263A (zh) 2016-09-09 2023-05-23 索尼半导体解决方案公司 显示装置和电子装置
JP6493933B2 (ja) 2017-01-25 2019-04-03 株式会社東海理化電機製作所 レベルシフタ
US10740527B2 (en) 2017-09-06 2020-08-11 Apple Inc. Semiconductor layout in FinFET technologies
KR102678548B1 (ko) * 2018-06-19 2024-06-26 삼성디스플레이 주식회사 표시장치
JP7117974B2 (ja) 2018-10-30 2022-08-15 キヤノン株式会社 表示装置および電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317961A (ja) * 1999-04-27 2003-11-07 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置
JP2000332129A (ja) * 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体集積回路装置
JP2002221917A (ja) * 2000-11-22 2002-08-09 Sony Corp アクティブマトリクス型表示装置
JP2007096036A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 昇圧回路
JP2009536789A (ja) * 2006-05-08 2009-10-15 マーベル ワールド トレード リミテッド 効率的なトランジスタ構造
JP2008039876A (ja) * 2006-08-02 2008-02-21 Sony Corp 表示装置および画素回路のレイアウト方法
JP2020073953A (ja) * 2012-08-02 2020-05-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置
JP2014135399A (ja) * 2013-01-10 2014-07-24 Fujitsu Semiconductor Ltd 半導体記憶装置

Also Published As

Publication number Publication date
EP4181110A4 (en) 2023-11-01
JP2022016438A (ja) 2022-01-21
DE112021003691T5 (de) 2023-04-20
JP2022016421A (ja) 2022-01-21
JP7509110B2 (ja) 2024-07-02
US20220254854A1 (en) 2022-08-11
JP2024012504A (ja) 2024-01-30
KR20230037422A (ko) 2023-03-16
WO2022009731A1 (ja) 2022-01-13
EP4181110A1 (en) 2023-05-17
CN115803799A (zh) 2023-03-14
US11997882B2 (en) 2024-05-28
JP2024038155A (ja) 2024-03-19
JP7414183B1 (ja) 2024-01-16

Similar Documents

Publication Publication Date Title
US11551617B2 (en) Display device, electronic device, and driving method of display device
US9219087B2 (en) Display, display drive method, method of manufacturing display, and electronic apparatus
WO2020105433A1 (ja) 表示装置および表示装置の製造方法、並びに、電子機器
JP7405214B2 (ja) 表示装置
JPWO2019216198A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
JP2024092028A (ja) 表示装置、表示装置の製造方法、及び、電子機器
WO2017056646A1 (ja) 表示素子、表示素子の駆動方法、表示装置、及び、電子機器
WO2020166511A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
WO2020158710A1 (ja) 表示装置および表示装置の製造方法、並びに、電子機器
JP7289831B2 (ja) 表示装置、表示装置の製造方法、及び、電子機器
JP6962493B1 (ja) 表示装置及び電子機器
KR20200009008A (ko) 표시 장치 및 전자 기기
WO2020184081A1 (ja) 表示装置、及び、電子機器
WO2021225096A1 (ja) 表示装置および表示装置の製造方法、並びに電子機器
WO2020105310A1 (ja) 表示装置、及び、電子機器
WO2020031656A1 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
KR20220092863A (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210712

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R151 Written notification of patent or utility model registration

Ref document number: 6962493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114