JP2010128552A - 形状記憶合金を利用したアクチュエータを伸縮させるドライバ回路およびそれを利用したレンズ位置制御装置。 - Google Patents

Abstract

【課題】ＳＭＡアクチュエータを高精度に駆動する。
【解決手段】第１端子ＯＵＴ１は、検出抵抗Ｒｓを介してＳＭＡアクチュエータ２の他端と接続される。第２端子ＯＵＴ２は、ＳＭＡアクチュエータ２の他端と接続される。第１スイッチＳＷ１、第２スイッチＳＷ２はそれぞれ、第１端子ＯＵＴ１、第２端子ＯＵＴ２と接地端子ＧＮＤの間に設けられる。Ｄ／Ａコンバータ１０は、ＳＭＡアクチュエータ２の変位量を指定するデジタルの制御データＤ_ＣＮＴをアナログの制御電圧Ｖ_ＣＮＴに変換する。コンパレータ１２は、制御電圧Ｖ_ＣＮＴを、検出電圧Ｖｓと比較する。制御部１６はコンパレータ１２の出力Ｓ_ＣＭＰを所定のタイミングでラッチし、第２スイッチＳＷ２のオン、オフを制御する。バイアス回路１４は、電源電圧Ｖｄｄに応じてＤ／Ａコンバータ１０の基準バイアス電圧ＶＨ、ＶＬを生成する。
【選択図】図１

Description

本発明は、アクチュエータとして機能する形状記憶合金の加熱状態を制御する技術に関する。

カメラのオートフォーカス機能やズーム機能は、アクチュエータによってレンズの位置を変位させることで実現されている。従来では、制御性が高く、ドライバ回路がシンプルなボイスコイルモータ（Voice Coil Motor：以下ＶＣＭという）や、小型化が容易なピエゾ素子が用いられていた。近年では携帯電話端末のカメラにもオートフォーカス機能が実装されるが、携帯電話端末の小型化、薄型化にともない、アクチュエータおよびそのドライバ回路の小型化が求められている。

ＶＣＭは小型化、薄型化にともないトルクが限界まで低下しており、さらなる小型化は困難である。また開発サイクル、開発コストの観点から、ばらつきの大きいピエゾは採用しにくいという問題がある。

ＶＣＭやピエゾ素子に代わるアクチュエータとして、形状記憶合金（Shape Memory Alloy：以下ＳＭＡという）の利用が提案され、実用化されている。ＳＭＡは、Ti-Ni合金であり、変形しても一定の温度以上に加熱すると元の形状に復元する形状記憶効果を有する。すでに医療分野では内視鏡のアクチュエータや骨を固定する締め付け器具、ロボットの分野では人口筋肉などにも応用されている。
特開２００７−２１１７５４号公報 特開２００６−１８３５６４号公報

特許文献１には、ＳＭＡを利用したアクチュエータ（以下、ＳＭＡアクチュエータという）のドライバ回路（制御回路）が開示されている。提案される回路は、電源電圧を抵抗分圧して基準電圧を生成し、この基準電圧を目標値として、ＳＭＡに生ずる電圧降下を制御することにより、所望の伸張収縮量（つまり変位）を得る仕組みとなっている。電源電圧を分圧する抵抗の一方は可変抵抗であり、その抵抗値を制御することにより、基準電圧が変化する。

つまり分圧抵抗の精度がＳＭＡの変位量の精度となるため、抵抗を非常に高精度に設計しなければ、目標とする精度が得られない可能性がある。またプロセスばらつきが大きい場合、量産時にはトリミング工程によって抵抗値を調節する必要も生ずる。これらはＳＭＡドライバの高コスト化につながるため望ましくない。なお、上述の問題はレンズドライバに限定されず、別の用途のＳＭＡドライバにおいても発生しうる。

本発明はこうした課題に鑑みてなされたものであり、その目的は、精度良くＳＭＡアクチュエータを駆動するドライバ回路の提供にある。

本発明のある態様は、一端に電源電圧が与えられた形状記憶合金アクチュエータのドライバ回路に関する。ドライバ回路は、形状記憶合金アクチュエータの他端と検出抵抗を介して接続される第１端子と、形状記憶合金アクチュエータの他端と接続される第２端子と、第１端子と固定電圧端子の間に設けられた第１スイッチと、第２端子と固定電圧端子の間に設けられた第２スイッチと、形状記憶合金アクチュエータの変位量（位置）を指定するデジタルの制御データをアナログの制御値に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータからの制御値に応じた電圧を、第２端子に生ずる電位に応じた検出電圧と比較するコンパレータと、コンパレータの出力を所定のタイミングでラッチし、第２スイッチのオン、オフを制御する制御部と、電源電圧に応じてＤ／Ａコンバータの基準バイアス電圧を生成するバイアス回路と、を備える。

電源電圧が変動すると、第２端子からの検出電圧が変動する。この態様では、電源電圧の変動にともなってＤ／Ａコンバータのバイアス電圧が調節され、制御電圧が電源変動にともなう検出電圧の変動に変動に追従する。したがって電源電圧が変化しても、所望の変位量を得ることができる。

バイアス回路は、電源電圧を分圧して基準バイアス電圧を生成してもよい。分圧する場合、抵抗ペアの抵抗値の比率が保たれればよいため、設計の難易度が緩和される。

バイアス回路は、電源電圧が供給される電源端子と固定電圧端子の間に直列に設けられた第１、第２抵抗と、電源端子と固定電圧端子の間に直列に設けられた第３、第４抵抗と、を含んでもよい。第１、第２抵抗の接続点の電位に応じて、Ｄ／Ａコンバータの上側の基準バイアス電圧を生成し、第３、第４抵抗の接続点の電位に応じて、Ｄ／Ａコンバータの下側の基準バイアス電圧を生成してもよい。

バイアス回路は、第２抵抗と固定電圧端子、第４抵抗と固定電圧端子の間に設けられた第３、第４スイッチをさらに含んでもよい。
この場合、第３、第４スイッチをオフすることにより、無駄な消費電力を低減できる。

本発明の別の態様は、レンズ位置制御装置である。このレンズ位置制御装置は、レンズと、レンズの位置を変位させる形状記憶合金アクチュエータと、形状記憶合金アクチュエータを駆動するドライバ回路と、を備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るドライバ回路によれば、精度良くＳＭＡアクチュエータを駆動できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るドライバ回路１００の構成を示す回路図である。ＳＭＡアクチュエータ２はたとえばカメラのオートフォーカス、ズームを実現するためのレンズの位置制御に使用され、図示しないレンズと接続されて、ドライバ回路１００の制御によってレンズの位置を変化させる。ＳＭＡアクチュエータ２は、一端に電源電圧Ｖｄｄが与えられている。

ドライバ回路１００は、第１端子ＯＵＴ１、第２端子ＯＵＴ２、電源端子ＶＤＤ、接地端子（固定電圧端子）ＧＮＤ、クロック端子ＳＣＬ、データ端子ＳＤＡを備える。ドライバ回路１００は図示しない外部のプロセッサとＩ^２Ｃ（Ｉｎｔｅｒ ＩＣ）バスを介して接続されており、ＳＭＡアクチュエータ２の変位（伸張、収縮）量を指示するデータをデータ端子ＳＤＡに、それに付随するクロックをクロック端子ＳＣＬに受ける。第１端子ＯＵＴ１は、ＳＭＡアクチュエータ２の他端と、検出抵抗Ｒｓを介して接続される。第２端子ＯＵＴ２は、ＳＭＡアクチュエータ２の他端と接続される。電源端子ＶＤＤには、ＳＭＡアクチュエータ２と共通の電源電圧Ｖｄｄが供給される。

ドライバ回路１００は、第１スイッチＳＷ１、第２スイッチＳＷ２、Ｄ／Ａコンバータ１０、コンパレータ１２、バイアス回路１４、制御部１６を備え、ひとつの半導体基板上に一体に集積化されている。

第１スイッチＳＷ１は、第１端子ＯＵＴ１と接地端子ＧＮＤの間に設けられる。第２スイッチＳＷ２は、第２端子ＯＵＴ２と接地端子ＧＮＤの間に設けられる。第１スイッチＳＷ１および第２スイッチＳＷ２は、たとえばＮチャンネルのＭＯＳＦＥＴである。

インタフェース回路２４は、外部のプロセッサからＳＭＡアクチュエータ２の変位量を指定するデジタルの制御データＤ_ＣＮＴを受信する。

Ｄ／Ａコンバータ１０は、制御データＤ_ＣＮＴをアナログの制御電圧Ｖ_ＣＮＴに変換する。Ｄ／Ａコンバータ１０の構成は限定されないが、たとえばＲ−２Ｒ型のＤ／Ａコンバータが利用できる。コンパレータ１２は、Ｄ／Ａコンバータ１０からの制御電圧Ｖ_ＣＮＴを、第２端子ＯＵＴ２に生ずる電位に応じた検出電圧Ｖｓと比較する。コンパレータ１２は、Ｖｓ＜Ｖ_ＣＮＴのときハイレベルを、Ｖｓ＞Ｖ_ＣＮＴのときローレベルとなる比較信号Ｓ_ＣＭＰを出力する。

制御部１６は、検出期間と駆動期間を交互に繰り返す。検出期間において制御部１６は、第１スイッチＳＷ１をオン、第２スイッチＳＷ２をオフする。駆動期間において制御部１６は、比較信号Ｓ_ＣＭＰの値にもとづいて、第１スイッチＳＷ１および第２スイッチＳＷ２のオン、オフを制御する。

たとえば制御部１６は、ロジック部１８、オシレータ２０、プリドライバ２２を含む。オシレータ２０は所定の周波数のクロックＣＫを生成する。ロジック部１８はクロックＣＫおよび比較信号Ｓ_ＣＭＰを受け、これらにもとづいて第１スイッチＳＷ１、第２スイッチＳＷ２のオン、オフを制御する。

制御部１６は、クロックＣＫの周期を基準として、駆動期間と検出期間を所定の比率に設定する。たとえば駆動期間は、クロックＣＫがハイレベルの期間に割り当てられ、検出期間は、ローレベルの期間に割り当てられる。たとえばクロックＣＫのハイレベルとローレベルの時間比率（デューティ比）は９：１程度に設定される。ロジック部１８は、検出期間の間、第１スイッチＳＷ１をオン、第２スイッチＳＷ２をオフさせるゲート信号Ｇ１、Ｇ２を出力する。プリドライバ２２はゲート信号Ｇ１、Ｇ２を増幅し、第１スイッチＳＷ１、第２スイッチＳＷ２それぞれのゲートに供給する。

ロジック部１８は、検出期間において、第２スイッチＳＷ２をオフさせるゲート信号Ｇ２を出力する。また、駆動期間において、比較信号Ｓ_ＣＭＰがハイレベルのとき、すなわちＶ_ＣＮＴ＞Ｖｓのとき、第１スイッチＳＷ１をオンさせるゲート信号Ｇ１および第２スイッチＳＷ２をオンさせるゲート信号Ｇ２を出力し、比較信号Ｓ_ＣＭＰがローレベルのとき、すなわちＶ_ＣＮＴ＜Ｖｓのとき、第１スイッチＳＷ１をオフさせるゲート信号Ｇ１および第２スイッチＳＷ２をオフさせるゲート信号Ｇ２を出力する。

バイアス回路１４は、電源電圧Ｖｄｄに応じてＤ／Ａコンバータ１０の基準バイアス電圧ＶＨ、ＶＬを生成する。たとえばバイアス回路１４は、電源電圧Ｖｄｄを分圧して基準バイアス電圧ＶＨ、ＶＬを生成する。

バイアス回路１４は、第１抵抗Ｒ１、第２抵抗Ｒ２、第１バッファＢＵＦ１、第２バッファＢＵＦ２、第３スイッチＳＷ３、第４スイッチＳＷ４を備える。

第１抵抗Ｒ１、第２抵抗Ｒ２は、電源端子ＶＤＤと固定電圧端子（接地端子）の間に直列に設けられる。また第３抵抗Ｒ３、第４抵抗Ｒ４は、電源端子ＶＤＤと接地端子の間に直列に設けられる。第１抵抗Ｒ１と第２抵抗Ｒ２の接続点Ｎ１の電位は、第１バッファＢＵＦ１によって増幅され、Ｄ／Ａコンバータ１０の上側の基準バイアス電圧ＶＨとして供給される。また第３抵抗Ｒ３と第４抵抗Ｒ４の接続点Ｎ２の電位は、第２バッファＢＵＦ２によって増幅され、Ｄ／Ａコンバータ１０の下側の基準バイアス電圧ＶＬとして供給する。なお、ここでの「増幅」とは、利得が１より大きい場合のみでなく、１の場合、あるいは１より小さい減衰も含む。

第３スイッチＳＷ３は、第２抵抗Ｒ２と接地端子の間に設けられ、第４スイッチＳＷ４は、第４抵抗Ｒ４と接地端子の間に設けられる。第３スイッチＳＷ３、第４スイッチＳＷ４のゲートは、消費電力を低減するパワーセーブ時にアサートされるパワーセーブ信号ＰＳに応じて制御される。第３スイッチＳＷ３、第４スイッチＳＷ４は、パワーセーブ信号ＰＳがアサートされるとオフ、ネゲートされるとオンとなる。

以上がドライバ回路１００の構成である。続いてその動作を説明する。

検出電圧Ｖｓと、電源電圧Ｖｄｄの間には、以下の関係が成り立つ。Ｖ_ＳＭＡは、ＳＭＡアクチュエータ２の電圧降下である。
Ｖｓ＝Ｖｄｄ−Ｖ_ＳＭＡ

一方、バイアス回路１４は、電源電圧Ｖｄｄを分圧してＤ／Ａコンバータ１０のバイアス電圧ＶＨ、ＶＬを生成する。したがって、バイアス回路１４から出力される制御電圧Ｖ_ＣＮＴは、制御データＤ_ＣＮＴが同じ値であっても、電源電圧Ｖｄｄに応じて変化する。すなわち、たとえば電源電圧Ｖｄｄが低下すると、検出電圧Ｖｓが低下し、これにともなって検出電圧Ｖｓと比較される制御電圧Ｖ_ＣＮＴも低下する。したがって電源電圧Ｖｄｄの変動をキャンセルすることができ、ＳＭＡアクチュエータ２を適切に通電し、高精度に位置を制御できる。

図１のドライバ回路１００によれば、第１抵抗Ｒ１〜第４抵抗Ｒ４の抵抗値によって、ある制御電圧Ｖ_ＣＮＴのレベルを設定することができる。抵抗ペアＲ１、Ｒ２およびペアＲ３、Ｒ４の抵抗値の比率を保てばよいため、設計が容易となる。第１抵抗Ｒ１、第２抵抗Ｒ２同士をペアリングし、第３抵抗Ｒ３、第４抵抗Ｒ４同士をペアリングすれば、所望の精度が得られる。もし、プロセスばらつきが大きい場合にトリミング工程が必要となっても、最大で４個の抵抗値を合わせ込めばよいため、従来に比べれば有利である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図２は、変形例に係るバイアス回路１４ａの構成を示す回路図である。バイアス回路１４ａは、第５抵抗Ｒ５〜第７抵抗Ｒ７、第１バッファＢＵＦ１、第２バッファＢＵＦ２を含む。第５抵抗Ｒ５〜第７抵抗Ｒ７は、電源端子ＶＤＤと接地端子ＧＮＤの間に直列に設けられる。第５抵抗Ｒ５と第６抵抗Ｒ６の接続点Ｎ３の電位が第１バッファＢＵＦ１によって増幅され、基準バイアス電圧ＶＨとして出力される。また第６抵抗Ｒ６と第７抵抗Ｒ７の接続点Ｎ４の電位が、第２バッファＢＵＦ２によって増幅され、基準バイアス電圧ＶＬとして出力される。第７抵抗Ｒ７と接地端子ＧＮＤ間には、第５スイッチＳＷ５が設けられる。

この構成によれば、図１のそれに比べて、バイアス電圧ＶＨ、ＶＬの調節の自由度の低下と引き替えに、抵抗およびスイッチの個数を減らすことができる。

実施の形態では、Ｄ／Ａコンバータ１０の上側と下側両方の基準バイアス電圧を変化させる場合を説明したが、いずれか一方のみを電源電圧Ｖｄｄに応じて変化させてもよい。また、バイアス電圧ＶＨ、ＶＬの生成方法は、分圧には限定されず、より高度な信号処理にもとづいてもよい。

また、実施の形態ではレンズを可動するアプリケーションについて説明したが、実施の形態にかかるドライバ回路１００の用途はそれに限定されず、広範なアプリケーションに利用できる。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

本発明の実施の形態に係るドライバ回路の構成を示す回路図である。 変形例に係るバイアス回路の構成を示す回路図である。

符号の説明

１００…ドライバ回路、２…ＳＭＡアクチュエータ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、１０…Ｄ／Ａコンバータ、１２…コンパレータ、１４…バイアス回路、１６…制御部、１８…ロジック部、２０…オシレータ、２２…プリドライバ、２４…インタフェース回路、Ｒｓ…検出抵抗、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ７…第７抵抗、ＢＵＦ１…第１バッファ、ＢＵＦ２…第２バッファ、ＯＵＴ１…第１端子、ＯＵＴ２…第２端子、ＧＮＤ…接地端子、ＶＣＣ…電源端子。

Claims (5)

1. 一端に電源電圧が与えられた形状記憶合金アクチュエータのドライバ回路であって、
   前記形状記憶合金アクチュエータの他端と、検出抵抗を介して接続される第１端子と、
   前記形状記憶合金アクチュエータの他端と接続される第２端子と、
   前記第１端子と固定電圧端子の間に設けられた第１スイッチと、
   前記第２端子と固定電圧端子の間に設けられた第２スイッチと、
   前記形状記憶合金アクチュエータの変位量を指定するデジタルの制御データをアナログの制御値に変換するＤ／Ａコンバータと、
   前記Ｄ／Ａコンバータからの前記制御値に応じた電圧を、前記第２端子に生ずる電位に応じた検出電圧と比較するコンパレータと、
   前記コンパレータの出力を所定のタイミングでラッチし、前記第２スイッチのオン、オフを制御する制御部と、
   前記電源電圧に応じて前記Ｄ／Ａコンバータの基準バイアス電圧を生成するバイアス回路と、
   を備えることを特徴とするドライバ回路。
2. 前記バイアス回路は、前記電源電圧を分圧して前記基準バイアス電圧を生成することを特徴とする請求項１に記載のドライバ回路。
3. 前記バイアス回路は、
   前記電源電圧が供給される電源端子と前記固定電圧端子の間に直列に設けられた第１、第２抵抗と、
   前記電源端子と前記固定電圧端子の間に直列に設けられた第３、第４抵抗と、
   を含み、
   前記第１、第２抵抗の接続点の電位に応じて、前記Ｄ／Ａコンバータの上側の基準バイアス電圧を、前記第３、第４抵抗の接続点の電位に応じて、前記Ｄ／Ａコンバータの下側の基準バイアス電圧を生成することを特徴とする請求項１に記載のドライバ回路。
4. 前記バイアス回路は、
   前記第２抵抗と前記固定電圧端子、前記第４抵抗と前記固定電圧端子の間に設けられた第３、第４スイッチをさらに含むことを特徴とする請求項３に記載のドライバ回路。
5. レンズと、
   前記レンズの位置を変位させる形状記憶合金アクチュエータと、
   前記形状記憶合金アクチュエータを駆動する請求項１から４のいずれかに記載のドライバ回路と、
   を備えることを特徴とするレンズ位置制御装置。

Images