JP2010107843A - アクティブマトリクス型の表示装置及び表示方法 - Google Patents

アクティブマトリクス型の表示装置及び表示方法 Download PDF

Info

Publication number
JP2010107843A
JP2010107843A JP2008281423A JP2008281423A JP2010107843A JP 2010107843 A JP2010107843 A JP 2010107843A JP 2008281423 A JP2008281423 A JP 2008281423A JP 2008281423 A JP2008281423 A JP 2008281423A JP 2010107843 A JP2010107843 A JP 2010107843A
Authority
JP
Japan
Prior art keywords
sub
pixels
pixel
display
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008281423A
Other languages
English (en)
Other versions
JP5094685B2 (ja
Inventor
Naoki Sumi
尚樹 住
Minoru Shibazaki
稔 柴崎
Masahiro Yoshiga
正博 吉賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
TPO Displays Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp, TPO Displays Corp filed Critical Toppoly Optoelectronics Corp
Priority to JP2008281423A priority Critical patent/JP5094685B2/ja
Priority to US12/582,433 priority patent/US20100109992A1/en
Priority to CN200910210172.0A priority patent/CN101727814B/zh
Priority to TW098136854A priority patent/TWI427617B/zh
Publication of JP2010107843A publication Critical patent/JP2010107843A/ja
Application granted granted Critical
Publication of JP5094685B2 publication Critical patent/JP5094685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】サブ画素毎にマルチビットメモリを有する構成のアクティブマトリクス型の表示装置であって、任意のガンマ値を簡単に実現できる表示装置を提供する。
【解決手段】マトリクス状に配置された複数の画素を備えており、複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、サブ画素毎に、サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された入力デジタルデータを、サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された表示用アナログデータに応じた階調で、サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び複数のサブ画素の面積比に応じて、記憶される入力デジタルデータに変換する。
【選択図】図２

Description

本発明は、マトリクス状に配置された各画素が複数のサブ画素に分割されているアクティブマトリクス型の表示装置に関し、特に、各サブ画素毎にマルチビットメモリを設けて中間調の表現が滑らかなグレースケール表示を行うアクティブマトリクス型の表示装置、及び該表示装置で用いられる表示方法に関する。
従来、複数の画素がマトリクス状に配置されたアクティブマトリクス型の液晶表示装置が知られている。この従来の液晶表示装置では、一つの画素が複数のサブ画素に分割されており、面積が異なる複数のサブ画素を黒または白で表示させることにより、各サブ画素の面積の組み合わせによって多階調のグレースケール表示が行われる（例えば、特許文献１参照）。
特開２００５−３００５７９号公報
しかしながら、従来の液晶表示装置（以下、従来例ともいう）では、各サブ画素の表示が、黒または白の２値（１ビット）のみであるため、黒と白との中間調を滑らかに表現するには限界がある。例えば、液晶表示装置の表示画面を拡大すると、黒と白との中間調の表現の粗さが目立つようになる。
そこで、本発明者らは、各サブ画素毎にマルチビットメモリとデジタルアナログ変換回路とを設けることにより、画素の開口率を高くして、中間調を滑らかに表現することが可能なアクティブマトリクス型の表示装置（以下、従前の表示装置という）を提案している。
この従前の表示装置では、図１２に示すように、複数の画素７０夫々が下位ビットと中位ビットと上位ビットとの３つのサブ画素７１ａ，７１ｂ，７１ｃに分割されている。これらの３つのサブ画素７１ａ，７１ｂ，７１ｃの面積比Ｓ１：Ｓ２：Ｓ３は、１：４：１６である。各サブ画素７１ａ，７１ｂ，７１ｃ毎に、２ビットの入力デジタルデータを記憶するマルチビットメモリと、入力デジタルデータを表示用のアナログデータに変換するデジタルアナログ変換回路とが設けられており、各サブ画素の液晶表示素子が、そのアナログデータに応じた階調でグレースケール表示を行う。
図１３に示すように、各サブ画素は、「０〜３」の４階調でグレースケール表示を行うことができ、このとき、各サブ画素の輝度（明るさ）は、階調の変化に応じて直線的に変化する。例えば、図１３に示すように、サブ画素の階調が「０」のときのサブ画素の相対輝度を「０」とし、サブ画素の階調が「３」のときのサブ画素の相対輝度を「１」とした場合、サブ画素の階調が「１」のときのサブ画素の相対輝度は「１／３」であり、サブ画素の階調が「２」のときのサブ画素の相対輝度は「２／３」である。
そして、各画素７０は、３つのサブ画素７１ａ，７１ｂ，７１ｃの異なる輝度（明るさ）の組み合わせにより、６ビットの２進数「００００００〜１１１１１１」で示される「０〜６３」の６４階調でグレースケール表示を行うことができる。
このような従前の表示装置によれば、表示用のアナログデータに応じた様々な階調で、サブ画素のグレースケール表示を行うことができる。すなわち、一つのサブ画素で黒または白の表示しかできない従来例と比べて、一つのサブ画素で様々な中間調の表示が可能になるため、従来例より少ない数のサブ画素で、従来例と同じまたはそれ以上の多階調のグレースケール表示を行うことができる。また、一つの画素を構成するサブ画素の数を少なくすることができるので、サブ画素の間に形成される構造的なバウンダリ領域（光学的なデッドエリア）を小さくすることができ、その分だけ画素の開口率を高くすることができる。また、各サブ画素で様々な中間調の表示が可能になるので、従来例に比べて中間調を滑らかに表現することができる。
上述したような従前の表示装置では、図１３にも示したように、各サブ画素の輝度（明るさ）が階調の変化に応じて直線的に変化しているため、表示がガンマ値＝１になってしまう。よって、例えばガンマ値＝２．２などのような１以外のガンマ値に設定された入力画像データを意図された通りに表示することができず、全体に白っぽい画像となってしまうという問題点があり、改善の余地がある。
なお、１以外のガンマ値に対応するために、所望のガンマ特性に応じて入力画像データを事前に変換する方法が考えられるが、マルチビットメモリでの格納ビット数が２ビットと少ないため、この方法では、単純にデータ変換した場合、丸め誤差によって所謂「黒つぶれ」が生じて濃い黒の領域が明瞭に表示できないという問題がある。
本発明は、斯かる事情に鑑みてなされたものであって、従前の表示装置を改善したものであり、任意のガンマ値を有するガンマ特性を簡単に実現できるアクティブマトリクス型の表示装置、及び該表示装置で用いられる表示方法を提供することを目的とする。
本発明のアクティブマトリクス型の表示装置は、マトリクス状に配置された複数の画素を備えており、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、外部から画像デジタルデータを入力する入力部と、前記複数のサブ画素夫々に対応して設けられており、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う表示素子と、前記入力部に入力された前記画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記マルチビットメモリに記憶される前記入力デジタルデータに変換する変換手段とを備えることを特徴とする。
本発明の表示装置によれば、変換手段において、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力部に入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
本発明のアクティブマトリクス型の表示装置は、前記変換手段が、前記ガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記画像デジタルデータと前記入力デジタルデータとの対応関係を示すルックアップテーブルを有することを特徴とする。
本発明のアクティブマトリクス型の表示装置によれば、所定のガンマ特性及び複数のサブ画素の面積比に応じて画像デジタルデータと入力デジタルデータとの対応関係を示しているルックアップテーブルを用いて、画像デジタルデータを入力デジタルデータに変換する。よって、変換処理を容易に行える。また、所望のガンマ値を変更する場合には、使用するルックアップテーブルをそれに合わせて変更すれば良く、ガンマ値の変更への対応が容易である。
本発明のアクティブマトリクス型の表示装置は、前記ルックアップテーブルを複数設けており、前記変換手段が、前記画像デジタルデータに対するディザ処理結果に基づいて、前記複数のルックアップテーブルから一つのルックアップテーブルを選択する手段を更に有することを特徴とする。
本発明のアクティブマトリクス型の表示装置によれば、画像デジタルデータに対するディザ処理結果に基づいて、使用すべきルックアップテーブルを選択する。したがって、より平滑なガンマ特性のグレイスケール表示を実現できる。
本発明のアクティブマトリクス型の表示装置は、前記複数の画素夫々がｎ個（ｎは２以上の整数）のサブ画素に分割されており、該ｎ個のサブ画素の面積比が１：２：…：２n-1 に設定されていることを特徴とする。
本発明のアクティブマトリクス型の表示装置によれば、分割されているｎ個のサブ画素の面積比を１：２：…：２n-1 に設定している。よって、最も小さいサブ画素でもその面積があまり小さくならず、作製に支障は生じない。
本発明のアクティブマトリクス型の表示装置は、前記複数のサブ画素夫々が、該複数のサブ画素で構成される画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されていることを特徴とする。
本発明のアクティブマトリクス型の表示装置によれば、複数のサブ画素の夫々は、画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されている。よって、画素における各サブ画素の重心に偏りが生じるのを防ぐことができ、サブ画素の重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、記憶される前記入力デジタルデータに変換することを特徴とする。
本発明の表示方法によれば、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータを記憶される入力デジタルデータに変換する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき所定のガンマ値の特性に基づいて、前記複数のサブ画素の面積比と前記サブ画素で表示可能な輝度比との関係を設定することを特徴とする。
本発明の表示方法によれば、実現したいガンマ値に基づいて、複数のサブ画素の面積比とサブ画素にて表示可能である輝度比との関係を最適化する。したがって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、所望のガンマ特性を実現することができる。
本発明の表示方法は、マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき１より大きいガンマ値の特性に基づいて、前記サブ画素で表示可能な輝度を下記の条件を満たすように設定することを特徴とする。
（条件）各サブ画素は、「０〜（ｍ−１）」のｍ階調でグレースケール表示が可能であり、サブ画素の階調が「０」のときのサブ画素の相対輝度を「０」とし、サブ画素の階調が「ｍ−１」のときのサブ画素の相対輝度を「１」とした場合、サブ画素の階調が「ｔ（１≦ｔ≦ｍ−２）」のときのサブ画素の相対輝度は「ｔ／（ｍ−１）」より小さい。
本発明の表示方法によれば、実現したい１より大きいガンマ値に基づいて、サブ画素で表示可能な輝度を上記条件にしたがって設定する。よって、各サブ画素で様々な中間調の表示を可能にして中間調を滑らかに表示できるアクティブマトリクス型の表示装置にあって、１より大きい所望のガンマ特性を実現することができる。
本発明によれば、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしたので、サブ画素毎にマルチビットメモリを有する構成のアクティブマトリクス型の表示装置にあって、所望のガンマ値の特性を実現することができる。
以下、本発明の実施の形態のアクティブマトリクス型の表示装置について、図面を用いて説明する。本実施の形態では、携帯電話、デジタルカメラ、ＰＤＡ、パーソナルコンピュータ、テレビ、自動車用ディスプレイ、航空用ディスプレイ、デジタルフォトフレーム、ポータブルＤＶＤプレーヤ等の電子機器で用いられる液晶表示パネルの場合を例示する。この液晶表示パネルは、マトリクス状に複数の画素が配置されたアクティブマトリクス型の液晶表示装置である。
図１は、本発明の液晶表示装置の構成を示す概略図である。液晶表示装置１は、表示対象の画像デジタルデータを外部から入力する画像入力部２と、入力された画像デジタルデータを後述するマルチビットメモリに記憶される入力デジタルデータに変換するための変換部３と、表示回路４とを備えている。
図２は、変換部３の内部構成を示すブロック図である。変換部３は、色／輝度変換器３１と、ディザレベルルックアップテーブル（ディザレベルＬＵＴ）３２、ディザ空間割り当てルックアップテーブル（ディザ空間割り当てＬＵＴ）３３、及び比較器３４を有するディザ選択部３５と、第１グレイレベルルックアップテーブル（第１グレイレベルＬＵＴ）３６及び第２グレイレベルルックアップテーブル（第２グレイレベルＬＵＴ）３７を有するグレイレベル選択部３８とを備えている。
色／輝度変換器３１は、画像入力部２を介して入力される６ビットのＲ，Ｇ，Ｂの色画像データを、６ビット（０〜６３）のＹの輝度データに変換し、変換した輝度データをディザレベルＬＵＴ３２とグレイレベル選択部３８とへ出力する。
ディザレベルＬＵＴ３２は、実現すべきガンマ値に基づいて０〜６３の各輝度レベル毎に設定されているパターンディザ処理における閾値を格納しており、色／輝度変換器３１からの輝度データのレベルに応じた６ビット（０〜６３）のデータが比較器３４ヘ出力される。ディザ空間割り当てＬＵＴ３３は、８×８のディザマトリックスを格納しており、対象となる画素の位置情報（ｘ，ｙ座標データ）に応じた６ビット（０〜６３）のデータが比較器３４ヘ出力される。
なお、ここでは８×８のディザマトリクスの例を示したが、ディザマトリクスのサイズは任意であり、例えば２×２でも良い。この場合、ディザレベルＬＵＴ３２とディザ空間割り当てＬＵＴ３３とに格納されるディザレベルは各々２ビット（０〜３）となる。またさらに、ここではパターンディザ法を用いたが、ランダムディザ法、複数の異なるディザ空間割り当てＬＵＴを組み合わせた方法などでも良い。
比較器３４は、ディザレベルＬＵＴ３２から入力されたデータと、ディザ空間割り当てＬＵＴ３３から入力されたデータとを比較し、その比較結果を１ビットの比較信号としてグレイレベル選択部３８へ出力する。具体的には、ディザレベルＬＵＴ３２からのデータがディザ空間割り当てＬＵＴ３３からのデータより小さい場合には、比較信号「０」がグレイレベル選択部３８へ出力され、前者のデータが後者のデータより大きい場合には、比較信号「１」がグレイレベル選択部３８へ出力される。
グレイレベル選択部３８の第１グレイレベルＬＵＴ３６及び第２グレイレベルＬＵＴ３７は、それぞれ、色／輝度変換器３１からの輝度データに対する各マルチビットメモリへのデータの割り振りを格納している。すなわち、各ＬＵＴ３６，３７は、実現すべきガンマ値に基づいて各マルチビットメモリに記憶すべきグレイレベルデータを輝度データの各レベル（０〜６３）毎に格納している。なお、第１グレイレベルＬＵＴ３６は低レベル用（比較器３４からの比較信号が「０」である場合）のＬＵＴであり、第２グレイレベルＬＵＴ３７は高レベル用（比較器３４からの比較信号が「１」である場合）のＬＵＴである。グレイレベル選択部３８は、色／輝度変換器３１からの輝度データ及び比較器３４からの比較信号に応じて、表示すべきグレイレベルを示す６ビット（０〜６３）のデータを、マルチビットメモリへの入力デジタルデータとして表示回路４ヘ出力する。
なお、これらのディザレベルＬＵＴ３２、ディザ空間割り当てＬＵＴ３３、第１グレイレベルＬＵＴ３６及び第２グレイレベルＬＵＴ３７における各ＬＵＴのテーブル値は、実現したい所望のガンマ値及び後述する３つのサブ画素の面積比に基づいて設定されている。
図３は、表示回路４の内部構成を示すブロック図である。図３に示すように、本実施の形態の液晶表示装置１では、複数の画素１０夫々が３つのサブ画素１１ａ，１１ｂ，１１ｃに分割されている。表示回路４は、各サブ画素１１ａ，１１ｂ，１１ｃ毎に設けられたマルチビットメモリとしてのＳＲＡＭ（Static Random Access Memory)４１ａ，４１ｂ，４１ｃと、各サブ画素１１ａ，１１ｂ，１１ｃ毎に設けられたデジタルアナログ変換回路（ＤＡＣ回路）４２ａ，４２ｂ，４２ｃと、サブ画素１１ａ，１１ｂ，１１ｃのグレースケール表示を行う液晶表示素子４３とを備えている。
図３に示すように、サブ画素１１ａの外周の形状は正方形状である。サブ画素１１ｂの形状はサブ画素１１ａを囲む形状であり、サブ画素１１ｂの外周の形状は正方形状である。また、サブ画素１１ｃの形状はサブ画素１１ｂを囲む形状であり、サブ画素１１ｃの外周の形状は正方形状である。これらの３つのサブ画素１１ａ，１１ｂ，１１ｃの面積比Ｓ１：Ｓ２：Ｓ３は、１：２：４に設定されている。
各サブ画素１１ａ，１１ｂ，１１ｃ毎のＳＲＡＭ４１ａ，４１ｂ，４１ｃには、ソース線から入力される２ビットの入力デジタルデータ（例えば「００」、「０１」、「１０」、「１１」など）が記憶される。後述するように、この入力デジタルデータに基づいて、各サブ画素１１ａ，１１ｂ，１１ｃで４階調のグレースケール表示が行われる。
各サブ画素１１ａ，１１ｂ，１１ｃ毎のＤＡＣ回路４２ａ，４２ｂ，４２ｃでは、対応するＳＲＡＭ４１ａ，４１ｂ，４１ｃに記憶された入力デジタルデータを、各サブ画素１１ａ，１１ｂ，１１ｃのグレースケール表示で用いられる表示用アナログデータに変換する処理が行われる。具体的には、２ビットの入力デジタルデータを、各サブ画素１１ａ，１１ｂ，１１ｃの画素電極１９（図４参照）に印加する４つのアナログ電圧値（Ｖ１，Ｖ２，Ｖ３，Ｖ４）に変換する処理が行われる。
各サブ画素１１ａ，１１ｂ，１１ｃの液晶表示素子４３は、画素電極１９と対向電極２０とを備えており、表示用アナログデータに応じた階調でグレースケール表示を行うことが可能である。この液晶表示素子４３では、ＤＡＣ回路４２ａ，４２ｂ，４２ｃで変換された４つのアナログ電圧値（Ｖ１，Ｖ２，Ｖ３，Ｖ４）に応じて、４階調のグレースケール表示が行われる。また、液晶表示素子４３は、外光を反射する反射部（図示せず）を備えている。すなわち、この液晶表示素子４３は、反射型液晶表示素子である。
次に、図４を参照して、液晶表示装置１の表示回路４の具体的な構成について説明する。図４は、液晶表示装置１の表示回路４の一例を示す回路図である。なお、図４では、説明の便宜のため、３つのサブ画素１１ａ，１１ｂ，１１ｃのうちの一つのサブ画素１１ａ用の表示回路４のみが図示されているが、残りのサブ画素１１ｂ，１１ｃ用の表示回路４の構成も同様である。
まず、サブ画素のＳＲＡＭについて説明する。図４に示すように、ＳＲＡＭは、２つの保持回路５１で構成されている。保持回路５１は、Ｐ型ＭＯＳトランジスタ５２とＮ型ＭＯＳトランジスタ５３とを直列に接続したインバータ回路を２つ備えており、この２つのインバータ回路が正帰還されている。保持回路５１には、保持回路５１を駆動するための電圧ＶＤＤ，ＶＳＳが印加されている。ゲートＧ１，Ｇ２に高電圧が印加されると、ソース線Ｓからの２ビットの入力デジタルデータが入力され、各保持回路５１にそれぞれ１ビットずつのデータが保持されるように構成されている。
例えば、ゲートＧ１に高電圧が印加されると、２ビットの入力デジタルデータ（例えば「１０」）のうち上位ビットのデータ（例えば「１」）が第１の保持回路５１（図４の左側の保持回路５１）に保持され、ゲートＧ２に高電圧が印加されると、２ビットの入力デジタルデータのうち下位ビットのデータ（例えば「０」）が第２の保持回路５１（図４の右側の保持回路５１）に保持される。
次に、サブ画素のＤＡＣ回路について説明する。図４に示すように、ＤＡＣ回路は、アナログ電圧Ｖ１の供給線に接続された２つのＰ型ＭＯＳトランジスタ５４，５５と、アナログ電圧Ｖ２の供給線に接続されたＰ型ＭＯＳトランジスタ５６及びＮ型ＭＯＳトランジスタ５７と、アナログ電圧Ｖ３の供給線に接続されたＮ型ＭＯＳトランジスタ５８及びＰ型ＭＯＳトランジスタ５９と、アナログ電圧Ｖ４の供給線に接続された２つのＮ型ＭＯＳトランジスタ６０，６１とで構成されている。
アナログ電圧Ｖ１の供給線に接続された２つのＰ型ＭＯＳトランジスタ５４，５５のゲートには、２つの保持回路５１夫々からの信号線が接続されている。そして、２つの保持回路５１から「００」の信号（第１の保持回路５１から「０」の信号、第２の保持回路５１から「０」の信号）が出力されると、この２つのＰ型ＭＯＳトランジスタ５４，５５がオンになり、アナログ電圧Ｖ１が画素電極１９に供給される。また、アナログ電圧Ｖ２の供給線に接続されたＰ型ＭＯＳトランジスタ５６及びＮ型ＭＯＳトランジスタ５７のゲートには、２つの保持回路５１夫々からの信号線が接続されている。そして、２つの保持回路５１から「０１」の信号が出力されると、このＰ型ＭＯＳトランジスタ５６及びＮ型ＭＯＳトランジスタ５７がオンになり、アナログ電圧Ｖ２が画素電極１９に供給される。
アナログ電圧Ｖ３の供給線に接続されたＮ型ＭＯＳトランジスタ５８及びＰ型ＭＯＳトランジスタ５９のゲートには、２つの保持回路５１夫々からの信号線が接続されている。そして、２つの保持回路５１から「１０」の信号が出力されると、このＮ型ＭＯＳトランジスタ５８及びＰ型ＭＯＳトランジスタ５９がオンになり、アナログ電圧Ｖ３が画素電極１９に供給される。また、アナログ電圧Ｖ４の供給線に接続された２つのＮ型ＭＯＳトランジスタ６０，６１のゲートには、２つの保持回路５１夫々からの信号線が接続されている。そして、２つの保持回路５１から「１１」の信号が出力されると、この２つのＮ型ＭＯＳトランジスタ６０，６１がオンになり、アナログ電圧Ｖ４が画素電極１９に供給される。
ここで、液晶表示素子４３のリフレッシュについて説明する。図４に示すように、保持回路５１には、２つのインバータ回路夫々にデジタルデータを出力するための信号線が設けられている。つまり、入力デジタルデータをそのまま出力するための信号線と、入力デジタルデータを反転して出力する信号線とが設けられている。リフレッシュ線Ｒ１に高電圧が印加された場合には、入力デジタルデータ（例えば「１」）がそのままのデータ（例えば「１」）として出力される。一方、リフレッシュ線Ｒ２に高電圧が印加された場合には、入力デジタルデータ（例えば「１」）が反転したデータ（例えば「０」）として出力される。このように、リフレッシュ線Ｒ１，Ｒ２への高電圧の印加を切り替えることにより、２つの保持回路５１から出力される信号を反転することができ、画素電極１９へ印加するアナログ電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４を反転させることができる。そして、対向電極２０へ印加する電圧ＶＣの切替えと、リフレッシュ線Ｒ１，Ｒ２への高電圧の印加の切替えとを同期して行うことにより、液晶表示素子４３のリフレッシュを行うことができる。
以下、本発明の液晶表示装置１の動作について説明する。画像入力部２を介して入力された６ビットのＲ，Ｇ，Ｂの色画像データが、色／輝度変換器３１にて、６ビット（０〜６３）のＹの輝度データに変換され、変換された輝度データはディザレベルＬＵＴ３２とグレイレベル選択部３８とに出力される。
輝度データのレベルに応じてディザレベルＬＵＴ３２から読み出された６ビット（０〜６３）のデータと、対象となる画素の位置情報に応じてディザ空間割り当てＬＵＴ３３から読み出された６ビット（０〜６３）のデータとが、比較器３４にて比較される。そして、ディザレベルＬＵＴ３２からのデータがディザ空間割り当てＬＵＴ３３からのデータより小さい場合には、比較信号「０」が比較器３４からグレイレベル選択部３８へ出力され、前者のデータが後者のデータより大きい場合には、比較信号「１」が比較器３４からグレイレベル選択部３８へ出力される。
比較信号「０」がグレイレベル選択部３８に入力された場合には、輝度データのレベルに応じて、第１グレイレベルＬＵＴ３６から、各ＳＲＡＭ４１ａ，４１ｂ，４１ｃに記憶されるグレイレベルを示す６ビット（０〜６３）のデータが読み出されて表示回路４に出力される。一方、比較信号「１」がグレイレベル選択部３８に入力された場合には、輝度データのレベルに応じて、第２グレイレベルＬＵＴ３７から、各ＳＲＡＭ４１ａ，４１ｂ，４１ｃに記憶されるグレイレベルを示す６ビット（０〜６３）のデータが読み出されて表示回路４に出力される。
ＳＲＡＭ４１ａ，４１ｂ，４１ｃに記憶されたグレイレベルを示す６ビット（各ＳＲＡＭに２ビットずつ）のデジタルデータは、対応するＤＡＣ回路４２ａ，４２ｂ，４２ｃにて、各サブ画素１１ａ，１１ｂ，１１ｃのグレースケール表示で用いられる表示用アナログデータに変換される。そして、表示用アナログデータに応じた電圧が液晶表示素子４３に印加されて、グレースケール表示がなされる。
この際、各画素１０は、３つのサブ画素１１ａ，１１ｂ，１１ｃの異なる輝度（明るさ）の組み合わせにより、６ビットの２進数「００００００〜１１１１１１」で示される「０〜６３」の６４階調でグレースケール表示を行うことができる。
ここで、６ビットの各サブ画素１１ａ，１１ｂ，１１ｃヘの割り振りについて説明する。本発明者らが既に提案している従前の表示装置にあっては、前述したように、図５に示す如く、サブ画素７１ａに６ビット中の下位２ビット、サブ画素７１ｂに６ビット中の中位２ビット、サブ画素７１ｃに６ビット中の上位２ビットを割り振っている。この結果、これらの３つのサブ画素７１ａ，７１ｂ，７１ｃの面積比Ｓ１：Ｓ２：Ｓ３は、１：４：１６である。
これに対して本発明の表示装置にあっては、図６に示す如く、サブ画素１１ａに最下位ビットと上位から３番目のビットとの２ビット、サブ画素１１ｂに下位から２番目のビットと上位から２番目のビットとの２ビット、サブ画素１１ｃに下位から３番目のビットと最上位ビットとの２ビットをそれぞれ割り振っている。この結果、これらの３つのサブ画素１１ａ，１１ｂ，１１ｃの面積比Ｓ１：Ｓ２：Ｓ３は、１：２：４である。
したがって、従前の表示装置では、図１３に示したように、各サブ画素における輝度（明るさ）は、階調の変化に応じて直線的に変化する。これに対して、本発明の表示装置では、図７に示すように、サブ画素の階調が「０」（２ビットが「００」）のときのサブ画素の相対輝度（明るさ）を「０」とし、サブ画素の階調が「３」（２ビットが「１１」）のときのサブ画素の相対輝度を「１」とした場合、サブ画素の階調が「１」（２ビットが「０１」）のときのサブ画素の相対輝度は「１／９」であり、サブ画素の階調が「２」（２ビットが「１０」）のときのサブ画素の相対輝度は「８／９」である。この結果、ガンマ値＝１を正確に実現できる。
以上のような本発明の液晶表示装置によれば、従前の表示装置と同様に、各サブ画素に対応してマルチビットメモリとデジタルアナログ変換回路とを設けることにより、従来例に比べて少ない数のサブ画素であっても、画素の開口率を高くすることができ、かつ、中間調を滑らかに表現することができる。
また、高いガンマ値を表示したい場合では、実現したいガンマ値と複数のサブ画素の面積比とに応じて、入力された画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしているとともに、サブ画素における輝度（明るさ）の比があらかじめ最適化されたものを用いることで、所望のガンマ値の特性を実現することができる。よって、ガンマ値が１である場合にしか適用できなかった従前の表示装置の課題を解決できで、任意のガンマ値に容易に適用できる。
また、ルックアップテーブル（第１グレイレベルＬＵＴ３６、第２グレイレベルＬＵＴ３７）を用いて、外部から入力される画像デジタルデータをマルチビットメモリに記憶される入力デジタルデータに変換するようにしているため、その変換処理を容易に行うことができる。しかも、実現したいガンマ値を変更する場合には、使用するルックアップテーブルをそれに合わせて変更すれば良く、ガンマ値の変更への対応を簡単に行うことができる。
また、ディザ選択部３５を設けて画像デジタルデータに対するパターンディザ処理を行い、その処理結果に基づいて、使用すべきルックアップテーブルを選択するようにしているため、より平滑なガンマ特性を実現することができる。
また、分割されている３つのサブ画素の面積比を１：２：４に設定しているため、従前の表示装置における面積比１：４：１６と比べて、最も小さいサブ画素でもその面積があまり小さくならず、サブ画素の作製に高度な技術は不要であって、大量生産にも支障を来たすことはない。
また、３つのサブ画素１１ａ，１１ｂ，１１ｃの形状及び配置が、画素１０の中心に対して対称的な形状及び配置にされているため、３つのサブ画素１１ａ，１１ｂ，１１ｃの重心に偏りが生じるのを防ぐことができ、サブ画素１１ａ，１１ｂ，１１ｃの重心の偏りに起因する偽縞模様が表示画面に発生するのを抑えることができる。
また、サブ画素１１ａ，１１ｂ，１１ｃのマルチビットメモリとしてＳＲＡＭ４１ａ，４１ｂ，４１ｃが用いられているため、メモリの消費電力を低くすることができる。また、このように、画素１０にメモリを設けることにより、メモリに記憶された入力デジタルデータを用いて各サブ画素１１ａ，１１ｂ，１１ｃを駆動することができ、待機画面等を表示しているときに液晶表示のための外部装置（ＩＣなど）の消費電力を抑えることができる。
また、反射部で反射した外光を利用して表示を行うことができるので、バックライトを使用する場合に比べて消費電力を少なく抑えることができる。
なお、上述した実施の形態では、３つのサブ画素で一つの画素を構成する例について説明したが、本発明の範囲はこれに限定されるものではなく、一つの画素を構成するサブ画素の数は２つまたは４つ以上でもよい。例えば、２つのサブ画素で一つの画素を構成する場合には、それらのサブ画素の面積比は１：２であり、４つのサブ画素で一つの画素を構成する場合には、それらのサブ画素の面積比は１：２：４：８である。一般的に、ｎ個のサブ画素で一つの画素を構成する場合、それらのサブ画素の面積比は１：２：…：２n-1 である。
また、各サブ画素毎のマルチビットメモリに記憶される入力デジタルデータが２ビットである例について説明したが、本発明の範囲はこれに限定されるものではなく、この入力デジタルデータは３ビット以上であってもよい。
以下、実現すべき所定のガンマ値の特性を実現すべく、複数のサブ画素の面積比とサブ画素で表示可能な輝度比との関係を最適化した本発明の具体例について説明する。
図８は、本発明の液晶表示装置でガンマ値＝１を実現するための複数のサブ画素の面積比と各サブ画素における輝度比（明るさの比）との関係を示す図表である。図８には、各サブ画素に記憶されるビット数（Ｍ：Ｍ≧２）、一つの画素を構成するサブ画素の数（Ｎ：Ｎ≧２）、記憶される全体のビット数（Ｍ×Ｎ）、サブ画素の面積比、及び各サブ画素における輝度比が示されている。
なお、サブ画素の面積比の各項Ａx はＡx ＝２x （ｘ＝０，１，・・・，Ｎ−１）で表される。また、各サブ画素における輝度比Ｉx は，下記（１）式で表される。
Figure 2010107843
本発明では、図８に示すようなサブ画素の面積比と各サブ画素における輝度比との関係を満たすことにより、ガンマ値＝１の特性を正確に実現できる。
なお参照用として、従前の表示装置での複数のサブ画素の面積比と各サブ画素における輝度比（明るさの比）との関係を図９に示す。従前の表示装置では、ガンマ値＝１のみが実現できる。
図１０は、本発明の液晶表示装置で種々のガンマ値（１．８，２．２，２．５）を実現するための複数のサブ画素の面積比と各サブ画素における輝度比（明るさの比）との関係を示す図表である。図１０には、実現すべき所望のガンマ値（γ）、各サブ画素に記憶されるビット数（Ｍ：Ｍ≧２）、一つの画素を構成するサブ画素の数（Ｎ：Ｎ≧２）、記憶される全体のビット数（Ｍ×Ｎ）、サブ画素の面積比、及び各サブ画素における輝度比が示されている。なお、図８と同様に、サブ画素の面積比の各項Ａx はＡx ＝２x （ｘ＝０，１，・・・，Ｎ−１）で表される。
本発明では、図１０に示すようなサブ画素の面積比と各サブ画素における輝度比との関係を満たすことにより、それぞれ所望のガンマ値の特性を正確に実現できる。
但し、このサブ画素についての面積比と輝度比とは、図１０に記載された値に限定されるものではなく、それ以外の値であっても、所望のガンマ値（１以外）を得ることができる。
各サブ画素に記憶されるビット数が２ビットである場合、各サブ画素における輝度は４種のレベル（低い順にＬo ，Ｌ1 ，Ｌ2 ，Ｌ3 ）が存在する。この場合、高いガンマ値を実現するための各輝度レベルは、Ｌo ＝０％，Ｌ1 ≦５％，Ｌ2 ≦５０％，Ｌ3 ＝１００％とすることが好ましい。
例えば、入力デジタルデータが６ビットのグレイスケ−ルデータであって、ディザ処理が６４レベル、サブ画素の面積比が１：２：４であり、実現したいガンマ値が２．２である場合、最小輝度差（１階調差）を実現するために、下記（２）式で表されるように、輝度レベルＬ1 は４．９％より低くしなければならない。
Ｌ1 ×１／６４×１／（１＋２＋４）≦（１／６３）2.2
よって、Ｌ1 ≦０．０４９（４．９％） …（２）
ここで、１より大きいガンマ値を実現する場合のサブ画素で表示可能な輝度の設定について説明する。各サブ画素は、「０〜（ｍ−１）」のｍ階調でグレースケール表示が可能であり、サブ画素の階調が「０」のときのサブ画素の相対輝度を「０」とし、サブ画素の階調が「ｍ−１」のときのサブ画素の相対輝度を「１」とした場合、サブ画素の階調が「ｔ（１≦ｔ≦ｍ−２）」のときのサブ画素の相対輝度は「ｔ／（ｍ−１）」より小さく設定する。
前述した図１０に示すガンマ値γ＝１．８の場合を例とすると、ｍ＝４であって、サブ画素は、「０〜３」の４階調でグレースケール表示が可能である。また、サブ画素の階調が「０」のときのサブ画素の相対輝度は「０」であって、サブ画素の階調が「３」のときのサブ画素の相対輝度は「１（図１０の”１００”を”１”に正規化）」である。この場合、ｔ＝１のときの相対輝度は「１／１００（図１０の”１”を正規化）」であり、ｔ＝２のときの相対輝度は「４１／１００（図１０の”４１”を正規化）」である。この場合、ｔ＝１のときの相対輝度「４／１００」は「１／３」より小さく、ｔ＝２のときの相対輝度「４１／１００」は「２／３」より小さい。
この場合のサブ画素の階調と輝度（明るさ）との関係を示すと、図１１のようになる。１より大きいガンマ値を実現するためには、階調／輝度の特性点が直線（図１１の一点鎖線）より下方の領域に入るように、サブ画素の輝度を設定する。
なお、ガンマ値γ＝１．８の場合について説明したが、図１０に示すガンマ値γ＝２．２、γ＝２．５の場合も同様である。
以上、本発明の実施の形態を例示により説明したが、本発明の範囲はこれらに限定されるものではなく、特許請求の範囲に記載された範囲内において目的に応じて変更・変形することが可能である。
例えば、以上の説明では、アクティブマトリクス型の表示装置が液晶表示パネルである例について説明したが、本発明の範囲はこれに限定されるものではなく、例えば、有機ＥＬディスプレイ等であってもよい。また、以上の説明では、ノーマリブラックタイプの液晶（電圧０のときに黒表示の液晶）が使用される例について説明したが、本発明の範囲はこれに限定されるものではなく、ノーマリホワイトタイプの液晶（電圧０のときに白表示の液晶）を使用してもよい。
また、以上の説明では、マルチビットメモリとしてＳＲＡＭを用いた例について説明したが、本発明の範囲はこれに限定されるものではなく、マルチビットメモリとしてＤＲＡＭを用いてもよい。マルチビットメモリとしてＤＲＡＭ（Dynamic Random Access Memory）を用いると、メモリの回路サイズを小さくすることができる。
本発明の液晶表示装置の構成を示す概略図である。 変換部の内部構成を示すブロック図である。 表示回路の内部構成を示すブロック図である。 表示回路の一例を示す回路図である。 従前の表示装置におけるサブ画素ヘのビットの割り振りを表す図である。 本発明の液晶表示装置におけるサブ画素ヘのビットの割り振りを表す図である。 本発明の液晶表示装置におけるサブ画素の輝度と階調との関係を説明するための図である。 本発明の液晶表示装置でガンマ値＝１を実現するための複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。 従前の表示装置での複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。 本発明の液晶表示装置で種々のガンマ値を実現するための複数のサブ画素の面積比と各サブ画素における輝度比との関係を示す図表である。 本発明の液晶表示装置で１より大きいガンマ値を実現するためのサブ画素の輝度と階調との関係を説明するための図である。 従前の表示装置における画素の複数のサブ画素への分割例を示す図である。 従前の表示装置におけるサブ画素の輝度と階調との関係を説明するための図である。
符号の説明
１ 液晶表示装置
２ 画像入力部
３ 変換部
４ 表示回路
１０ 画素
１１ａ，１１ｂ，１１ｃ サブ画素
３１ 色／輝度変換器
３２ ディザレベルＬＵＴ
３３ ディザ空間割り当てＬＵＴ
３４ 比較器
３５ ディザ選択部
３６ 第１グレイレベルＬＵＴ
３７ 第２グレイレベルＬＵＴ
３８ グレイレベル選択部
４１ａ，４１ｂ，４１ｃ ＳＲＡＭ（マルチビットメモリ）
４２ａ，４２ｂ，４２ｃ ＤＡＣ回路（デジタルアナログ変換回路）
４３ 液晶表示素子

Claims (8)

  1. マトリクス状に配置された複数の画素を備えており、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されているアクティブマトリクス型の表示装置において、
    外部から画像デジタルデータを入力する入力部と、
    前記複数のサブ画素夫々に対応して設けられており、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
    前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
    前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行う表示素子と、
    前記入力部に入力された前記画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記マルチビットメモリに記憶される前記入力デジタルデータに変換する変換手段と
    を備えることを特徴とするアクティブマトリクス型の表示装置。
  2. 前記変換手段は、前記ガンマ値の特性及び前記複数のサブ画素の面積比に応じて、前記画像デジタルデータと前記入力デジタルデータとの対応関係を示すルックアップテーブルを有することを特徴とする請求項１に記載のアクティブマトリクス型の表示装置。
  3. 前記ルックアップテーブルを複数設けており、前記変換手段は、前記画像デジタルデータに対するディザ処理結果に基づいて、前記複数のルックアップテーブルから一つのルックアップテーブルを選択する手段を更に有することを特徴とする請求項２に記載のアクティブマトリクス型の表示装置。
  4. 前記複数の画素夫々はｎ個（ｎは２以上の整数）のサブ画素に分割されており、該ｎ個のサブ画素の面積比は１：２：…：２n-1 に設定されていることを特徴とする請求項１〜３のいずれかに記載のアクティブマトリクス型の表示装置。
  5. 前記複数のサブ画素夫々は、該複数のサブ画素で構成される画素の中心に対して対称的な形状を有し、画素の中心に対して対称的な位置に配置されていることを特徴とする請求項１〜４のいずれかに記載のアクティブマトリクス型の表示装置。
  6. マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
    前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、外部から入力した画像デジタルデータを、実現すべき所定のガンマ値の特性及び前記複数のサブ画素の面積比に応じて、記憶される前記入力デジタルデータに変換することを特徴とする表示方法。
  7. マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
    前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき所定のガンマ値の特性に基づいて、前記複数のサブ画素の面積比と前記サブ画素で表示可能な輝度比との関係を設定することを特徴とする表示方法。
  8. マトリクス状に配置された複数の画素を備え、前記複数の画素夫々が面積が異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置で用いられる表示方法において、
    前記サブ画素毎に、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶し、記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換し、変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うこととし、実現すべき１より大きいガンマ値の特性に基づいて、前記サブ画素で表示可能な輝度を下記の条件を満たすように設定することを特徴とする表示方法。
    （条件）各サブ画素は、「０〜（ｍ−１）」のｍ階調でグレースケール表示が可能であり、サブ画素の階調が「０」のときのサブ画素の相対輝度を「０」とし、サブ画素の階調が「ｍ−１」のときのサブ画素の相対輝度を「１」とした場合、サブ画素の階調が「ｔ（１≦ｔ≦ｍ−２）」のときのサブ画素の相対輝度は「ｔ／（ｍ−１）」より小さい。
JP2008281423A 2008-10-31 2008-10-31 アクティブマトリクス型の表示装置及び表示方法 Active JP5094685B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008281423A JP5094685B2 (ja) 2008-10-31 2008-10-31 アクティブマトリクス型の表示装置及び表示方法
US12/582,433 US20100109992A1 (en) 2008-10-31 2009-10-20 Active matrix display devices and display methods thereof
CN200910210172.0A CN101727814B (zh) 2008-10-31 2009-10-29 有源矩阵型的显示装置
TW098136854A TWI427617B (zh) 2008-10-31 2009-10-30 主動矩陣型之顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008281423A JP5094685B2 (ja) 2008-10-31 2008-10-31 アクティブマトリクス型の表示装置及び表示方法

Publications (2)

Publication Number Publication Date
JP2010107843A true JP2010107843A (ja) 2010-05-13
JP5094685B2 JP5094685B2 (ja) 2012-12-12

Family

ID=42130759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281423A Active JP5094685B2 (ja) 2008-10-31 2008-10-31 アクティブマトリクス型の表示装置及び表示方法

Country Status (4)

Country Link
US (1) US20100109992A1 (ja)
JP (1) JP5094685B2 (ja)
CN (1) CN101727814B (ja)
TW (1) TWI427617B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093710A1 (ja) * 2011-01-07 2012-07-12 シャープ株式会社 液晶表示装置
KR20180128232A (ko) * 2017-05-23 2018-12-03 주식회사 라온텍 공간-시간 변조를 이용한 디스플레이 패널 및 이를 구동하는 디지털 화소 구동 방법
CN111679477A (zh) * 2013-03-25 2020-09-18 株式会社日本显示器 显示装置
WO2021149237A1 (ja) * 2020-01-24 2021-07-29 シャープ株式会社 ディスプレイおよびディスプレイの駆動方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285158B2 (ja) * 2013-11-26 2018-02-28 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN104167194B (zh) 2014-08-18 2017-04-26 深圳市华星光电技术有限公司 液晶面板的灰阶值设定方法以及液晶显示器
KR102326029B1 (ko) * 2015-03-13 2021-11-15 삼성디스플레이 주식회사 데이터 보정 장치 및 이를 포함하는 표시 장치
US9947257B2 (en) * 2015-07-24 2018-04-17 Sharp Kabushiki Kaisha Pixel layout and display with varying area and/or luminance capability of same type sub-pixels in different composite pixels
KR20170049701A (ko) * 2015-10-27 2017-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10504428B2 (en) 2017-10-17 2019-12-10 Microsoft Technology Licensing, Llc Color variance gamma correction
US10657901B2 (en) * 2017-10-17 2020-05-19 Microsoft Technology Licensing, Llc Pulse-width modulation based on image gray portion
FR3079991B1 (fr) * 2018-04-09 2020-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transmission d’une image numerique monochrome via une interface de transmission comportant une pluralite de canaux de transmission
CN108806629B (zh) * 2018-07-03 2020-12-01 京东方科技集团股份有限公司 像素单元及其驱动方法、显示面板
CN110349530B (zh) * 2019-06-12 2021-07-23 北海惠科光电技术有限公司 文字边界的处理方法、显示面板及计算机可读存储介质

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109497A (ja) * 1986-10-27 1988-05-14 日本電信電話株式会社 画像表示装置
JPH09243994A (ja) * 1996-03-07 1997-09-19 Toshiba Corp 液晶表示装置
JPH10253941A (ja) * 1997-03-13 1998-09-25 Hitachi Ltd マトリクス型画像表示装置
JPH11326874A (ja) * 1998-05-15 1999-11-26 Seiko Epson Corp 反射型液晶装置及び反射型プロジェクタ
JP2000338918A (ja) * 1999-05-27 2000-12-08 Sony Corp 表示装置及びその駆動方法
JP2002140051A (ja) * 2000-08-18 2002-05-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法ならびに液晶表示装置を用いた携帯情報装置の駆動方法
US20020167477A1 (en) * 2001-04-27 2002-11-14 Yusuke Tsutsui Active matrix display device
JP2002372703A (ja) * 2001-04-11 2002-12-26 Sanyo Electric Co Ltd 表示装置
JP2003050566A (ja) * 2001-08-06 2003-02-21 Nec Corp 液晶表示装置
JP2003186451A (ja) * 2001-12-20 2003-07-04 Sharp Corp マトリクス型画像表示装置
JP2003308048A (ja) * 2002-04-15 2003-10-31 Nec Lcd Technologies Ltd 液晶表示装置
JP2005300579A (ja) * 2004-04-06 2005-10-27 Sony Corp 表示装置および表示装置におけるレイアウト方法
JP2007171711A (ja) * 2005-12-26 2007-07-05 Hitachi Displays Ltd 表示装置
JP2009122401A (ja) * 2007-11-15 2009-06-04 Toppoly Optoelectronics Corp アクティブマトリクス型の表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956638A (en) * 1988-09-16 1990-09-11 International Business Machines Corporation Display using ordered dither
US5714974A (en) * 1992-02-14 1998-02-03 Industrial Technology Research Laboratories Dithering method and circuit using dithering matrix rotation
US6034663A (en) * 1997-03-10 2000-03-07 Chips & Technologies, Llc Method for providing grey scale images to the visible limit on liquid crystal displays
JP3583669B2 (ja) * 1999-10-13 2004-11-04 シャープ株式会社 液晶表示装置
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US6961040B2 (en) * 2001-04-19 2005-11-01 Eizo Nanao Corporation Two-dimensional monochrome bit face display
JP3620521B2 (ja) * 2001-09-14 2005-02-16 日本電気株式会社 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法
TW591589B (en) * 2003-04-02 2004-06-11 Toppoly Optoelectronics Corp Driving circuit for display and the operating method thereof
JP4143569B2 (ja) * 2004-05-14 2008-09-03 キヤノン株式会社 カラー表示装置
EP1742458A1 (en) * 2005-06-13 2007-01-10 Thomson Licensing Apparatus and method for image processing of digital image pixels
US20070001954A1 (en) * 2005-07-04 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR101201320B1 (ko) * 2005-12-28 2012-11-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
TWI368893B (en) * 2007-04-10 2012-07-21 Chimei Innolux Corp Selective overdriving method and apparatus thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109497A (ja) * 1986-10-27 1988-05-14 日本電信電話株式会社 画像表示装置
JPH09243994A (ja) * 1996-03-07 1997-09-19 Toshiba Corp 液晶表示装置
JPH10253941A (ja) * 1997-03-13 1998-09-25 Hitachi Ltd マトリクス型画像表示装置
JPH11326874A (ja) * 1998-05-15 1999-11-26 Seiko Epson Corp 反射型液晶装置及び反射型プロジェクタ
JP2000338918A (ja) * 1999-05-27 2000-12-08 Sony Corp 表示装置及びその駆動方法
JP2002140051A (ja) * 2000-08-18 2002-05-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法ならびに液晶表示装置を用いた携帯情報装置の駆動方法
JP2002372703A (ja) * 2001-04-11 2002-12-26 Sanyo Electric Co Ltd 表示装置
US20020167477A1 (en) * 2001-04-27 2002-11-14 Yusuke Tsutsui Active matrix display device
JP2003050566A (ja) * 2001-08-06 2003-02-21 Nec Corp 液晶表示装置
JP2003186451A (ja) * 2001-12-20 2003-07-04 Sharp Corp マトリクス型画像表示装置
JP2003308048A (ja) * 2002-04-15 2003-10-31 Nec Lcd Technologies Ltd 液晶表示装置
JP2005300579A (ja) * 2004-04-06 2005-10-27 Sony Corp 表示装置および表示装置におけるレイアウト方法
JP2007171711A (ja) * 2005-12-26 2007-07-05 Hitachi Displays Ltd 表示装置
JP2009122401A (ja) * 2007-11-15 2009-06-04 Toppoly Optoelectronics Corp アクティブマトリクス型の表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093710A1 (ja) * 2011-01-07 2012-07-12 シャープ株式会社 液晶表示装置
CN111679477A (zh) * 2013-03-25 2020-09-18 株式会社日本显示器 显示装置
CN111679477B (zh) * 2013-03-25 2023-08-08 株式会社日本显示器 显示装置
KR20180128232A (ko) * 2017-05-23 2018-12-03 주식회사 라온텍 공간-시간 변조를 이용한 디스플레이 패널 및 이를 구동하는 디지털 화소 구동 방법
KR101933929B1 (ko) 2017-05-23 2019-03-25 주식회사 라온텍 공간-시간 변조를 이용한 디스플레이 패널 및 이를 구동하는 디지털 화소 구동 방법
WO2021149237A1 (ja) * 2020-01-24 2021-07-29 シャープ株式会社 ディスプレイおよびディスプレイの駆動方法
US11869430B2 (en) 2020-01-24 2024-01-09 Sharp Kabushiki Kaisha Display and display driving method

Also Published As

Publication number Publication date
TWI427617B (zh) 2014-02-21
TW201017643A (en) 2010-05-01
CN101727814B (zh) 2015-04-15
US20100109992A1 (en) 2010-05-06
CN101727814A (zh) 2010-06-09
JP5094685B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5094685B2 (ja) アクティブマトリクス型の表示装置及び表示方法
JP2009122401A (ja) アクティブマトリクス型の表示装置
US8866707B2 (en) Display device, and apparatus using the display device having a polygonal pixel electrode
US7636487B2 (en) Display device and driving device thereof
JP5177957B2 (ja) 表示装置、およびそれを用いた電子機器
JP4980508B2 (ja) 液晶表示装置、モノクローム液晶表示装置、コントローラ、および画像変換方法
US20130063499A1 (en) Display device, driving method of display device, and electronic apparatus
US20100066720A1 (en) Data driver and display device
US7796144B2 (en) Gamma correction device of display apparatus and method thereof
JP2002287718A (ja) 表示装置、携帯機器、基板
KR20130100679A (ko) 표시 장치, 표시 장치의 구동 방법, 및 전자 기기
JP2010122493A (ja) 表示装置
US7202845B2 (en) Liquid crystal display device
US7042447B2 (en) Display device and display method
CN110767162A (zh) 显示补偿方法及装置、计算机可读存储介质、计算机设备
JP2006171034A (ja) 表示装置および携帯端末
JP2008158439A (ja) アクティブマトリクス型表示パネル
JP2006133551A (ja) カラー表示装置及びその駆動回路
KR20060122307A (ko) 유기전계발광 표시장치의 전처리장치 및 그 저계조표현방법
JP2019028291A (ja) 表示ドライバー、表示コントローラー、電気光学装置及び電子機器
JP4371038B2 (ja) データドライバ、電気光学装置、電子機器及び駆動方法
JP2003108085A (ja) 表示装置
JP2008076624A (ja) 平面表示装置
KR20110071274A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Ref document number: 5094685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250