JP2010093231A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造 Download PDF

Info

Publication number
JP2010093231A
JP2010093231A JP2009171279A JP2009171279A JP2010093231A JP 2010093231 A JP2010093231 A JP 2010093231A JP 2009171279 A JP2009171279 A JP 2009171279A JP 2009171279 A JP2009171279 A JP 2009171279A JP 2010093231 A JP2010093231 A JP 2010093231A
Authority
JP
Japan
Prior art keywords
solder joint
wiring
solder
semiconductor chip
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009171279A
Other languages
English (en)
Inventor
Masaya Hiwatari
雅哉 樋渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2009171279A priority Critical patent/JP2010093231A/ja
Publication of JP2010093231A publication Critical patent/JP2010093231A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体チップの半田接合部の故障を検出・予測し、生産システムがダウンする前にアラームを発生し、対策を講じることを可能とする半導体装置の実装構造を提供する。
【解決手段】半導体チップ１のコーナに配置される第１の半田接合部Ｓ１，Ｓ４，Ｓ５，Ｓ８，Ｓ９，ＳＣ、ＳＤ、ＳＧと、前記第１の半田接合部に接続される第１の配線と、前記第１の半田接合部と前記第１の配線とから成る電気回路のインピーダンスに基づき半田接合部の故障を検出する故障検出部２とを備える。
【選択図】図１

Description

本発明は、半導体チップの半田接合部の故障を検出・予測する半導体装置の実装構造に関する。
近年、半導体チップの小型化に伴い、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ボールグリッドアレイ）や、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップサイズパッケージ）の技術が多く使われるようになった。
一般に、これらのパッケージは、基板の一方の面に半導体チップ（Ｓｉチップ：シリコンチップ）をＦＣ（Ｆｌｉｐ Ｃｈｉｐ：フリップチップ）実装し、基板の他方の面に格子状に複数個の半田ボールを配置する。
ＦＣ実装は、バンプ（半田接合）により、半導体チップとパッケージ（ＰＫＧ）基板とを電気的に接続する。また、半田ボールにより、シリコンチップが実装されたパッケージ基板とプリント配線（ＰＷＢ）基板とが電気的に接続される。
また、シリコンチップとパッケージ基板との隙間は封止樹脂で封止される。封止樹脂はフリップチップの接合部にかかるストレスを分散し、吸収する。封止樹脂はフリップチップの接合強度を補強する。
特開２００６−３１３８００号公報 特開２０００−３０４６３０号公報 特開平１１−２６０８７８号公報
春日寿夫 編著,「超小型パッケージＣＳＰ／ＢＧＡ技術」,日刊工業新聞社 SONY品質・信頼性ハンドブック、インターネット（URL:http://sony.co.jp/Products/SC-HP/tec/catalog/pdf/qr_all.pdf）
しかしながら、パッケージ基板が小型化されると、ＢＧＡ／ＣＳＰをプリント配線基板に実装した後、熱膨張係数の違いによる歪が生じ、半導体チップとパッケージ基板との間の半田接合部、または、パッケージ基板とプリント配線基板との間の半田接合部が断線するという信頼性上の課題がある。
また、半田接合部の破断等の故障を正確に予測することが困難という課題がある。このため、半導体チップが搭載された生産システムがダウンするという課題がある。
高温／高湿のもとで使用する封止樹脂が膨潤または加水分解する。この場合、フリップチップの接合部に引き剥がす方向の力が加わり、接合強度が劣化し、破断するという信頼性上の課題がある。また、パッケージ基板が小型化するとフリップチップの接合部が破断しやすくなる。
本発明の目的は、これらの課題を解決することであり、半導体チップの半田接合部の故障を検出・予測する半導体装置の実装構造を提供することにある。また、生産システムがダウンする前にアラームを発生し、対策を講じることを可能とする半導体装置の実装構造を提供することにある。
このような課題を達成する本発明は以下のとおりである。
（１）半導体チップのコーナに配置される第１の半田接合部と、前記第１の半田接合部に接続される第１の配線と、前記第１の半田接合部と前記第１の配線とから成る電気回路のインピーダンスに基づき半田接合部の故障を検出する故障検出部とを備えることを特徴とする半導体装置の実装構造。
（２）前記半導体チップが四角形であり、前記第１の半田接合部は、全てのコーナに複数個ずつ配置され、前記第１の配線は、前記第１の半田接合部をデイジーチェーン接続し、
半導体パッケージ基板のコーナに配置される第２の半田接合部と、前記第１の半田接合部と前記第２の半田接合部とを接続する第２の配線とを備え、
前記第２の配線は、前記半導体チップのコーナの一辺に隣接する第１の半田接合部と前記半導体パッケージ基板のコーナの一辺に隣接する第２の半田接合部とを接続する第２の配線と、前記半導体チップのコーナの他辺に隣接する第１の半田接合部と前記半導体パッケージ基板のコーナの他辺に隣接する第２の半田接合部とを接続する第２の配線とを備える
ことを特徴とする（１）に記載の半導体装置の実装構造。
（３）半導体チップの辺の周辺部に配置される第１の半田接合部と、前記第１の半田接合部に接続される第１の配線と、前記第１の半田接合部と前記第１の配線とから成る電気回路のインピーダンスに基づき半田接合部の故障を検出する故障検出部とを備えることを特徴とする半導体装置の実装構造。
（４）前記第１の半田接合部は、前記半導体チップの辺の周辺部に複数個ずつ配置され、消費電力が大きい回路の遠方に配置されることを特徴とする（３）に記載の半導体装置の実装構造。
本発明によれば次のような効果がある。
半導体チップの半田接合部の故障を検出・予測する半導体装置の実装構造を提供できる。生産システムがダウンする前にアラームを発生し、対策を講じることを可能とする半導体装置の実装構造を提供できる。
簡便・低コスト・高精度に半導体チップの半田接合部の故障を検出・予測できる。
高温・湿度の影響によって、フリップチップの接合部の不具合が発生する前に、アラームを発生できる。
本発明の一実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す上面構成図である。 図４の実施例の断面構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。
図１は、本発明の一実施例を示す構成図である。
図１の実施例の特徴は、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧと、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨと、故障検出部２とに係る構成にある。
図１の実施例の構成を説明する。半導体チップ１は四角形に形成され、パッケージ基板５も四角形に形成され、半導体チップ１とパッケージ基板５とは相似に形成され、半導体チップ１の中心とパッケージ基板５の中心とが重なるように実装配置される。
半田接合部Ｓ１は、半導体チップ１の右上コーナ（角）の近傍に形成され、半導体チップ１の右上コーナの一辺に隣接して形成される。また、半田接合部Ｓ４は、半導体チップ１の右上コーナ（角）の近傍に形成され、半導体チップ１の右上コーナの他辺に隣接して形成される。
半田接合部Ｓ５は、半導体チップ１の右下コーナ（角）の近傍に形成され、半導体チップ１の右下コーナの一辺に隣接して形成される。また、半田接合部Ｓ８は、半導体チップ１の右下コーナ（角）の近傍に形成され、半導体チップ１の右下コーナの他辺に隣接して形成される。
半田接合部Ｓ９は、半導体チップ１の左下コーナ（角）の近傍に形成され、半導体チップ１の左下コーナの一辺に隣接して形成される。また、半田接合部ＳＣは、半導体チップ１の左下コーナ（角）の近傍に形成され、半導体チップ１の左下コーナの他辺に隣接して形成される。
半田接合部ＳＤは、半導体チップ１の左上コーナ（角）の近傍に形成され、半導体チップ１の左上コーナの一辺に隣接して形成される。また、半田接合部ＳＧは、半導体チップ１の左上コーナ（角）の近傍に形成され、半導体チップ１の左上コーナの他辺に隣接して形成される。
半田接合部Ｓ１と半田接合部Ｓ４とは、配線Ｗ２、配線Ｗ３、配線Ｗ４を介して接続される。半田接合部Ｓ５と半田接合部Ｓ８とは、配線Ｗ６、配線Ｗ７、配線Ｗ８を介して接続される。半田接合部Ｓ９と半田接合部ＳＣとは、配線ＷＡ、配線ＷＢ、配線ＷＣを介して接続される。半田接合部ＳＤと半田接合部ＳＧとは、配線ＷＥ、配線ＷＦ、配線ＷＧを介して接続される。
半田接合部Ｓ４と半田接合部Ｓ５とは、半導体チップ１上の配線Ｗ５で接続される。半田接合部Ｓ８と半田接合部Ｓ９とは、半導体チップ１上の配線Ｗ９で接続される。半田接合部ＳＣと半田接合部ＳＤとは、半導体チップ１上の配線ＷＤで接続される。
故障検出部２は半導体チップ１上に形成される。
故障検出部２の始点Ｂと半田接合部Ｓ１とは配線Ｗ１で接続される。
故障検出部２の終点Ｅと半田接合部ＳＧとは配線ＷＨで接続される。
よって、故障検出部２の始点Ｂと、半田接合部Ｓ１、Ｓ４、Ｓ５、Ｓ８、Ｓ９、ＳＣ、ＳＤ、ＳＧと、故障検出部２の終点Ｅとは、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨによって、デイジーチェーン接続され、電気回路を形成る。
また、半田接合部Ｓ２は、パッケージ基板５の右上コーナ（角）の近傍に形成され、パッケージ基板５の右上コーナの一辺に隣接して形成される。また、半田接合部Ｓ３は、パッケージ基板５の右上コーナ（角）の近傍に形成され、パッケージ基板５の右上コーナの他辺に隣接して形成される。
半田接合部Ｓ６は、パッケージ基板５の右下コーナ（角）の近傍に形成され、パッケージ基板５の右下コーナの一辺に隣接して形成される。また、半田接合部Ｓ７は、パッケージ基板５の右下コーナ（角）の近傍に形成され、パッケージ基板５の右下コーナの他辺に隣接して形成される。
半田接合部ＳＡは、パッケージ基板５の左下コーナ（角）の近傍に形成され、パッケージ基板５の左下コーナの一辺に隣接して形成される。また、半田接合部ＳＢは、パッケージ基板５の左下コーナ（角）の近傍に形成され、パッケージ基板５の左下コーナの他辺に隣接して形成される。
半田接合部ＳＥは、パッケージ基板５の左上コーナ（角）の近傍に形成され、パッケージ基板５の左上コーナの一辺に隣接して形成される。また、半田接合部ＳＦは、パッケージ基板５の左上コーナ（角）の近傍に形成され、パッケージ基板５の左上コーナの他辺に隣接して形成される。
半田接合部Ｓ１と半田接合部Ｓ２とは配線Ｗ２で接続され、半田接合部Ｓ２と半田接合部Ｓ３とは配線Ｗ３で接続され、半田接合部Ｓ３と半田接合部Ｓ４とは配線Ｗ４で接続される。
半田接合部Ｓ５と半田接合部Ｓ６とは配線Ｗ６で接続され、半田接合部Ｓ６と半田接合部Ｓ７とは配線Ｗ７で接続され、半田接合部Ｓ７と半田接合部Ｓ８とは配線Ｗ８で接続される。
半田接合部Ｓ９と半田接合部ＳＡとは配線ＷＡで接続され、半田接合部ＳＡと半田接合部ＳＢとは配線ＷＢで接続され、半田接合部ＳＢと半田接合部ＳＣとは配線ＷＣで接続される。
半田接合部ＳＤと半田接合部ＳＥとは配線ＷＥで接続され、半田接合部ＳＥと半田接合部ＳＦとは配線ＷＦで接続され、半田接合部ＳＦと半田接合部ＳＧとは配線ＷＧで接続される。
よって、故障検出部２の始点Ｂと、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧと、故障検出部２の終点Ｅとは、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨによって、デイジーチェーン接続され、電気回路を形成する。
図１の実施例の動作を説明する。半導体チップ１が動作しているときに、故障検出部２は、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスを測定する。
半導体接合部Ｓ１〜ＳＧが正常であるときは、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスは低くなる。このとき、故障検出部２は、アラームを停止する。
また、半導体接合部Ｓ１〜ＳＧの何れかが故障(破断)すると、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスが高くなる。このとき、故障検出部２は、アラームを発生する。
さらに、半導体接合部Ｓ１〜ＳＧが劣化する（正常から故障へ遷移する）と、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスは上昇する。なお、高周波におけるインピーダンスの変化は低周波におけるインピーダンスの変化よりも大きい。
故障検出部２は、インピーダンスの値や、インピーダンスの変化を検出してアラームを発生する。このようにして、故障検出部２は、半導体接合部Ｓ１〜ＳＧの故障判定や、半導体接合部Ｓ１〜ＳＧの故障予測をおこなう。
よって、図１の実施例は、簡便・低コスト・高精度に半導体チップの半田接合部の故障を検出・予測できる。
熱膨張係数の違いによる歪（応力）は、コーナから離れた領域よりもコーナ近傍の領域の方が大きい。したがって、図１の実施例は、好適に高精度に半導体チップの半田接合部の故障を検出・予測できる。
図２は、本発明の他の実施例を示す構成図である。図１の実施例と同等な要素には、同等の符号を付し、説明を省略する。
図２の実施例の特徴は、半田接合部と、配線と、故障検出部２とに係る構成において、複数の半導体チップ１１，１２、複数のパッケージ基板５１，５２を備える点にある。
半田接合部ＳＧ１と半田接合部Ｓ１１とは、半導体チップ１１上の配線ＷＪ１で接続される。半田接合部ＳＧ２と半田接合部Ｓ１２とは、半導体チップ１２上の配線ＷＪ２で接続される。
半田接合部ＳＡ１と半田接合部Ｓ７２とは、配線ＷＬで接続される。半田接合部ＳＢ１と半田接合部Ｓ６２とは、配線ＷＭで接続される。
故障検出部２１は、プリント配線基板上に配置される。
故障検出部２１の始点Ｂと半田接合部Ｓ２１とは配線ＷＫで接続される。
故障検出部２１の終点Ｅと半田接合部Ｓ３１とは配線ＷＮで接続される。
こうして、故障検出部２１の始点Ｂと、半田接合部Ｓ２１、Ｓ１１、ＳＧ１、ＳＦ１、ＳＥ１、ＳＤ１、ＳＣ１、ＳＢ１、Ｓ６２、Ｓ５２、Ｓ４２、Ｓ３２、Ｓ２２、Ｓ１２、ＳＧ２、ＳＦ２、ＳＥ２、ＳＤ２、ＳＣ２、ＳＢ２、ＳＡ２、Ｓ９２、Ｓ８２、Ｓ７２、ＳＡ１、Ｓ９１、Ｓ８１、Ｓ７１、Ｓ６１、Ｓ５１、Ｓ４１、Ｓ３１と、故障検出部２１の終点Ｅとは、配線ＷＫ、Ｗ２１、ＷＪ１、ＷＧ１、ＷＦ１、ＷＥ１、ＷＤ１、ＷＣ１、ＷＭ、Ｗ６２、Ｗ５２、Ｗ４２、Ｗ３２、Ｗ２２、ＷＪ２、ＷＧ２、ＷＦ２、ＷＥ２、ＷＤ２、ＷＣ２、ＷＢ２、ＷＡ２、Ｗ９２、Ｗ８２、ＷＬ、ＷＡ１、Ｗ９１、Ｗ８１、Ｗ７１、Ｗ６１、Ｗ５１、Ｗ４１、ＷＮによって、デイジーチェーン接続され、電気回路を形成する。
このような図２の実施例の構成は図１の実施例の実施例の構成と同様になる。よって、図２の実施例の動作は図１の実施例の動作と同様になり、図２の実施例の効果は図１の実施例の実施例の効果と同様になる。
図１、２の実施例では、各コーナに半田接合部を２個ずつ配置するものであったが、これとは別に、各コーナに半田接合部を１個ずつ配置するもの（図示せず）であっても、また、各コーナに半田接合部を３個以上ずつ配置するもの（図示せず）であっても同様になり、同様の効果が得られる。
また、図１の実施例では、半導体チップ１の半田接合部Ｓ１、Ｓ４、Ｓ５、Ｓ８、Ｓ９、ＳＣ、ＳＤ、ＳＧの故障と、パッケージ基板の半田接合部Ｓ２、Ｓ３、Ｓ６、Ｓ７、ＳＡ、ＳＢ、ＳＥ、ＳＦの故障とを１つの故障検出部２で検出するものであったが、この実施例とは別に、半導体チップ１の半田接合部Ｓ１、Ｓ４、Ｓ５、Ｓ８、Ｓ９、ＳＣ、ＳＤ、ＳＧの故障のみを検出する故障検出部２’（図示せず）と、パッケージ基板の半田接合部Ｓ２、Ｓ３、Ｓ６、Ｓ７、ＳＡ、ＳＢ、ＳＥ、ＳＦの故障のみを検出する故障検出部２’’（図示せず）とから構成される場合もある。
このとき、半導体チップ１の半田接合部Ｓ１、Ｓ４、Ｓ５、Ｓ８、Ｓ９、ＳＣ、ＳＤ、ＳＧの故障であるのか、パッケージ基板の半田接合部Ｓ２、Ｓ３、Ｓ６、Ｓ７、ＳＡ、ＳＢ、ＳＥ、ＳＦの故障であるのかを判別できる。
なお、上述の実施例とは別に、半導体チップ１の半田接合部Ｓ１、Ｓ４、Ｓ５、Ｓ８、Ｓ９、ＳＣ、ＳＤ、ＳＧの故障、パッケージ基板の半田接合部Ｓ２、Ｓ３、Ｓ６、Ｓ７、ＳＡ、ＳＢ、ＳＥ、ＳＦの故障のいずれか一方のみを検出する構成（図示せず）にすることもできる。
図３は、本発明の他の実施例を示す構成図である。図１の実施例と同等な要素には、同等の符号を付し、説明を省略する。
図３の実施例は、半導体チップ１３の形状とパッケージ基板５３の形状とが相似形でない。図３の実施例は、半導体チップ１３の中心位置とパッケージ基板５３の中心位置とが一致していない。
故障検出部２の始点Ｂと半田接合部ＳＧとは配線ＷＯで接続される。半田接合部ＳＧと半田接合部ＳＦとは配線ＷＧで接続される。半田接合部ＳＦと半田接合部Ｓ２とは配線ＷＰで接続される。半田接合部Ｓ２と半田接合部Ｓ１とは配線Ｗ２で接続される。半田接合部Ｓ１と半田接合部Ｓ４とは配線ＷＱで接続される。半田接合部Ｓ４と半田接合部Ｓ３とは配線Ｗ４で接続される。半田接合部Ｓ３と半田接合部Ｓ６とは配線ＷＲで接続される。半田接合部Ｓ６と半田接合部Ｓ５とは配線Ｗ６で接続される。半田接合部Ｓ５と半田接合部Ｓ８とは配線ＷＳで接続される。半田接合部Ｓ８と半田接合部Ｓ７とは配線Ｗ８で接続される。半田接合部Ｓ７と半田接合部ＳＡとは配線ＷＴで接続される。半田接合部ＳＡと半田接合部Ｓ９とは配線ＷＡで接続される。半田接合部Ｓ９と半田接合部ＳＣとは配線ＷＵで接続される。半田接合部ＳＣと半田接合部ＳＢとは配線ＷＣで接続される。半田接合部ＳＢと半田接合部ＳＥとは配線ＷＶで接続される。半田接合部ＳＥと半田接合部ＳＤとは配線ＷＥで接続される。半田接合部ＳＤと故障検出部２の終点Ｅとは配線ＷＷで接続される。
よって、故障検出部２の始点Ｂと、半田接合部ＳＧ、ＳＦ、Ｓ２、Ｓ１、Ｓ４、Ｓ３、Ｓ６、Ｓ５、Ｓ８、Ｓ７、ＳＡ、Ｓ９、ＳＣ、ＳＢ、ＳＤ、ＳＥと、故障検出部２の終点Ｅとは、配線ＷＯ、ＷＧ、ＷＰ、Ｗ２、ＷＱ、Ｗ４、ＷＲ、Ｗ６、ＷＳ、Ｗ８、ＷＴ、ＷＡ、ＷＵ、ＷＣ、ＷＶ、ＷＥ、ＷＷによって、デイジーチェーン接続され、電気回路を形成る。
このような図３の実施例の構成は図１の実施例の実施例の構成と同様になる。よって、図３の実施例の動作は図１の実施例の動作と同様になり、図３の実施例の効果は図１の実施例の効果と同様になる。
半導体チップ１３の形状とパッケージ基板５３の形状とが相似形でなく、半導体チップ１３の中心位置とパッケージ基板５３の中心位置とが一致していない場合であっても、いずれかのコーナに熱膨張係数の違いによる歪（応力）が生ずる。
図４は、本発明の他の実施例を示す構成図である。
図４の実施例の特徴は、図１の実施例の特徴と同様に、故障検出用の半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧと、故障検出用の配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨと、故障検出部２とに係る構成にある。
図１の実施例の構成を説明する。半導体チップ１は四角形に形成され、パッケージ基板５も四角形に形成され、半導体チップ１とパッケージ基板５とは相似に形成され、半導体チップ１の中心とパッケージ基板５の中心とが重なるように実装配置される。
半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧは、半導体チップ１の周辺部に配置される。半田接合部Ｓ１、Ｓ５、Ｓ９、ＳＤは辺の中央に形成される。半田接合部Ｓ３、Ｓ７、ＳＢ、ＳＦはコーナ（角）に形成される。
配線Ｗ１は、シリコンチップ１上に形成され、その一端は故障検出部２の始点Ｂに接続され、その他端は半田接合部Ｓ１に接続される。
配線Ｗ２は、パッケージ基板５上に形成され、その一端は半田接合部Ｓ１に接続され、その他端は半田接合部Ｓ２に接続される。
配線Ｗ３は、シリコンチップ１上に形成され、その一端は半田接合部Ｓ２に接続され、その他端は半田接合部Ｓ３に接続される。
配線Ｗ４は、パッケージ基板５上に形成され、その一端は半田接合部Ｓ３に接続され、その他端は半田接合部Ｓ４に接続される。
配線Ｗ５は、シリコンチップ１上に形成され、その一端は半田接合部Ｓ４に接続され、その他端は半田接合部Ｓ５に接続される。
配線Ｗ６は、パッケージ基板５上に形成され、その一端は半田接合部Ｓ５に接続され、その他端は半田接合部Ｓ６に接続される。
配線Ｗ７は、シリコンチップ１上に形成され、その一端は半田接合部Ｓ６に接続され、その他端は半田接合部Ｓ７に接続される。
配線Ｗ８は、パッケージ基板５上に形成され、その一端は半田接合部Ｓ７に接続され、その他端は半田接合部Ｓ８に接続される。
配線Ｗ９は、シリコンチップ１上に形成され、その一端は半田接合部Ｓ８に接続され、その他端は半田接合部Ｓ９に接続される。
配線ＷＡは、パッケージ基板５上に形成され、その一端は半田接合部Ｓ９に接続され、その他端は半田接合部ＳＡに接続される。
配線ＷＢは、シリコンチップ１上に形成され、その一端は半田接合部ＳＡに接続され、その他端は半田接合部ＳＢに接続される。
配線ＷＣは、パッケージ基板５上に形成され、その一端は半田接合部ＳＢに接続され、その他端は半田接合部ＳＣに接続される。
配線ＷＤは、シリコンチップ１上に形成され、その一端は半田接合部ＳＣに接続され、その他端は半田接合部ＳＤに接続される。
配線ＷＥは、パッケージ基板５上に形成され、その一端は半田接合部ＳＤに接続され、その他端は半田接合部ＳＥに接続される。
配線ＷＦは、シリコンチップ１上に形成され、その一端は半田接合部ＳＥに接続され、その他端は半田接合部ＳＦに接続される。
配線ＷＧは、パッケージ基板５上に形成され、その一端は半田接合部ＳＦに接続され、その他端は半田接合部ＳＧに接続される。
配線ＷＨは、シリコンチップ１上に形成され、その一端は半田接合部ＳＧに接続され、その他端は故障検出部２の終点Ｅに接続される。
半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧと、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨとは、デイジーチェーン接続される。また、シリコンチップ１とパッケージ基板５との間に封止樹脂７が充填される。
さらに、シリコンチップ１とパッケージ基板５との間には、故障検出用の半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ以外のフリップチップ接続がある（図示せず）。この半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ以外のフリップチップ接続は、シリコンチップ１を動作させるためのものであり、シリコンチップ１の中央部に配置される。
図５は、図４の実施例の断面構成図である。図５の断面図は図４の実施例の断面Ａ−Ａ’に対応する。
シリコンチップ１の一方の面に形成された配線Ｗ１、Ｗ３、Ｗ５、Ｗ７、Ｗ９、ＷＢ、ＷＤ、ＷＦ、ＷＧと、パッケージ基板５の一方の面に形成された配線Ｗ２，Ｗ４、Ｗ６、Ｗ８、ＷＡ、ＷＣ，ＷＥ、ＷＧとは、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧで電気的に接合される。シリコンチップ１の一方の面とパッケージ基板５の一方の面との間に、封止樹脂７が充填される。また、パッケージ基板５の他方の面に半田ボール８が形成される。
このような図４の実施例の動作を説明する。半導体チップ１が動作しているときに、故障検出部２は、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスを測定する。
半導体接合部Ｓ１〜ＳＧが正常であるときは、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスは低くなる。このとき、故障検出部２は、アラームを停止する。
高温または湿度により、封止樹脂７が膨潤または加水分解すると、半導体接合部Ｓ１〜ＳＧに引き剥がす方向での力が加わる。そして、半導体接合部Ｓ１〜ＳＧが破断すると、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスが高くなる。このとき、故障検出部２は、アラームを発生する。
半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧの破断は、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ以外のフリップチップ接続（シリコンチップ１を動作させるためのもの）の破断よりも早く破断する。
シリコンチップ１の辺の周辺部に形成された半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧに生ずる力は、シリコンチップ１の中央部に形成されたフリップチップ接続（シリコンチップ１を動作させるためのもの）に生ずる力よりも大きい。
よって、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ以外のフリップチップ接続（シリコンチップ１を動作させるためのもの）の破断前にアラームが発生する。
図６は、本発明の他の実施例を示す構成図である。図１、２の実施例と図４、６の実施例とは対応する。
図６の実施例の特徴は、半田接合部と、配線と、故障検出部２とに係る構成において、複数の半導体チップ１１，１２、複数のパッケージ基板５１，５２を備える点にある。
このような図６の実施例の構成は図４の実施例の実施例の構成と同様になる。よって、図６の実施例の動作は図４の実施例の動作と同様になり、図６の実施例の効果は図４の実施例の実施例の効果と同様になる。
図２、６の実施例は、複数個のシリコンチップ１１、１２に対して、故障検出部２１が一つであるため、小型、低コストになる。
図１、４の実施例は故障検出部２がシリコンチップ１上に配置され、図２、６の実施例は故障検出部２がプリント基板８上に配置される。故障検出部２は、シリコンチップ１またはパッケージ基板５またはプリント基板８いずれに配置されても同等である。
図７は、本発明の他の実施例を示す構成図である。図４の実施例と同等の要素には同等の符号を付し、説明を省略する。
配線Ｗ８’は、パッケージ基板５上に形成され、その一端は半田接合部Ｓ７に接続され、その他端は半田接合部Ｓ９に接続される。
配線ＷＢ’は、シリコンチップ１上に形成され、その一端は半田接合部Ｓ９に接続され、その他端は半田接合部ＳＢに接続される。
配線ＷＣ’は、パッケージ基板５上に形成され、その一端は半田接合部ＳＢに接続され、その他端は半田接合部ＳＤに接続される。
配線ＷＦ’は、シリコンチップ１上に形成され、その一端は半田接合部ＳＤに接続され、その他端は半田接合部ＳＦに接続される。
領域１００は、シリコンチップ１内部の消費電力が大きい回路を示す。半田接合部Ｓ９、ＳＢ、ＳＤは、消費電力が大きい回路の近傍の半田接合部となる。また、半田接合部Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、ＳＧは、消費電力が大きい回路の遠方（消費電力が小さい回路の近傍）の半田接合部となる。
半田接合部Ｓ９、ＳＢ、ＳＤの個数３は、半田接合部Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、ＳＧの個数７よりも少ない。
領域１００は消費電力が大きく発熱する。このため、領域１００近傍は温度が高く湿度の影響を受けにくい。領域１００の遠方は温度が低く湿度の影響を受けにくい。よって、半田接合部Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、ＳＧに印加される歪は、半田接合部Ｓ９、ＳＢ、ＳＤに印加される歪よりも大きい。
このような図７の実施例の動作を説明する。半導体チップ１が動作しているときに、故障検出部２は、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスを測定する。
半導体接合部Ｓ１〜ＳＧが正常であるときは、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスは低くなる。このとき、故障検出部２は、アラームを停止する。
高温または湿度により、封止樹脂７が膨潤または加水分解すると、半導体接合部Ｓ１〜ＳＧに引き剥がす方向での力が加わる。そして、半導体接合部Ｓ１〜ＳＧが破断すると、始点Ｂ、半田接合部Ｓ１、Ｓ２、〜、ＳＦ、ＳＧ、終点Ｅ、配線Ｗ１、Ｗ２、〜、ＷＧ、ＷＨから成る電気回路のインピーダンスが高くなる。このとき、故障検出部２は、アラームを発生する。
さらに、上述の実施例とは別に、半導体チップ１，１１，１２，１３は、シリコンチップであっても、化合物半導体チップであっても良い。
また、本発明は、上述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。
１，１１，１２，１３ 半導体チップ（Ｓｉチップ：シリコンチップ）
２，２１ 故障検出部（故障検出／アラーム発生部）
５，５１，５２，５３ パッケージ（ＰＫＧ）基板
７ 封止樹脂
８，８１，８３ プリント配線（ＰＷＢ）基板
Ｗ１〜Ｗ９，ＷＡ〜ＷＨ，ＷＫ〜ＷＷ，Ｗ２１，Ｗ４１，Ｗ５１，Ｗ６１，Ｗ７１，Ｗ８
１，Ｗ９１，ＷＡ１，ＷＣ１，ＷＤ１，ＷＥ１，ＷＦ１，ＷＧ１，ＷＪ１，Ｗ２２，Ｗ３
２，Ｗ４２，Ｗ５２，Ｗ６２，Ｗ８２，Ｗ９２，ＷＡ２，ＷＢ２，ＷＣ２，ＷＤ２，ＷＥ
２，ＷＦ２，ＷＧ２，ＷＪ２ 配線
Ｓ１〜Ｓ９，ＳＡ〜ＳＧ，Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１，Ｓ６１，Ｓ７１，
Ｓ８１，Ｓ９１，ＳＡ１，ＳＢ１，ＳＣ１，ＳＤ１，ＳＥ１，ＳＦ１，ＳＧ１，Ｓ２２，
Ｓ３２，Ｓ４２，Ｓ５２，Ｓ６２，Ｓ７２，Ｓ８２，Ｓ９２，ＳＡ２，ＳＢ２，ＳＣ２，
ＳＤ２，ＳＥ２，ＳＦ２，ＳＧ２ 半田接合部
Ｂ 始点
Ｅ 終点

Claims (4)

  1. 半導体チップのコーナに配置される第１の半田接合部と、
    前記第１の半田接合部に接続される第１の配線と、
    前記第１の半田接合部と前記第１の配線とから成る電気回路のインピーダンスに基づき半田接合部の故障を検出する故障検出部とを備える
    ことを特徴とする半導体装置の実装構造。
  2. 前記半導体チップが四角形であり、
    前記第１の半田接合部は、全てのコーナに複数個ずつ配置され、
    前記第１の配線は、前記第１の半田接合部をデイジーチェーン接続し、
    半導体パッケージ基板のコーナに配置される第２の半田接合部と、前記第１の半田接合部と前記第２の半田接合部とを接続する第２の配線とを備え、
    前記第２の配線は、前記半導体チップのコーナの一辺に隣接する第１の半田接合部と前記半導体パッケージ基板のコーナの一辺に隣接する第２の半田接合部とを接続する第２の配線と、前記半導体チップのコーナの他辺に隣接する第１の半田接合部と前記半導体パッケージ基板のコーナの他辺に隣接する第２の半田接合部とを接続する第２の配線とを備える
    ことを特徴とする請求項１に記載の半導体装置の実装構造。
  3. 半導体チップの辺の周辺部に配置される第１の半田接合部と、
    前記第１の半田接合部に接続される第１の配線と、
    前記第１の半田接合部と前記第１の配線とから成る電気回路のインピーダンスに基づき半田接合部の故障を検出する故障検出部とを備える
    ことを特徴とする半導体装置の実装構造。
  4. 前記第１の半田接合部は、
    前記半導体チップの辺の周辺部に複数個ずつ配置され、
    消費電力が大きい回路の遠方に配置される
    ことを特徴とする請求項３に記載の半導体装置の実装構造。
JP2009171279A 2008-09-11 2009-07-22 半導体装置の実装構造 Pending JP2010093231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009171279A JP2010093231A (ja) 2008-09-11 2009-07-22 半導体装置の実装構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008232994 2008-09-11
JP2009171279A JP2010093231A (ja) 2008-09-11 2009-07-22 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JP2010093231A true JP2010093231A (ja) 2010-04-22

Family

ID=42255639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009171279A Pending JP2010093231A (ja) 2008-09-11 2009-07-22 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP2010093231A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4648505B1 (ja) * 2010-03-30 2011-03-09 株式会社東芝 電子装置および電子システム
JP2012204705A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体モジュール
US8581616B2 (en) 2010-08-30 2013-11-12 Kabushiki Kaisha Toshiba Electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4648505B1 (ja) * 2010-03-30 2011-03-09 株式会社東芝 電子装置および電子システム
WO2011121725A1 (ja) * 2010-03-30 2011-10-06 株式会社 東芝 電子装置および電子システム
US9383401B2 (en) 2010-03-30 2016-07-05 Kabushiki Kaisha Toshiba Device and system detecting breakage in dummy bumps and method thereof
US8581616B2 (en) 2010-08-30 2013-11-12 Kabushiki Kaisha Toshiba Electronic device
JP2012204705A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体モジュール

Similar Documents

Publication Publication Date Title
JP5259059B2 (ja) 半導体装置
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
JP2008101980A (ja) 容量式半導体センサ装置
US9607951B2 (en) Chip package
US7659623B2 (en) Semiconductor device having improved wiring
KR20180023628A (ko) 반도체 패키지 장치
KR20150007990A (ko) 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
JP2005129663A (ja) 多層配線基板
JP2010093231A (ja) 半導体装置の実装構造
JP5814272B2 (ja) 組み込まれたダイを有する集積回路パッケージの熱ビア
US8546187B2 (en) Electronic part and method of manufacturing the same
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
US9059160B1 (en) Semiconductor package assembly
JP2006253519A (ja) 半導体装置
JP2008270597A (ja) 半導体装置
JP2015177171A (ja) 半導体装置
JP4972968B2 (ja) 半導体装置及びその製造方法
KR20130102405A (ko) 플립 칩 패키지 및 그의 제조 방법
KR101222474B1 (ko) 반도체 패키지 및 그 반도체 패키지 제조방법
JP2010258254A (ja) 半導体装置
JP2010016122A (ja) 半導体集積回路
JP4976767B2 (ja) 積層形半導体装置
US20190363047A1 (en) Fan-out connections of processors on a panel assembly
JP2010062448A (ja) センサモジュール及びその製造方法