JP2010081069A - 高周波ハイブリッド回路および高周波モジュール - Google Patents
高周波ハイブリッド回路および高周波モジュール Download PDFInfo
- Publication number
- JP2010081069A JP2010081069A JP2008244546A JP2008244546A JP2010081069A JP 2010081069 A JP2010081069 A JP 2010081069A JP 2008244546 A JP2008244546 A JP 2008244546A JP 2008244546 A JP2008244546 A JP 2008244546A JP 2010081069 A JP2010081069 A JP 2010081069A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- filter
- circuit element
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】高周波ハイブリッド回路を小型化し、バンドパス特性(特に逆相端子出力に帯域制限特性)を持たせる。
【解決手段】第一から第四の端子と、第一端子と第二端子との間に接続した第一回路要素と、第一端子と第三端子との間に接続した第二回路要素と、第二端子、第三端子及び第四端子の間に接続した第三回路要素とを備えた高周波ハイブリッド回路で、第一回路要素及び第二回路要素は共に1/4波長線路であり、第三回路要素はインターデジタルBPFである。インターデジタルBPFは、第四端子に接続されて信号を入力(又は出力)可能な第一フィルタ端子と、第二端子に接続されて信号を出力(又は入力)可能な第二フィルタ端子と、第三端子に接続されて第二フィルタ端子からの出力信号(又は第二フィルタ端子への入力信号)と逆相の信号を出力(又は入力)可能な第三フィルタ端子とを備える。
【選択図】図6
【解決手段】第一から第四の端子と、第一端子と第二端子との間に接続した第一回路要素と、第一端子と第三端子との間に接続した第二回路要素と、第二端子、第三端子及び第四端子の間に接続した第三回路要素とを備えた高周波ハイブリッド回路で、第一回路要素及び第二回路要素は共に1/4波長線路であり、第三回路要素はインターデジタルBPFである。インターデジタルBPFは、第四端子に接続されて信号を入力(又は出力)可能な第一フィルタ端子と、第二端子に接続されて信号を出力(又は入力)可能な第二フィルタ端子と、第三端子に接続されて第二フィルタ端子からの出力信号(又は第二フィルタ端子への入力信号)と逆相の信号を出力(又は入力)可能な第三フィルタ端子とを備える。
【選択図】図6
Description
本発明は、高周波ハイブリッド回路および高周波モジュールに関し、特にラットレース回路を改良しバンドパスフィルタ特性を持たせた高周波回路構造に関する。
高周波電力の合成や分配を行うラットレース回路は、マイクロストリップライン等の伝送線路により構成されるため、損失が伝送線路の誘電体損失や導体損失のみであり低損失であるという特長を有する。
図13は従来のラットレース回路を示すものであるが、この図に示すようにラットレース回路は、3本の1/4(4分の1)波長線路11,12,13と、1本の3/4(4分の3)波長線路14とを環状に接続し、これら4本の線路11〜14の各間から端子P1,P2,P3,P4を引き出して4端子型回路としたものである。より具体的には、第一の端子(以下、単に「第一端子」という。他の第二、第三および第四の端子についても同様。また後述の本発明の説明においても同様)P1と第二端子P2との間、第一端子P1と第三端子P3との間、および第二端子P2と第四端子P4との間に、それぞれ1/4波長線路11,12,13を接続するとともに、第三端子P3と第四端子P4との間に3/4波長線路14を接続する。
ここで、分布定数線路である1/4波長線路11,12,13と、3/4波長線路14の各特性インピーダンスは、電力の配分比と各入出力端子に接続されている負荷インピーダンスに応じて決定される。例えば、電力配分比1:1、各入出力端子の入出力インピーダンス50Ωとしたときの分布定数線路の特性インピーダンスは、21/2×50Ωとなり、約70.71Ωとなる。すなわち、1/4波長線路11,12,13の各分布定数線路は−90°の電気位相角を与えるインピーダンス約70.71Ωの線路となり、3/4波長線路14は−270°(=90°)の電気位相角を与えるインピーダンス約70.71Ωの線路となる。
図14はかかるラットレース回路の第一端子P1を入力端としたときの周波数‐減衰特性(第二端子P2への通過損失は破線,第三端子P3への通過損失は実線,第四端子P4への通過損失は一点鎖線)を示す線図であり、図15は周波数‐位相特性(第二端子P2への通過位相は破線,第三端子P3への通過位相は実線)を示す線図、図16は第四端子P4を入力端としたときの周波数‐減衰特性(第一端子P1への通過損失は破線,第二端子P2への通過損失は実線,第三端子P3への通過損失は一点鎖線)を示す線図、図17は周波数‐位相特性(第二端子P2への通過位相は破線,第三端子P3への通過位相は実線)を示す線図である。なお、当該回路の設計中心周波数は2.5GHzである。
これらの線図から明らかなように当該回路では、第一端子P1から高周波電力を入力すると、第二端子P2と第三端子P3とからそれぞれ2分の1に配分された同相の高周波電力が出力され、第四端子P4から高周波電力は出力されない。一方、第四端子P4から高周波電力を入力すると、第一端子P1から高周波電力は出力されず、第二端子P2と第三端子P3とからそれぞれ2分の1に配分された互いに位相が略180°異なる逆相の高周波電力を得ることが出来る。
一方、ラットレース回路は、上記のように1/4波長線路や3/4波長線路を複数組み合わせることから比較的大きな占有面積が必要となる側面がある。そこで、これを小型化する一手法として、1/4波長線路11〜13や3/4波長線路14の一部または総てを集中定数回路部品により置き換える回路構成(集中定数化)が知られている(下記特許文献1,2参照)。また、3/4波長線路14に代え、ランゲカプラを使用すれば、小型化に加えてさらに広帯域化を図ることも可能である。
また、このような高周波回路を開示するものとして下記文献がある。
特開平10‐150307号公報
特開平10‐229316号公報
特開平7‐183733号公報
特開2007‐104290号公報
特開2008‐103830号公報
ところで、ラットレース回路の小型化を考えた場合、上記集中定数化(特許文献1,2)は、使用周波数が低い場合には効果的な手段となるものの、その効果は周波数が高くなるにつれ失われてしまう。回路を構成する分布定数線路(1/4波長線路,3/4波長線路)は、周波数が高くなるほど線路長は短くなり、集中定数化によるメリットが薄れるからである。その一方で集中定数化では、周波数が高くなるほど置き換えた回路部品(チップ部品)が自己共振を起こしやすく回路特性が劣化する問題も生じ得る。
さらに、高周波モジュールを構成する場合、その出力にバンドパス特性を備える必要が生じることがあるが(例えばミキサを構成するような場合)、上記特許文献3記載のミキサ回路を含め、従来のラットレース回路はバンドパス特性を有さない(前記図14および図16参照)。このため、フィルタ部品を別に接続する必要が生じる。また、前記ランゲカプラを使用する方法においても、広帯域化は可能だが、バンドパス特性を得ることは出来ない。
一方、上記特許文献4には、結合特性にバンドパス特性を持たせバンドパスフィルタとしての機能を内包させた方向性結合器に関する発明が記載されている。しかしながらこの発明は、金属筐体に収容した4個の誘電体共振器と、励振用の同軸線路プローブを備え、これら共振器同士を磁界または電界結合させたもので、ラットレース回路とは構造が異なる。また、前記特許文献5は、インターデジタル型フィルタに関するもので、ラットレース回路との関連性を同文献は開示も示唆もしない。
したがって、本発明の目的は、高周波ハイブリッド回路を小型化すると共に、バンドパス特性(帯域制限特性/特に逆相端子出力にバンドパス特性)を持たせることにある。
前記課題を解決し目的を達成するため、本発明に係る第一の高周波ハイブリッド回路は、第一端子と、第二端子と、第三端子と、第四端子と、前記第一端子と前記第二端子との間に接続した第一の回路要素と、前記第一端子と前記第三端子との間に接続した第二の回路要素と、前記第二端子と前記第四端子との間に接続した第三の回路要素と、前記第三端子と前記第四端子との間に接続した第四の回路要素とを備えた高周波ハイブリッド回路であって、前記第一の回路要素および第二の回路要素は、共に、1/4波長線路であり、前記第三の回路要素および第四の回路要素は、それらのうち一方がバンドパスフィルタと−90°位相回路とを含み、他方がバンドパスフィルタと90°位相回路とを含む。
本発明は、3本の1/4(4分の1)波長線路と、1本の3/4(4分の3)波長線路とを環状に接続し、これら4本の線路の間から端子を引き出して4端子型回路としたラットレース回路を改変したもので、前記図13に示した従来のラットレース回路において、第二端子P2と第四端子P4との間に接続した1/4波長線路13に代えてバンドパスフィルタ(以下、BPFという)と−90°(又は90°)位相回路を、第三端子P3と第四端子P4との間に接続した3/4波長線路14に代えてBPFと90°(又は−90°)位相回路を、それぞれ設けた。
本発明の高周波ハイブリッド回路では、このように1/4波長線路をBPFと位相回路とからなる集中定数回路素子によって置き換え、また特に線路長が長くなる3/4波長線路をBPFと位相回路とを含む集中定数回路素子によって置き換えるから、回路を全体として小型化することが出来る。さらに、前記従来のラットレース回路と同様に、第四端子を入力端子としたときに第二端子および第三端子から互いに略180°位相が異なる逆相出力をそれぞれ得ることが出来ると共に、これら第二端子および第三端子からの出力に帯域制限(バンドパス)特性を持たせることが可能となる。これらの特性については、後の実施の形態の説明においてシミュレーション結果に基づいてさらに述べる。
この第一の高周波ハイブリッド回路では、第四端子を不平衡信号入力端子とすると共に、互いに逆相の出力が得られる第二端子および第三端子を平衡信号出力端子とすることが出来る。また、第二端子および第三端子を平衡入力端子とすると共に、第四端子を不平衡出力端子とすることも可能である。
また、本発明に係る第一の高周波モジュールは、このように不平衡入力‐平衡出力(又は平衡入力‐不平衡出力)を有する高周波ハイブリッド回路または前記本発明に係る第一の高周波ハイブリッド回路を含み、かつ、前記BPF、−90°位相回路および90°位相回路のうち1以上のものについてその一部または全部をLTCC(Low Temperature Co-fired Ceramics/低温同時焼成セラミックス)基板の内部配線層に配置したものである。LTCC積層基板に前記BPFや位相回路を内蔵させることで、小型で電気特性に優れた高周波モジュールを実現することが出来る。
また、本発明に係る第二の高周波ハイブリッド回路は、第一端子と、第二端子と、第三端子と、第四端子と、前記第一端子と前記第二端子との間に接続した第一の回路要素と、前記第一端子と前記第三端子との間に接続した第二の回路要素と、前記第二端子、前記第三端子および前記第四端子の間に接続した第三の回路要素とを備えた高周波ハイブリッド回路であって、前記第一の回路要素および第二の回路要素は、共に、1/4波長線路であり、前記第三の回路要素は、インターデジタルバンドパスフィルタであり、当該インターデジタルバンドパスフィルタは、前記第四の端子に接続されて信号を入力(又は出力)可能な第一フィルタ端子と、前記第二の端子に接続されて信号を出力(又は入力)可能な第二フィルタ端子と、前記第三の端子に接続されて前記第二フィルタ端子からの出力信号(又は第二フィルタ端子への入力信号)と逆相の信号を出力(又は入力)可能な第三フィルタ端子とを備える。
本発明の第二の高周波ハイブリッド回路は、前記第一の高周波ハイブリッド回路と同様にラットレース回路を変更したものであるが、この第二の高周波ハイブリッド回路では、第二端子と第四端子との間に接続した1/4波長線路と、第三端子と第四端子との間に接続した3/4波長線路に代え、インターデジタルバンドパスフィルタ(以下、インターデジタルBPFという)を備えた。
ここで、上記インターデジタルBPFは、複数の導体線路により共振器を構成し、これら複数の導体線路を互いに平行に並べて電磁界結合させたインターデジタルBPFであって、信号を入力可能な入力端子(第一フィルタ端子)と、互いに略180°位相が異なる逆相の出力を取り出すことが出来る2つの(一組の)出力端子(第二フィルタ端子および第三フィルタ端子)とを備えるものであれば、その構造は特に問わない。
一例を挙げれば、一定の長さ(例えば帯域中心周波数で4分の1波長長)を有する複数の導体線路により共振器を構成し、この共振器(線路)を複数平行に並べて配置し互いに電磁界結合させて特定帯域の信号のみを通過させるBPFを構成すれば良い。各共振器は、後述の実施形態では、一端短絡で他端開放の1/4波長線路を使用したが、両端開放の1/2波長共振器や両端短絡の1/2波長共振器を使用して上記インターデジタルBPFを構成することも可能である。また、後述の実施形態では積層型のインターデジタルBPFを使用したが、2以上の共振器を平面的に(同一平面内で)配列させて互いに電磁界結合させたインターデジタルBPFを使用しても良い。
本発明では、かかるインターデジタルBPFの入力端子(第一フィルタ端子)を前記第四端子に接続すると共に、当該出力端子のうち一方の出力端子(第二フィルタ端子)を前記第二端子に接続し、他方の出力端子(第三フィルタ端子)を前記第三端子に接続する。
このような本発明の第二の高周波ハイブリッド回路では、1/4波長線路と3/4波長線路をインターデジタルBPFによって置き換えるから、部品点数を減らし回路を小型化することが出来る。また、前記従来のラットレース回路と同様に第四端子を入力端子としたときに第二端子および第三端子から互いに略180°位相が異なる逆相出力をそれぞれ得ることが出来ると共に、本発明の第一の高周波ハイブリッド回路と同様にこれら第二端子および第三端子からの出力に帯域制限(バンドパス)特性を付与することが出来る。したがって、当該出力端子にフィルタを設けることなく、不要波の漏洩を防ぐことも可能となる。
また、当該第二の高周波ハイブリッド回路においても、前記第一の高周波ハイブリッド回路と同様に、第四端子を不平衡信号入力端子とすると共に、第二端子および第三端子を平衡信号出力端子とすることが出来る。また、第二端子および第三端子を平衡入力端子とすると共に、第四端子を不平衡出力端子とすることも可能である。
また、本発明に係る第二の高周波モジュールは、このように不平衡入力‐平衡出力を有する高周波ハイブリッド回路または前記本発明に係る第二の高周波ハイブリッド回路を含み、かつ、前記インターデジタルBPFの一部または全部をLTCC基板の内部配線層に配置したものである。これにより、バンドパス特性を備えた小型の高周波モジュールを実現することが出来る。
本発明に係る高周波ハイブリッド回路によれば、高周波ハイブリッド回路を小型化すると共に、バンドパス特性(特に逆相出力に帯域制限特性)を持たせることが出来る。
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。なお、各図中、同一の符号は、同一又は相当部分を示す。
〔第1実施形態〕
図1は、本発明の第一の実施形態に係る高周波ハイブリッド回路を示すものである。同図に示すようにこの回路は、前記ラットレース回路(図13参照)における3/4波長線路14と、これに隣接する1本の1/4波長線路13を、BPF(バンドパスフィルタ)21,23と位相回路22,24とにより置き換えたものである。
図1は、本発明の第一の実施形態に係る高周波ハイブリッド回路を示すものである。同図に示すようにこの回路は、前記ラットレース回路(図13参照)における3/4波長線路14と、これに隣接する1本の1/4波長線路13を、BPF(バンドパスフィルタ)21,23と位相回路22,24とにより置き換えたものである。
より具体的には、帯域中心周波数(本実施形態の場合には2.5GHz)で4分の1波長の長さを有する伝送線路である1/4波長線路11(第一の回路要素)と、同じく4分の1波長の長さを有する伝送線路である1/4波長線路(第二の回路要素)12と、BPFおよび90°位相回路からなる回路要素(第四の回路要素)と、BPFおよび−90°位相回路22からなる回路要素(第三の回路要素)とを順にリング状に接続すると共に、1/4波長線路11と1/4波長線路12との間から入出力端子P1(第一端子/以下、「第1ポート」又は単に「P1」という)を、1/4波長線路11と第三回路要素を構成する−90°位相回路との間から入出力端子P2(第二端子/以下、「第2ポート」又は単に「P2」という)を、1/4波長線路12と第四回路要素を構成するBPF23との間から入出力端子P3(第三端子/以下、「第3ポート」又は単に「P3」という)を、第三回路要素を構成するBPF21と第四回路要素を構成する90°位相回路24との間から入出力端子P4(第四端子/以下、「第4ポート」又は単に「P4」という)をそれぞれ引き出す。
各BPF21,23および各位相回路22,24の具体的構造は特に問わない。図示の例では、インダクタとキャパシタをπ型に接続したBPF21,23を例示したが、BPF21,23はこの回路構成に特に限定されるものではなく、他の構造を有するBPFを使用することも可能である。また、各BPF21,23を構成するインダクタとキャパシタ、ならびに位相回路22,24は、その一部または総てをチップ部品として積層基板の表面に実装しても良いし、その一部または総てを積層基板に内蔵しても良い。各部品間の接続は、基板各層に形成した導体パターン(線路)や層間接続手段(ビアホール等)により行えば良い。積層基板としては、例えばLTCC基板を使用することが出来る。なお、上記−90°位相回路22および90°位相回路24はそれぞれ、使用中心周波数において、−90°ないし+90°の位相角を与える集中定数回路であり、前記従来のラットレース回路(図13)における1/4波長線路および3/4波長線路と同一の機能を果たす。
図2から図5は、本実施形態に係る高周波ハイブリッド回路の周波数特性を前記図14から図17と同様に示すもので、図2は第1ポートP1を入力端としたときの周波数‐減衰特性(P2への通過損失は破線,P3への通過損失は実線,P4への通過損失は一点鎖線)を、図3は周波数‐位相特性(P2への通過位相は破線,P3への通過位相は実線)、図4は第4ポートP4を入力端としたときの周波数‐減衰特性(P1への通過損失は破線,P2への通過損失は実線,P3への通過損失は一点鎖線)、図5は周波数‐位相特性(P2への通過位相は破線,P3への通過位相は実線)をそれぞれ示す。
これらの線図から明らかなように本実施形態に係る回路では、P1から高周波電力を入力すると、前記ラットレース回路と同様に、P2とP3とからそれぞれ1/2に配分された同相の電力が出力され、P4からは高周波電力は出力されない。一方、P4から高周波電力を入力すると、P2とP3とからそれぞれ1/2に配分された逆相の電力が出力され、P1からは高周波電力は出力されない。さらに、本実施形態の回路によれば、図4から明らかなように、P2とP3からの出力にバンドパス特性を付与することが出来る。
〔第2実施形態〕
図6は、本発明の第二の実施形態に係る高周波ハイブリッド回路を示すものである。同図に示すようにこの回路は、前記ラットレース回路(図13参照)における3/4波長線路14と、これに隣接する1本の1/4波長線路13を、インターデジタル型のBPF31により置き換えたものである。
図6は、本発明の第二の実施形態に係る高周波ハイブリッド回路を示すものである。同図に示すようにこの回路は、前記ラットレース回路(図13参照)における3/4波長線路14と、これに隣接する1本の1/4波長線路13を、インターデジタル型のBPF31により置き換えたものである。
具体的には、この回路は、帯域中心周波数(本実施形態の場合3.0GHz)で4分の1波長の長さを有する伝送線路である1/4波長線路11(第一の回路要素)と、同じく4分の1波長の長さを有する伝送線路である1/4波長線路(第二の回路要素)12と、インターデジタルBPF31とを順にリング状に接続すると共に、1/4波長線路11と1/4波長線路12との間から第1ポート(第一端子)P1を、1/4波長線路11とインターデジタルBPF31との間から第2ポート(第二端子)P2を、1/4波長線路12とインターデジタルBPF31との間から第3ポート(第三端子)P3をそれぞれ引き出し、インターデジタルBPF31の一端子を第4ポート(第四端子)P4としたものである。
上記インターデジタルBPF31は、入出力端子として1つの不平衡端子(第一フィルタ端子)と一対の平衡端子(第二フィルタ端子および第三フィルタ端子)とを備える、不平衡入力‐平衡出力型または平衡入力‐不平衡出力型のインターデジタルBPFであればその構造は特に問わないが、一例を示せば次のとおりである。
図7は上記インターデジタルBPF31の一例を示す斜視図であり、図8A〜図8Iは当該インターデジタルBPF31の積層基板への実装状態を示す平面図である。なお、図8A〜図8Iは、基板の表面から裏面に向け、順に第1層、第2層、第3層、第4層、第5層、第6層、第7層、第8層および第9層としたときに、第1層から第9層までを順に示している。
これらの図に示すようにこのインターデジタルBPF31は、誘電体の表面(LTCC基板の内部配線層)に形成した直線状の導体線路からなる複数(本実施形態では基板第3層から第8層までの各層に3本ずつ合計18本)の共振器32,33を隣り合う共振器同士が電磁界結合するように平行に並べた積層型のインターデジタルBPFである。各共振器32,33は、帯域中心周波数(本実施形態では3.0GHz)で4分の1波長の長さを有し、ビアVを介して一端をグランド電極36,37に接続することにより接地して短絡端とし、他端を開放端としたものである。
なお、基板の第2層と第9層には、当該各配線層の略全面を覆うグランド電極36,37を設け、これらグランド電極36,37の間に上記共振器32,33(BPF31)を形成している。また、上記各共振器32,33の短絡端は、これら第2層と第9層に設けたグランド電極36,37にビアVを介して接続することにより接地する。
本実施形態では、基板の厚さ方向について上記短絡端と開放端とが交互に配置されるように組み合わせて積層した3組の共振器の組3a,3b,3cを各層の共振器32,33同士が並ぶように水平方向(基板の厚さ方向に直交する方向)に平行に配列し(以下、これら3組の共振器を順に、左側共振器群3a、中央共振器群3bおよび右側共振器群3cとそれぞれ言う)、隣り合う共振器群同士を結合させている。これら共振器群3a,3b,3cの構造をさらに具体的に述べれば、次のとおりである。
前記1/4波長線路からなる共振器32を、平面から見たときに丁度重なるように1層おきに、すなわち、第3層と第5層と第7層とに形成する。これら各層に形成した同一の共振器群(左側共振器群3a又は中央共振器群3b又は右側共振器群3c)に属する共振器32は、それらの一端(基端)同士がビアVにより接続され、かつこれを第2層および第9層に設けた前記グランド電極36,37にビアVを介して接続することにより短絡端とされる。また、各他端(先端)は開放端とし、これにより3本の櫛歯を有する櫛形の電極(第一の櫛形電極という)が形成される。
同様に、1/4波長線路からなる共振器33を、平面から見たときに丁度重なるように前記櫛形電極とは1層ずらして1層おきに、すなわち、第4層と第6層と第8層とに形成し、これら各層に形成した共振器33の一端(基端)をビアVにより接続し、さらにこれを第2層および第9層に設けた前記グランド電極36,37にビアVを介して接続することにより短絡端とする一方、他端(先端)を開放端とすることにより3つの櫛歯を有する第二の櫛形電極を形成する。
そして、これら第3、第5および第7層の共振器32により形成した第一の櫛形電極と、第4、第6および第8層の共振器33により形成した第二の櫛形電極とを、一方の櫛形電極を他方の櫛形電極へ各共振器の先端が差し込まれた形状となるように互いに組み合わせた状態に配置する。すなわち、第3、第5および第7層により形成された共振器32からなる第一の櫛形電極と、第4、第6および第8層により形成された共振器33からなる櫛形電極とは、平面から見たときに各共振器の幅方向に関し丁度重なり、かつ、各共振器の長さ方向に関しずれて配置されることとなる。左側、中央および右側の各共振器群3a,3b,3cは、共にこのような構造を有する。なお、上記各共振器32,33は、例えばグリーンシート上に導電性ペーストを印刷塗布することによりパターン形成し、各グリーンシートを積層した後、同時焼成することにより形成することが出来る。
一方、当該BPF31の入出力端子はそれぞれ次の位置に設ける。前記第4ポートP4に接続する第一フィルタ端子は、左側共振器群3aの一方の端部から引き出す。より具体的には、前記第一の櫛形電極を構成する第3、第5および第7層に形成した各共振器32の先端部(開放端近傍位置)から端子34を水平にそれぞれ引き出し、これらの端子34をビアVで接続して第一フィルタ端子とし、これを基板第1層(図8A参照)に配した、第4ポートに接続される伝送線路44にビアVを介して接続すれば良い。
第2ポートP2および1/4波長線路11に接続する第二フィルタ端子は、右側共振器群3cの一方の端部(共振器32の短絡端または開放端から前記第一フィルタ端子と同位置)から引き出す。具体的には、右側共振器群3cの前記第一の櫛形電極を構成する第3、第5および第7層に形成した各共振器32の先端部(開放端近傍位置)から端子35aを水平にそれぞれ引き出し、これらの端子35aをビアVで接続して第二フィルタ端子とし、これを基板第1層(図8A参照)に配した、第2ポートに接続される伝送線路42にビアVを介して接続する。
なお、図示の例では、第一フィルタ端子34と第二フィルタ端子35aとを、BPF31全体の中心(幅方向の中央)に対して互いに対称(線対称)の位置に配置したが、これら端子の位置関係を共振器32の長さ方向にずらすことによってインピーダンス調整を行うことも可能である。
第3ポートP3および1/4波長線路12に接続する第三フィルタ端子は、右側共振器群3cの他方の端部(平面から見てBPF31全体の中心に対して前記第一フィルタ端子と回転対称の位置/別の表現をすれば平面から見て右側共振器群3cの長さ方向の中央に対して第二フィルタ端子35aと対称の位置)から引き出す。具体的には、右側共振器群3cの前記第二の櫛形電極を構成する第4、第6および第8層により形成した各共振器33の先端部(開放端近傍位置)から端子35bを水平にそれぞれ引き出し、これらの端子35bをビアVで接続して第三フィルタ端子とし、これを基板第1層(図8A参照)に配した、第3ポートに接続される伝送線路43にビアVを介して接続する。これにより、前記第二フィルタ端子35aからの出力と略180°位相が異なる逆相出力を第三フィルタ端子35bから取り出すことが出来る。
なお、図8A〜図8Iにおいて、ビアVを小さな円で示している。また、基板第1層(図8A参照)には、第1ポートP1に接続される伝送線路41をさらに設けてある。この伝送線路41は、図8Cに示す基板第3層に形成した線路部11a(この線路部11aは後に述べるように基板第5層(図8E)の線路部11bと共にP1‐P2間に接続される1/4波長線路11を形成するものである)、ならびに図8Cに示す基板第3層に形成した線路部12a(この線路部12aは後に述べるように基板第6層(図8F)の線路部12bと共にP1‐P3間に接続される1/4波長線路12を形成するものである)とビアVを介して接続されている。
さらに、図8C(基板第3層)に示す線路部11aと図8E(第5層)に示す線路部11bをビアVで接続することより、第1ポートと第2ポートとの間に接続される前記1/4波長線路11を形成している。また、図8C(第3層)に示す線路部12aと図8F(第6層)に示す線路部12bをビアVで接続することより、第1ポートと第3ポートとの間に接続される前記1/4波長線路12を形成する。
なお、本発明におけるインターデジタルBPFとしては、上記図示した例のほかにも、公知の様々なインターデジタルBPF(例えば特開2005‐45447号公報や特開2008‐103830号公報記載のもの等)を使用することが可能であり、図示した構造のフィルタに本発明は限定されるものではない。
図9から図12は、本実施形態に係る高周波ハイブリッド回路の周波数特性を前記図2から図5ならびに図14から図17と同様に示すもので、図9は第1ポートP1を入力端としたときの周波数‐減衰特性(P2への通過損失は破線,P3への通過損失は実線,P4への通過損失は一点鎖線)、図10は周波数‐位相特性(P2への通過位相は破線,P3への通過位相は実線)、図11は第4ポートP4を入力端としたときの周波数‐減衰特性(P1への通過損失は破線,P2への通過損失は実線,P3への通過損失は一点鎖線)、図12は周波数‐位相特性(P2への通過位相は破線,P3への通過位相は実線)をそれぞれ示すものである。
これらの線図から明らかなように本実施形態に係る回路においても、第1ポートP1から高周波電力を入力すると、前記第一実施形態と同様に、第2ポートP2と第3ポートP3とからそれぞれ1/2に配分された同相の電力が出力され、第4ポートP4からは高周波電力は出力されない。一方、第4ポートP4から高周波電力を入力すると、第2ポートP2と第3ポートP3とからそれぞれ1/2に配分された逆相の電力が出力され、第1ポートP1からは高周波電力は出力されない。さらに、図9および図11から明らかなように、第2ポートP2と第3ポートP3からの出力にバンドパス特性を付与することが出来る。
以上、本発明の実施形態について説明したが、本発明は、図面に基づいて説明した上記実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことが出来ることは当業者に明らかである。
例えば、前記実施形態では、中心周波数3.0GHzを想定して回路構成を行ったが、周波数帯はこれに限られるものではなく、これらより高いあるいは低い周波数帯で使用する回路を本発明に基づいて構成できることは勿論である。また、実施形態では一端短絡・他端開放の1/4波長線路を使用したが、両端開放の1/2波長線路、あるいは両端短絡の1/2波長線路を使用したインターデジタルBPFを使用することも可能である。また、実施形態では計18本の共振器を使用したが、共振器の本数はこれより少なくてもあるいは多くても良い。
3a 左側共振器群
3b 中央共振器群
3c 右側共振器群
11,12,13 4分の1波長線路
14 4分の3波長線路
21,23 BPF(バンドパスフィルタ)
22,24 位相回路
31 インターデジタルBPF
32,33 共振器(共振線路)
34 第一フィルタ端子
35a 第二フィルタ端子
35b 第三フィルタ端子
36,37 グランド電極
41,42,43,44 伝送線路
P1,P2,P3,P4 入出力端子
V ビアホール
3b 中央共振器群
3c 右側共振器群
11,12,13 4分の1波長線路
14 4分の3波長線路
21,23 BPF(バンドパスフィルタ)
22,24 位相回路
31 インターデジタルBPF
32,33 共振器(共振線路)
34 第一フィルタ端子
35a 第二フィルタ端子
35b 第三フィルタ端子
36,37 グランド電極
41,42,43,44 伝送線路
P1,P2,P3,P4 入出力端子
V ビアホール
Claims (8)
- 第一の端子と、
第二の端子と、
第三の端子と、
第四の端子と、
前記第一の端子と前記第二の端子との間に接続した第一の回路要素と、
前記第一の端子と前記第三の端子との間に接続した第二の回路要素と、
前記第二の端子と前記第四の端子との間に接続した第三の回路要素と、
前記第三の端子と前記第四の端子との間に接続した第四の回路要素と、
を備えた高周波ハイブリッド回路であって、
前記第一の回路要素および第二の回路要素は、共に、1/4波長線路であり、
前記第三の回路要素および第四の回路要素は、それらのうち一方がバンドパスフィルタと−90°位相回路とを含み、他方がバンドパスフィルタと90°位相回路とを含む
ことを特徴とする高周波ハイブリッド回路。 - 前記第四の端子を不平衡信号入力端子とすると共に、
前記第二の端子および前記第三の端子を平衡信号出力端子とした
請求項1に記載の高周波ハイブリッド回路。 - 前記第二の端子および前記第三の端子を平衡入力端子とすると共に、
前記第四の端子を不平衡出力端子とした
請求項1に記載の高周波ハイブリッド回路。 - 前記請求項1から3のいずれか一項に記載の高周波ハイブリッド回路を含み、かつ
前記バンドパスフィルタ、前記−90°位相回路、および前記90°位相回路のうち1以上のものについて、その一部または全部をLTCC基板の内部配線層に配置した
高周波モジュール。 - 第一の端子と、
第二の端子と、
第三の端子と、
第四の端子と、
前記第一の端子と前記第二の端子との間に接続した第一の回路要素と、
前記第一の端子と前記第三の端子との間に接続した第二の回路要素と、
前記第二の端子、前記第三の端子および前記第四の端子の間に接続した第三の回路要素と、
を備えた高周波ハイブリッド回路であって、
前記第一の回路要素および第二の回路要素は、共に、1/4波長線路であり、
前記第三の回路要素は、インターデジタルバンドパスフィルタであり、
当該インターデジタルバンドパスフィルタは、
前記第四の端子に接続されて信号を入力または出力可能な第一フィルタ端子と、
前記第二の端子に接続されて信号を出力または入力可能な第二フィルタ端子と、
前記第三の端子に接続されて前記第二フィルタ端子からの出力信号または第二フィルタ端子への入力信号と逆相の信号を出力または入力可能な第三フィルタ端子と、を備える
ことを特徴とする高周波ハイブリッド回路。 - 前記第四の端子を不平衡信号入力端子とすると共に、
前記第二の端子および前記第三の端子を平衡信号出力端子とした
請求項5に記載の高周波ハイブリッド回路。 - 前記第二の端子および前記第三の端子を平衡入力端子とすると共に、
前記第四の端子を不平衡出力端子とした
請求項5に記載の高周波ハイブリッド回路。 - 前記請求項5から7のいずれか一項に記載の高周波ハイブリッド回路を含み、かつ
前記インターデジタルバンドパスフィルタの一部または全部をLTCC基板の内部配線層に配置した
高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008244546A JP2010081069A (ja) | 2008-09-24 | 2008-09-24 | 高周波ハイブリッド回路および高周波モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008244546A JP2010081069A (ja) | 2008-09-24 | 2008-09-24 | 高周波ハイブリッド回路および高周波モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010081069A true JP2010081069A (ja) | 2010-04-08 |
Family
ID=42211052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008244546A Withdrawn JP2010081069A (ja) | 2008-09-24 | 2008-09-24 | 高周波ハイブリッド回路および高周波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010081069A (ja) |
-
2008
- 2008-09-24 JP JP2008244546A patent/JP2010081069A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | Design of miniaturized filtering power dividers for system-in-a-package | |
JP4195036B2 (ja) | 積層型共振器 | |
JP3610861B2 (ja) | 低域通過フィルタ | |
JP2005080248A (ja) | 積層型バンドパスフィルタ | |
JP2003007537A (ja) | 積層型バラントランス | |
JP2006094462A (ja) | 積層型バルントランス | |
WO2012033137A1 (ja) | 積層型バンドパスフィルタ | |
JP2007134781A (ja) | 可変共振器 | |
JP2008118615A (ja) | バンドパスフィルタおよびそれを用いた高周波モジュールならびにそれらを用いた無線通信機器 | |
JP2006094461A (ja) | 積層型バルントランス | |
JP2005045447A (ja) | 積層型バンドパスフィルタ | |
JP2004304615A (ja) | 高周波複合部品 | |
US11095010B2 (en) | Bandpass filter with induced transmission zeros | |
TWI517570B (zh) | LC filter circuit and high frequency module | |
US8324981B2 (en) | Composite balun | |
JP4550915B2 (ja) | フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール | |
JP4537328B2 (ja) | バランスフィルタ | |
US20130069736A1 (en) | Baluns with imaginary commond-mode impedance | |
JP4610585B2 (ja) | バンドパスフィルタおよびそれを用いた高周波モジュールならびにそれらを用いた無線通信機器 | |
JP4600456B2 (ja) | フィルタ | |
JPH11266133A (ja) | 分波器 | |
JP2010081069A (ja) | 高周波ハイブリッド回路および高周波モジュール | |
JPWO2013147152A1 (ja) | 伝送線路共振器並びに伝送線路共振器を用いた帯域通過フィルタ、分波器、合成器、帯域阻止フィルタ、高域通過フィルタ、バランス型フィルタ及び低域通過フィルタ | |
JP4285608B2 (ja) | バランスフィルタ | |
JP2004320556A (ja) | 受動部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111206 |