JP2010074082A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2010074082A JP2010074082A JP2008242881A JP2008242881A JP2010074082A JP 2010074082 A JP2010074082 A JP 2010074082A JP 2008242881 A JP2008242881 A JP 2008242881A JP 2008242881 A JP2008242881 A JP 2008242881A JP 2010074082 A JP2010074082 A JP 2010074082A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lsi
- compound semiconductor
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】Si単結晶基板上に、Si−LSIを最上層保護膜なしの状態で形成し、Si−LSI全体をSiO2層で覆う。所望のエリアのSiO2層間膜を除去し、所望のエリアのSi基板表面のみを露出させる。Si−LSIを保護膜する役目を担うSiN膜をSi−LSIの上部及び側面に形成する。SiN膜を除去して露出しているSi基板表面を水素原子で終端せしめた後に、露出していたSi基板上に化合物半導体膜を直接形成する。更に化合物半導体膜を所望の形状に加工して素子を作り、この素子の保護膜を形成し、Si−LSIと前記化合物半導体素子とを電気的に接続するためのコンタクトと金属配線を設ける。
【選択図】図2
Description
図2は、本発明の一実施形態に係る半導体基板の製造方法を説明するための工程フロー図と、各工程での断面模式図であり、その結果、最終的に図1に示す断面構造が得られる。
一方、本発明で開示している構造を用いない場合、すなわち特にSi−LSIがSiN膜で覆わない場合は、化合物半導体形成前のフッ化水素(HF)溶液での処理時に、Si−LSI層間膜として多数積み重ねられたSiO2多層膜の界面がフッ化水素(HF)溶液により深く削られ、その結果、Si−LSI内の金属配線として形成しているAl配線がフッ化水素(HF)溶液により腐食され、Si−LSIの信頼性試験結果は大きく低下した。また、化合物半導体形成時における製膜温度での加熱により、Si−LSIの界面準位を終端している水素原子の変化に起因すると考えられるSi半導体素子の特性変動が確認された。
102 Asを含まない化合物半導体層及びデバイス
104 Si−LSI内におけるSi半導体デバイスの一例
105 Si−LSI内における金属配線
106 SiO2層間膜
107 SiN保護膜
108 保護膜
109 金属配線
201 Si単結晶基板
202 パターニング加工後の化合物半導体デバイス
203 ウエハ全面に形成されたInSb膜
204 Si−LSIが形成されているエリア
205 Si−LSi内の金属配線
206 SiO2層間膜
207 SiN保護膜
208 保護膜
211 露出したSi基板表面のSi原子を終端している水素原子
212 InSb初期成長膜
221 Si−LSI上のコンタクトホール
222 化合物半導体デバイス上のコンタクトホール
223 Si−LSIと化合物半導体デバイスとを接続する金属配線
Claims (7)
- シリコン単結晶基板と、
前記シリコン単結晶基板上に形成されたシリコンLSIと、
前記シリコン単結晶基板上に形成された化合物半導体素子と、
前記シリコンLSIの上部及び側面に形成された窒化シリコン膜と、
前記窒化シリコン膜に形成された穴を通して前記シリコンLSIと前記化合物半導体素子とを電気的に接続する金属配線と
を備えたことを特徴とする半導体基板。 - 前記化合物半導体素子は、InxGayAlzSb(x+y+z=1、且つx、y、zはそれぞれ0以上1以下)であることを特徴とする請求項1に記載の半導体基板。
- 前記シリコン単結晶基板は、導電型がP型であり、抵抗値が1Ω以上であり、面方位が(111)又は(100)で、かつ、[110]軸方向に0度から7度の間の傾斜角度を有しており、表面積が10cm2以上であることを特徴とする請求項1又は2に記載の半導体基板。
- 前記窒化シリコン膜は、前記Si単結晶基板の表面に接触していることを特徴とする請求項1乃至3の何れかに記載の半導体基板。
- 前記化合物半導体素子が、抵抗体、電磁変換素子、発光素子、受光素子、太陽電池、2次元電子ガスを用いた超高速トランジスタ素子の何れかの用途を目的として使用されていることを特徴とする請求項1乃至4の何れかに記載の半導体基板。
- シリコン単結晶基板上にLSI素子を形成するステップと、
前記シリコン単結晶基板全面に前記LSI素子全体を覆うようにシリコン酸化膜を形成するステップと、
前記シリコン酸化膜をエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップと、
前記シリコン単結晶基板及び前記シリコン酸化膜を覆うように窒化シリコン膜を形成するステップと、
前記窒化シリコン膜をエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップと、
前記シリコン単結晶基板表面の結晶構造が乱れた領域を除去し、前記シリコン単結晶基板の露出部を水素原子で終端するステップと
前記シリコン単結晶基板が露出した領域に化合物半導体層を形成するステップと、
前記化合物半導体層にエッチング処理を施して化合物半導体素子を形成するステップと、
基板全体を覆うように素子保護膜を形成するステップと、
前記素子保護膜、前記窒化シリコン膜及び前記シリコン酸化膜に前記LSI素子及び前記化合物半導体素子に達する穴を形成するステップと、
前記LSI素子と前記化合物半導体素子が電気的に接続されるように前記穴を通る金属配線を形成するステップと
を有することを特徴とする半導体基板の製造方法。 - 前記シリコン単結晶基板表面のSi原子は、フッ化水素(HF)溶液、又は、フッ化アンモニウム(BHF)溶液への浸漬、若しくは、水素分子雰囲気下でのアニール、若しくは、原子状水素ビーム照射の何れかによって、水素原子により終端されることを特徴とする請求項6に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242881A JP5412631B2 (ja) | 2008-09-22 | 2008-09-22 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242881A JP5412631B2 (ja) | 2008-09-22 | 2008-09-22 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074082A true JP2010074082A (ja) | 2010-04-02 |
JP5412631B2 JP5412631B2 (ja) | 2014-02-12 |
Family
ID=42205569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242881A Active JP5412631B2 (ja) | 2008-09-22 | 2008-09-22 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5412631B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10734494B2 (en) | 2017-08-28 | 2020-08-04 | Lapis Semiconductor Co., Ltd. | Semiconductor device and manufacturing method for semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232126A (ja) * | 1993-02-03 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体回路装置およびその作製方法 |
JPH07169686A (ja) * | 1993-12-15 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 半導体薄膜の製造方法および半導体薄膜磁気抵抗素子 |
-
2008
- 2008-09-22 JP JP2008242881A patent/JP5412631B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232126A (ja) * | 1993-02-03 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体回路装置およびその作製方法 |
JPH07169686A (ja) * | 1993-12-15 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 半導体薄膜の製造方法および半導体薄膜磁気抵抗素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10734494B2 (en) | 2017-08-28 | 2020-08-04 | Lapis Semiconductor Co., Ltd. | Semiconductor device and manufacturing method for semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5412631B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5567553B2 (ja) | 窒化ガリウム材料加工及びその関連するデバイス構造体 | |
JP2019528576A (ja) | 加工基板と統合された電子パワーデバイス | |
TWI672795B (zh) | 鑽石半導體系統及其方法 | |
US10249792B2 (en) | Protective capping layer for spalled gallium nitride | |
JP2013514662A (ja) | ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト | |
KR101257572B1 (ko) | 반도체 발광 소자 | |
JP2021506116A (ja) | 加工基板上の集積デバイスのためのシステムおよび方法 | |
JP5369581B2 (ja) | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 | |
JP2020021829A (ja) | 半導体装置および半導体装置の製造方法 | |
CN110582852B (zh) | 垂直型氮化镓肖特基二极管 | |
CN107624197A (zh) | 通过预图案化台面进行的减轻应变的外延剥离 | |
US11881404B2 (en) | Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources | |
TW201234491A (en) | A method for fabricating a semiconductor device | |
CN102208496A (zh) | 制造半导体器件的方法 | |
JP5412631B2 (ja) | 半導体基板の製造方法 | |
CN112652659B (zh) | 高电子迁移率晶体管及其制作方法 | |
JP5428023B2 (ja) | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス | |
KR101695761B1 (ko) | 유연 발광 소자 및 그 제조 방법 | |
TW200400651A (en) | Method for producing group III nitride compound semiconductor device | |
CN112928161B (zh) | 高电子迁移率晶体管及其制作方法 | |
TWI788692B (zh) | 功率半導體元件及其形成方法 | |
JP5311792B2 (ja) | 半導体装置の製造方法 | |
US9324872B2 (en) | Back gate single-crystal flexible thin film transistor and method of making | |
JP2016174070A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
TW202347787A (zh) | 高電子遷移率電晶體及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130719 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5412631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |