JP2020021829A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020021829A JP2020021829A JP2018144691A JP2018144691A JP2020021829A JP 2020021829 A JP2020021829 A JP 2020021829A JP 2018144691 A JP2018144691 A JP 2018144691A JP 2018144691 A JP2018144691 A JP 2018144691A JP 2020021829 A JP2020021829 A JP 2020021829A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gallium oxide
- oxide semiconductor
- semiconductor device
- gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【課題】キャリア移動度が高く、かつ絶縁耐圧も高い半導体装置およびその製造方法を提供する。【解決手段】窒化ガリウム半導体層と酸化ガリウム半導体層を有し、窒化ガリウム半導体層と酸化ガリウム半導体層とはヘテロ接合をなし、酸化ガリウム半導体層はａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶を含む半導体装置とする。また、窒化ガリウム結晶基板を準備する基板準備工程と、窒化ガリウム結晶基板上に酸化ガリウム層を形成する酸化ガリウム形成工程を有して製造する。【選択図】図１
Description
本発明は、半導体装置および半導体装置の製造方法に係り、特にキャリアの移動度が高く、絶縁耐圧もとれる半導体装置および半導体装置の製造方法に関する。
近年、高周波対応のパワーデバイスの需要が急激に高まっている。将来的にも、高周波デバイスはポスト５Ｇの世界を支えるキーデバイスと位置づけられている。このため、高周波パワーデバイスの需要は今後も益々高まっていくものと考えられている。
高周波デバイス用の半導体装置構造としては、通常のＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）においてキャリア移動度の高い半導体層を用いたもののほか、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）構造を採用したものがある。ＨＥＭＴは、特に高い移動度が得られ、高周波特性に優れた構造としてよく知られている。
ＨＥＭＴ構造では、バンドギャップが異なる２種類の半導体層をヘテロ接合させ、その接合界面に生じる２次元電子ガス層を通じてキャリアである電子を移動させることによって高いキャリア移動度を得る。ＨＥＭＴ構造の半導体装置に関しては、例えば特許文献１および２に開示がある。
ＨＥＭＴでは、ＡｌＧａＡｓとＧａＡｓの組み合わせがよく用いられている。しかしながら、この材料系はバンドギャップが狭く、その結果、絶縁耐圧が十分とれないという問題があって、基地局用途などの高周波パワーデバイスとしてはこの点の改善が必要になっている。ちなみに、ＧａＡｓのバンドギャップは１．４ｅＶで、臨海電界強度は０．４ＭＶ／ｃｍに留まっている。
一方で、バンドギャップが広く、絶縁耐圧に優れる半導体材料として、β−Ｇａ2Ｏ3が注目されている。
β−Ｇａ2Ｏ3は安定の結晶であり、結晶格子がａ＝１．２２１４ｎｍ、ｂ＝０．３０３７１ｎｍ、ｃ＝０．５７９８１ｎｍ、α＝γ＝９０°、β＝１０８．８３°の単斜晶系結晶である。そのバンドギャップは４．８〜４．９ｅＶであり、臨海電界強度は約８ＭＶ／ｃｍと見積もられている。
このように、β−Ｇａ2Ｏ3は高パワーデバイス用途の半導体として魅力的なポテンシャルを有しているが、高周波パワーデバイスとしてはキャリアの移動度が不足していて、十分な性能を発揮できていなかった。なお、β−Ｇａ2Ｏ3半導体を用いた半導体装置に関しては、例えば特許文献３に開示がある。
β−Ｇａ2Ｏ3は安定の結晶であり、結晶格子がａ＝１．２２１４ｎｍ、ｂ＝０．３０３７１ｎｍ、ｃ＝０．５７９８１ｎｍ、α＝γ＝９０°、β＝１０８．８３°の単斜晶系結晶である。そのバンドギャップは４．８〜４．９ｅＶであり、臨海電界強度は約８ＭＶ／ｃｍと見積もられている。
このように、β−Ｇａ2Ｏ3は高パワーデバイス用途の半導体として魅力的なポテンシャルを有しているが、高周波パワーデバイスとしてはキャリアの移動度が不足していて、十分な性能を発揮できていなかった。なお、β−Ｇａ2Ｏ3半導体を用いた半導体装置に関しては、例えば特許文献３に開示がある。
本発明が解決しようとする課題は、高周波パワーデバイスに要求される絶縁体耐圧を有するキャリア移動度の高いワイドバンドギャップの半導体装置およびその半導体装置の製造方法を提供することである。
本発明の構成を下記に示す。
（構成１）
窒化ガリウム半導体層および酸化ガリウム半導体層を有し、
前記窒化ガリウム半導体層と前記酸化ガリウム半導体層とはヘテロ接合をなし、
前記酸化ガリウム半導体層は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶を含む、半導体装置。
（構成２）
窒化ガリウム半導体層および酸化ガリウム半導体層を有し、
前記窒化ガリウム半導体層と前記酸化ガリウム半導体層とはヘテロ接合をなし、
前記酸化ガリウム半導体層は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶からなる、半導体装置。
（構成３）
前記Ｇａ2Ｏ3結晶は、六方晶または立方晶の少なくとも何れかの結晶である、構成１または２記載の半導体装置。
（構成４）
前記酸化ガリウム半導体層の表面粗さが０ｎｍ以上０．５ｎｍ以下である、構成１から３の何れかに記載の半導体装置。
（構成５）
前記酸化ガリウム半導体層の表面粗さが０ｎｍ以上０．２ｎｍ以下である、構成１から３の何れかに記載の半導体装置。
（構成６）
前記酸化ガリウム半導体層の厚さが２ｎｍ以上３０ｎｍ以下である、構成１から５の何れかに記載の半導体装置。
（構成７）
ゲート電極、ソース電極およびドレイン電極を備え、前記ゲート電極は前記酸化ガリウム半導体層にショットキー接続されている、構成１から６の何れかに記載の半導体装置。
（構成８）
ゲート電極、ソース電極およびドレイン電極を備え、前記ゲート電極は絶縁体層を介して前記酸化ガリウム半導体層に載置されている、構成１から６の何れかに記載の半導体装置。
（構成９）
構成１から８の何れか１記載の半導体装置の製造方法であって、
窒化ガリウム結晶基板を準備する基板準備工程と、
前記窒化ガリウム結晶基板上に酸化ガリウム半導体層を形成する酸化ガリウム半導体層形成工程を有する、半導体装置の製造方法。
（構成１０）
前記窒化ガリウム結晶基板はウルツ鉱構造の単結晶である、構成９記載の半導体装置の製造方法。
（構成１１）
前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つを使用して表面処理するステップを含む、構成９または１０記載の半導体装置の製造方法。
（構成１２）
前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、５００℃以下でプラズマ酸化、オゾン酸化の少なくとも何れか１の酸化処理をするステップを含む、構成９または１０記載の半導体装置の製造方法。
（構成１３）
前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板上に、７００℃以下で電子ビーム蒸着、７００℃以下でＭＢＥ、８７０℃以下でＣＶＤ、７００℃以下でＨＶＰＥ、４００℃以下でＡＬＤ、５００℃以下でスパッタリングからなる群から選択された少なくとも１つの方法を使用して酸化物を形成するステップを含む、構成９または１０記載の半導体装置の製造方法。
（構成１）
窒化ガリウム半導体層および酸化ガリウム半導体層を有し、
前記窒化ガリウム半導体層と前記酸化ガリウム半導体層とはヘテロ接合をなし、
前記酸化ガリウム半導体層は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶を含む、半導体装置。
（構成２）
窒化ガリウム半導体層および酸化ガリウム半導体層を有し、
前記窒化ガリウム半導体層と前記酸化ガリウム半導体層とはヘテロ接合をなし、
前記酸化ガリウム半導体層は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶からなる、半導体装置。
（構成３）
前記Ｇａ2Ｏ3結晶は、六方晶または立方晶の少なくとも何れかの結晶である、構成１または２記載の半導体装置。
（構成４）
前記酸化ガリウム半導体層の表面粗さが０ｎｍ以上０．５ｎｍ以下である、構成１から３の何れかに記載の半導体装置。
（構成５）
前記酸化ガリウム半導体層の表面粗さが０ｎｍ以上０．２ｎｍ以下である、構成１から３の何れかに記載の半導体装置。
（構成６）
前記酸化ガリウム半導体層の厚さが２ｎｍ以上３０ｎｍ以下である、構成１から５の何れかに記載の半導体装置。
（構成７）
ゲート電極、ソース電極およびドレイン電極を備え、前記ゲート電極は前記酸化ガリウム半導体層にショットキー接続されている、構成１から６の何れかに記載の半導体装置。
（構成８）
ゲート電極、ソース電極およびドレイン電極を備え、前記ゲート電極は絶縁体層を介して前記酸化ガリウム半導体層に載置されている、構成１から６の何れかに記載の半導体装置。
（構成９）
構成１から８の何れか１記載の半導体装置の製造方法であって、
窒化ガリウム結晶基板を準備する基板準備工程と、
前記窒化ガリウム結晶基板上に酸化ガリウム半導体層を形成する酸化ガリウム半導体層形成工程を有する、半導体装置の製造方法。
（構成１０）
前記窒化ガリウム結晶基板はウルツ鉱構造の単結晶である、構成９記載の半導体装置の製造方法。
（構成１１）
前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つを使用して表面処理するステップを含む、構成９または１０記載の半導体装置の製造方法。
（構成１２）
前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、５００℃以下でプラズマ酸化、オゾン酸化の少なくとも何れか１の酸化処理をするステップを含む、構成９または１０記載の半導体装置の製造方法。
（構成１３）
前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板上に、７００℃以下で電子ビーム蒸着、７００℃以下でＭＢＥ、８７０℃以下でＣＶＤ、７００℃以下でＨＶＰＥ、４００℃以下でＡＬＤ、５００℃以下でスパッタリングからなる群から選択された少なくとも１つの方法を使用して酸化物を形成するステップを含む、構成９または１０記載の半導体装置の製造方法。
本発明によれば、高周波パワーデバイスに要求される絶縁体耐圧を有するキャリア移動度の高いワイドバンドギャップの半導体装置およびその半導体装置の製造方法が提供される。
発明者は、上述のように優れたポテンシャルをもつβ−Ｇａ2Ｏ3からなる半導体層を用いたＨＥＭＴ構造の半導体装置が、期待されるほどの高い移動度をもたない原因を鋭意研究した。
その結果、ヘテロ接合界面が物理的に粗面になっており、そこでキャリアの散乱が起こって移動度が高まらなくなっていることがわかった。すなわち、β−Ｇａ2Ｏ3半導体層が形成される際に、β−Ｇａ2Ｏ3半導体層とヘテロ接合する半導体層の界面が物理的に荒れて粗面状になっていることが、移動度が高まらない一因になっていることを突き止めた。
その結果、ヘテロ接合界面が物理的に粗面になっており、そこでキャリアの散乱が起こって移動度が高まらなくなっていることがわかった。すなわち、β−Ｇａ2Ｏ3半導体層が形成される際に、β−Ｇａ2Ｏ3半導体層とヘテロ接合する半導体層の界面が物理的に荒れて粗面状になっていることが、移動度が高まらない一因になっていることを突き止めた。
そこで、発明者は、酸化ガリウム半導体がもつ高パワー半導体としての高いポテンシャルを活かしつつ、ヘテロ接合界面が荒れない、粗面とならないＨＥＭＴ構造半導体装置の研究を重ねた。
その結果、窒化ガリウム（ＧａＮ）結晶からなる窒化ガリウム半導体層（ＧａＮ半導体層）上に酸化ガリウムからなる半導体層（酸化ガリウム半導体層）を形成して、この２つの半導体層からなるヘテロ接合を形成し、かつ酸化ガリウム半導体層をａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶を含むようにすれば、キャリアの界面散乱が抑制されて高い移動度が得られることを見出した。特に、酸化ガリウム半導体層をａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶からなるようにすれば、キャリアの界面散乱が大きく抑制されて非常に高い移動度が得られることを見出した。この構成にすると、移動度に加え、酸化ガリウム半導体層は結晶欠陥も少なく、トラップサイトも少ないものになるので、絶縁耐圧等も含めて電気特性に優れた半導体装置を提供することが可能になる。
＜実施の形態１＞
以下、本発明を実施するための形態を、図面を参照しながら説明する。
実施の形態１のＨＥＭＴ構造の半導体装置１００１は、図１に示すように、ＧａＮ半導体層（ＧａＮ基板）１、酸化ガリウム半導体層２、ゲート電極３、ソース電極５およびドレイン電極６を基本構成要素とする。ここで、ＧａＮ半導体層１と酸化ガリウム半導体層２との界面、すなわちヘテロ接合面には２次元電子ガス層４が発生する。
以下、本発明を実施するための形態を、図面を参照しながら説明する。
実施の形態１のＨＥＭＴ構造の半導体装置１００１は、図１に示すように、ＧａＮ半導体層（ＧａＮ基板）１、酸化ガリウム半導体層２、ゲート電極３、ソース電極５およびドレイン電極６を基本構成要素とする。ここで、ＧａＮ半導体層１と酸化ガリウム半導体層２との界面、すなわちヘテロ接合面には２次元電子ガス層４が発生する。
ＧａＮ半導体層１は単結晶ＧａＮ（０００１）であり、その結晶の構造は、安定性の高さからウルツ鉱構造が好ましい。ＧａＮ半導体層１はアンドープでよいが、１×１０17／ｃｍ3以下というような微量の不純物をドーパントとして含んでいてもよい。この種のドーパントとしては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、酸素（Ｏ）を挙げることができる。
酸化ガリウム半導体層２は、単結晶ＧａＮの結晶格子と面内格子定数ａがほぼ整合しているａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む膜である。このようにすると、酸化ガリウム半導体層２の欠陥は少なくなり、トラップサイトは少ないものとなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面粗さも極めて小さなものになることを見出した。
酸化ガリウム半導体層２がａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量は、５０体積％以上が好ましく、７０体積％以上がより好ましく、１００体積％がさらに一層好ましい。
ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量が多いほど好ましい。この量が増えるほど酸化ガリウム半導体層２の欠陥は少なくなり、トラップサイトは少ないものとなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面粗さも少なくなる。
酸化ガリウム半導体層２がａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量は、５０体積％以上が好ましく、７０体積％以上がより好ましく、１００体積％がさらに一層好ましい。
ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量が多いほど好ましい。この量が増えるほど酸化ガリウム半導体層２の欠陥は少なくなり、トラップサイトは少ないものとなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面粗さも少なくなる。
酸化ガリウム半導体層２は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムからなることが好ましい。
ウルツ鉱構造のＧａＮの結晶構造は、ａ軸の格子定数が０．３１９ｎｍの六方晶であり、この構造のＧａＮと酸化ガリウム半導体層２は結晶格子の整合性が高く、その両半導体が形成するヘテロ界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。
ウルツ鉱構造のＧａＮの結晶構造は、ａ軸の格子定数が０．３１９ｎｍの六方晶であり、この構造のＧａＮと酸化ガリウム半導体層２は結晶格子の整合性が高く、その両半導体が形成するヘテロ界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。
ここで、本発明におけるａ軸の格子定数とは、六方晶結晶の場合は通常のａ軸の格子定数を指し、立方晶結晶の場合は、（１１１）面でスライスしたときの切り口における結晶格子の格子定数を指す。
図２は、立方晶の酸化ガリウム、例えばγ―Ｇａ2Ｏ3の結晶を（１００）面から見た図で、同図の２００１は酸素原子（Ｏ）を、２００２はガリウム原子（Ｇａ）を表す。（１００）面でスライスした面（インプレーン）においては、六角形の酸素原子配置は認められず、この面に接するＧａＮ半導体とは格子整合はしない。
図３は、立方晶の酸化ガリウム、例えばγ―Ｇａ2Ｏ3の結晶を（１１１）面から見た図である。ここで、図３の２００１は、図２の場合と同様に、酸素原子（Ｏ）を、２００２はガリウム原子（Ｇａ）を表す。そして、この結晶を（１１１）面、かつ酸素原子２００１がある場所でスライスしたとき、その切り口に位置する原子の配置を図４に示す。図４からわかるように、この切り口における（このインプレーンにおける）酸素原子２００１は六方晶と同じ結晶配置（結晶格子２０１１）をなす。
本発明では、このインプレーンでの図４の２０２１に示されるａ1、２０２２に示されるａ2、２０２３に示されるａ3をａ軸の格子定数とするが、ほぼ正六角形をなすため、ａ1、ａ2およびａ3の値はほぼ等しく、格子定数ａで表させる。
本発明では、このインプレーンでの図４の２０２１に示されるａ1、２０２２に示されるａ2、２０２３に示されるａ3をａ軸の格子定数とするが、ほぼ正六角形をなすため、ａ1、ａ2およびａ3の値はほぼ等しく、格子定数ａで表させる。
発明者は、酸化ガリウム半導体層２が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶構造の酸化ガリウムであると、ＧａＮ半導体層１と酸化ガリウム半導体層２の格子が整合されて、酸化ガリウム半導体層２の結晶欠陥は小さなものとなり、トラップサイトも少ないものとなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも極めて小さなものになることを見出した。また、発明者は、酸化ガリウム半導体層２が（１１１）面の立方晶の酸化ガリウムの場合、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下において六方晶構造であるウルツ鉱構造の窒化ガリウムと格子が十分に整合されて、酸化ガリウム半導体層２の結晶欠陥は小さなものとなり、トラップサイトも少ないものとなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも極めて小さなものになることを見出した。さらに、発明者は、酸化ガリウム半導体層２が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶構造および立方晶の酸化ガリウムであると、六方晶構造であるウルツ鉱構造の窒化ガリウムと格子が十分に整合されて、酸化ガリウム半導体層２の結晶欠陥は小さなものとなり、トラップサイトも少ないものとなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも極めて小さなものになることを見出した。
また、酸化ガリウム半導体層２は、ε構造の酸化ガリウム若しくはγ構造の酸化ガリウムから構成され、または、ε構造の酸化ガリウムおよびγ構造の酸化ガリウムの組合せから構成されてもよい。
ここで、ε構造の酸化ガリウムは、六方晶の結晶であり、そのａ軸の結晶格子定数は０．２９０ｎｍである。また、γ構造の酸化ガリウムは、立方晶の結晶であり、（１１１）面におけるそのａ軸の結晶格子定数は０．２９１ｎｍである。
ここで、ε構造の酸化ガリウムは、六方晶の結晶であり、そのａ軸の結晶格子定数は０．２９０ｎｍである。また、γ構造の酸化ガリウムは、立方晶の結晶であり、（１１１）面におけるそのａ軸の結晶格子定数は０．２９１ｎｍである。
酸化ガリウム半導体層２は、ε―Ｇａ2Ｏ3を５０体積％以上、好ましくは７０体積％以上１００体積％以下含むガリウム酸化膜が好ましい。
また、酸化ガリウム半導体層２は、ε―Ｇａ2Ｏ3を７０体積％以上９０体積％以下、γ―Ｇａ2Ｏ3を１０体積％以上３０体積％以下含んでよい。
そして、酸化ガリウム半導体層２の結晶面は、ＧａＮ半導体層１を構成する単結晶ＧａＮ（０００１）の結晶面に揃えて配列されることが好ましい。
また、酸化ガリウム半導体層２は、ε―Ｇａ2Ｏ3を７０体積％以上９０体積％以下、γ―Ｇａ2Ｏ3を１０体積％以上３０体積％以下含んでよい。
そして、酸化ガリウム半導体層２の結晶面は、ＧａＮ半導体層１を構成する単結晶ＧａＮ（０００１）の結晶面に揃えて配列されることが好ましい。
酸化ガリウム半導体層２が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を５０体積％以上含むガリウム酸化膜であることを満たさない場合は、酸化ガリウム半導体層２の欠陥は大きくなり、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも大きなものになる。
また、酸化ガリウム半導体層２が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを５０体積％以上含むガリウム酸化膜であることを満たさない場合は、酸化ガリウム半導体層２の欠陥は大きくなり、トラップサイトも多数発生し、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも大きなものになる。
また、ガリウム酸化物結晶膜２がε―Ｇａ2Ｏ3またはε―Ｇａ2Ｏ3とγ―Ｇａ2Ｏ3を含むこと、およびε―Ｇａ2Ｏ3またはε―Ｇａ2Ｏ3とγ―Ｇａ2Ｏ3を上で示した比率で含むこと、を満たさない場合は、酸化ガリウム半導体層２の欠陥は大きくなり、トラップサイトも多数発生し、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも大きなものになる。
また、酸化ガリウム半導体層２が、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶の少なくとも何れか１の酸化ガリウムを５０体積％以上含むガリウム酸化膜であることを満たさない場合は、酸化ガリウム半導体層２の欠陥は大きくなり、トラップサイトも多数発生し、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも大きなものになる。
また、ガリウム酸化物結晶膜２がε―Ｇａ2Ｏ3またはε―Ｇａ2Ｏ3とγ―Ｇａ2Ｏ3を含むこと、およびε―Ｇａ2Ｏ3またはε―Ｇａ2Ｏ3とγ―Ｇａ2Ｏ3を上で示した比率で含むこと、を満たさない場合は、酸化ガリウム半導体層２の欠陥は大きくなり、トラップサイトも多数発生し、さらにＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さも大きなものになる。
ここで、酸化ガリウム半導体層２の膜厚は２ｎｍ以上３０ｎｍ以下が好ましく、より好ましくは５ｎｍ以上３０ｎｍ以下が好ましい。膜厚が３０ｎｍを超えると結晶が乱れやすく欠陥が発生しやすくなる。また、膜厚が２ｎｍ未満では、半導体層としての電気的特性機能が低下しやすくなる。
なお、ε―Ｇａ2Ｏ3およびγ―Ｇａ2Ｏ3は準安定のガリウム酸化膜と位置づけられているガリウム酸化膜の結晶構造体である。
なお、ε―Ｇａ2Ｏ3およびγ―Ｇａ2Ｏ3は準安定のガリウム酸化膜と位置づけられているガリウム酸化膜の結晶構造体である。
また、酸化ガリウム半導体層２の表面粗さは、ＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）で表して０ｎｍ以上０．５ｎｍ以下が好ましく、より好ましくは０ｎｍ以上０．２ｎｍ以下が好ましい。酸化ガリウム半導体層２の表面粗さがこの範囲にあると、ＧａＮ半導体層１と酸化ガリウム半導体層２との界面の粗さが十分に抑えられて、キャリアの散乱が少なくなり、高いキャリア移動度を得ることが可能になる。
酸化ガリウム半導体層２はアンドープでよいが、１×１０17／ｃｍ3以下というような微量の不純物をドーパントとして含んでいてもよい。この種のドーパントとしては、例えば、Ｓｉ、Ｇｅ、Ｓｎを挙げることができる。
ゲート電極３は、酸化ガリウム半導体層２とショットキー接触するように酸化ガリウム半導体層２に接して設けられた電極であり、その材料としては、白金（Ｐｔ）、ニッケル（Ｎｉ）、金（Ａｕ）からなる群から選択された少なくとも１つを挙げることができる。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む金属を積層させたもの、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
なお、ゲート電極３は酸化ガリウム半導体層２に接して形成するのではなく、酸化アルミニウム（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸化ハフニウム（ＨｆＯx）などの絶縁体層（ゲート絶縁膜）を介して形成されていてもよい。この場合は、ゲート電極３として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、ｐｏｌｙ−Ｓｉ（ポリシリコン）からなる群から選択された少なくとも１つを用いることができる。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。そして、ＭＩＳＦＥＴのゲート電極としての仕事関数、抵抗率、製造プロセス工程での耐熱性、汚染および加工性を鑑みてこれらの中から最適な材料が選択される。
ソース電極５およびドレイン電極６は、２次元電子ガス層４にオーミック接触するように設けられた電極であり、例えば、チタン（Ｔｉ）、あるいはＴｉを接触面（下層）とした積層金属膜などを用いることができる。上層用の金属としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、ｐｏｌｙ−Ｓｉ（ポリシリコン）からなる群から選択された少なくとも１つを挙げることができる。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
なお、ソース電極５およびドレイン電極６は、酸化ガリウム半導体層２上に形成し、シンタリングによる熱処理でＴｉなどの合金を拡散させて、２次元電子ガス層と電気的導通がとれるように形成してもよい。
なお、ソース電極５およびドレイン電極６は、酸化ガリウム半導体層２上に形成し、シンタリングによる熱処理でＴｉなどの合金を拡散させて、２次元電子ガス層と電気的導通がとれるように形成してもよい。
次に、実施の形態１による半導体装置の製造工程を、製造フローを断面概要図で示した図５および６を参照しながら説明する。
最初に、ＧａＮ半導体層１を準備する（図５（ａ））。ＧａＮ半導体層１は、ＧａＮ基板でも、ＧａＮ基板やＡｌＧａＮ基板上にエピタキシャル成長法でＧａＮ単結晶からなる半導体層を形成したものでも構わない。エピタキシャル形成法によりＧａＮ半導体層１を形成した場合は、例えば、ＧａＮ半導体層１の厚さを２μｍとすることができる。
次に、ＧａＮ半導体層１の主面上に酸化ガリウム半導体層２ａを形成する（図５（ｂ））。この際、２次元電子ガス層４が、半導体層間のバンドギャップの差に基づき、ＧａＮ半導体層１と酸化ガリウム半導体層２ａとの界面に自動的に発生する。
ここで、酸化ガリウム半導体層２ａは、上述のａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の酸化ガリウムの結晶を含む膜、好ましくは、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムを含む膜である。これらの酸化ガリウムの量は多いほど好ましく、これらの酸化ガリウムからなる膜が好ましい。ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶の例としては、ε−Ｇａ2Ｏ3を、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の立方晶の例としては、γ−Ｇａ2Ｏ3を挙げることができる。
ここで、酸化ガリウム半導体層２ａは、上述のａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の酸化ガリウムの結晶を含む膜、好ましくは、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムを含む膜である。これらの酸化ガリウムの量は多いほど好ましく、これらの酸化ガリウムからなる膜が好ましい。ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶の例としては、ε−Ｇａ2Ｏ3を、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の立方晶の例としては、γ−Ｇａ2Ｏ3を挙げることができる。
一般に、酸化ガリウムの結晶はβ構造が安定構造で、ε構造やγ構造は準安定構造とされているが、ＧａＮ半導体層１上に形成されたε構造やγ構造の酸化ガリウム結晶は、ＧａＮ半導体層１の影響を受けて、半導体層として好適な欠陥もトラップサイトも少なく、かつ界面は平滑で粗さの少ないものとなる。また、通常使用の使用環境では経時変化も少ないものとなる。
酸化ガリウム半導体層２ａを形成する第１の方法は、ＧａＮ半導体層１の表面を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つの化学溶液によって酸化させる方法である。
この酸化方法としては、ＳＣ１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ ｓｏｌｕｔｉｏｎ １）（ＮＨ4ＯＨ（アンモニア水）−Ｈ2Ｏ2（過酸化水素）−Ｈ2Ｏ（水））、ＳＣ２（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ ｓｏｌｕｔｉｏｎ ２）（ＨＣｌ（塩酸）−Ｈ2Ｏ2−Ｈ2Ｏ）、ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）（Ｈ2ＳＯ4（硫酸）−Ｈ2Ｏ2−Ｈ2Ｏ）、バッファードフッ酸溶液（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ：ＢＨＦ）など通常は洗浄として用いられる方法を挙げることができる。バッファードフッ酸溶液は通常酸化膜を除去する方法として知られているが、除去とともに生成される酸化膜は、酸化ガリウム半導体層２ａとして好適な膜となる。
この酸化方法としては、ＳＣ１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ ｓｏｌｕｔｉｏｎ １）（ＮＨ4ＯＨ（アンモニア水）−Ｈ2Ｏ2（過酸化水素）−Ｈ2Ｏ（水））、ＳＣ２（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ ｓｏｌｕｔｉｏｎ ２）（ＨＣｌ（塩酸）−Ｈ2Ｏ2−Ｈ2Ｏ）、ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ ｈｙｄｒｏｇｅｎ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）（Ｈ2ＳＯ4（硫酸）−Ｈ2Ｏ2−Ｈ2Ｏ）、バッファードフッ酸溶液（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ：ＢＨＦ）など通常は洗浄として用いられる方法を挙げることができる。バッファードフッ酸溶液は通常酸化膜を除去する方法として知られているが、除去とともに生成される酸化膜は、酸化ガリウム半導体層２ａとして好適な膜となる。
この第１の方法によると、酸化ガリウム半導体層２ａの結晶面（酸化ガリウムの結晶面）はＧａＮ半導体層１表面の結晶面に揃えて配列される。このため、トラップの少ない良質な酸化ガリウム半導体層２ａを形成する上で第１の方法は特に好ましい。
なお、この第１の方法に際し、光照射を併用してもよい（Ｐｈｏｔｏ−Ｅｌｃｔｒｏｃｈｅｍｉｃａｌ Ｏｘｉｄａｔｉｏｎ）。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液にＧａＮ半導体層１を浸し、ＧａＮ半導体層１の表面に波長２８０ｎｍ以上３８０ｎｍ未満の紫外線（ＵＶ）光や波長１９０ｎｍ以上２８０ｎｍ未満の遠視外光（ＤＵＶ）を照射することによって、ＧａＮ半導体層１の表面を酸化させて酸化ガリウム半導体層２ａを形成してもよい。
また、第１の方法は、常温か加熱処理が加わっても２８０℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、不純物のプロファイルが変化する、応力が発生するなどの問題を生じやすい。
また、第１の方法は、常温か加熱処理が加わっても２８０℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、不純物のプロファイルが変化する、応力が発生するなどの問題を生じやすい。
酸化ガリウム半導体層２ａを形成する第２の方法は、ＧａＮ半導体層１の表面を、５００℃以下の雰囲気においてプラズマ酸化処理することによって酸化させて酸化膜を形成する方法である。また、ＧａＮ半導体層１の表面を、５００℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、酸化膜を形成してもよい。
酸化ガリウム半導体層２ａを形成する第３の方法は、ＧａＮ半導体層１の表面上に、７００℃以下の雰囲気において電子ビーム蒸着法および／または分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）法によって酸化膜を堆積させる方法である。また、ＧａＮ半導体層１の表面上に、８７０℃以下の雰囲気において化学的気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法によって酸化膜を堆積させる方法でもよい。また、ＧａＮ半導体層１の表面上に、７００℃以下の雰囲気においてハイドライド気相成長（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ）法によって酸化膜を堆積させる方法でもよい。また、ＧａＮ半導体層１の表面上に、５００℃以下の雰囲気において原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法によって酸化膜を堆積させる方法でもよい。また、ＧａＮ半導体層１の表面上に、５００℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行って酸化膜を堆積させる方法でもよい。
なお、これらの酸化ガリウム半導体層２ａの形成において酸素リッチな条件で成膜すると、ε構造の酸化ガリウムおよび／またはγ構造の酸化ガリウムが形成される。
酸化ガリウム半導体層２ａを形成する第４の方法は、ＧａＮ半導体層１の表面上に、５００℃以上の熱処理により酸化ガリウムを形成し、その後エッチングを行ってこの酸化ガリウムの厚さを３０ｎｍ以下にして、酸化ガリウム半導体層２ａを形成する方法である。
その後、酸化ガリウム半導体層２ａの上にゲート電極３を形成する（図５（ｃ））。
ゲート電極３は、ゲート電極を構成するゲート材料（メタル）を酸化ガリウム半導体層２ａの全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。
ゲート電極３の材料としては、例えばＰｔ、Ｎｉ、Ａｕを挙げることができる。
ゲート電極３の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、ＣＶＤ法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、ＣＶＤ法などによりゲート材料を堆積させ、フォトレジスト層を剥離することによりゲート電極３を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ゲート電極３を形成する場所を開口部とした層間膜を酸化ガリウム半導体層２ａの上に形成し、ゲート電極材料を堆積させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｎｇ）法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでゲート電極３を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
ゲート電極３は、ゲート電極を構成するゲート材料（メタル）を酸化ガリウム半導体層２ａの全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。
ゲート電極３の材料としては、例えばＰｔ、Ｎｉ、Ａｕを挙げることができる。
ゲート電極３の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、ＣＶＤ法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、ＣＶＤ法などによりゲート材料を堆積させ、フォトレジスト層を剥離することによりゲート電極３を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ゲート電極３を形成する場所を開口部とした層間膜を酸化ガリウム半導体層２ａの上に形成し、ゲート電極材料を堆積させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｎｇ）法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでゲート電極３を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
その後、ソース電極５およびドレイン電極６を形成して、半導体装置１００２を作製する。
ソース電極５およびドレイン電極６の形成方法としては下記の方法がある。
最初に、絶縁膜７ａを酸化ガリウム半導体層２ａおよびゲート電極３の上に形成（図５（ｄ））した後、リソグラフィとエッチングにより２次元電子ガス層４に達する開口を開け、ソース電極５およびドレイン電極６形成用の開口が形成された絶縁膜７、酸化ガリウム半導体層２、２次元電子ガス層４とする（図６（ａ））。その後、開口部にメタルを形成してドレイン電極５およびソース電極６を形成して半導体装置１００２を得る（図６（ｂ））。
最初に、絶縁膜７ａを酸化ガリウム半導体層２ａおよびゲート電極３の上に形成（図５（ｄ））した後、リソグラフィとエッチングにより２次元電子ガス層４に達する開口を開け、ソース電極５およびドレイン電極６形成用の開口が形成された絶縁膜７、酸化ガリウム半導体層２、２次元電子ガス層４とする（図６（ａ））。その後、開口部にメタルを形成してドレイン電極５およびソース電極６を形成して半導体装置１００２を得る（図６（ｂ））。
ここで、絶縁膜７ａとしては、例えばシリコン酸化膜、ＴＥＯＳ（Ｔｅｔｒａ−ｅｔｈｏｘｙ ｓｉｌａｎｅ）膜、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）膜、リンガラス膜、ポリイミド膜を挙げることができる。
また、ソース電極５およびドレイン電極６と２次元電子ガス層４との電気的接触においては、オーミック接触が好ましい。ソース電極５およびドレイン電極６は、Ｔｉ（チタン）およびＡｌ（アルミニウム）の積層体であってよいが、これに限るものではない。ソース電極５およびドレイン電極６としては、Ａｌ、Ｔｉのほか、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されていてもよい。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
また、ソース電極５およびドレイン電極６と２次元電子ガス層４との電気的接触においては、オーミック接触が好ましい。ソース電極５およびドレイン電極６は、Ｔｉ（チタン）およびＡｌ（アルミニウム）の積層体であってよいが、これに限るものではない。ソース電極５およびドレイン電極６としては、Ａｌ、Ｔｉのほか、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されていてもよい。また、これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
ソース電極５およびドレイン電極６材料の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、ＣＶＤ法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、ＣＶＤ法などによりソース電極５およびドレイン電極６材料を堆積させ、フォトレジスト層を剥離することによりソース電極５およびドレイン電極６を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ソース電極５およびドレイン電極６を形成する場所を開口部とした層間膜を酸化ガリウム半導体層２ａの上に形成し、ソース電極５およびドレイン電極６材料を堆積させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｎｇ）法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでソース電極５およびドレイン電極６を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
また、ソース電極５およびドレイン電極６を形成する場所を開口部とした層間膜を酸化ガリウム半導体層２ａの上に形成し、ソース電極５およびドレイン電極６材料を堆積させた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｎｇ）法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでソース電極５およびドレイン電極６を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
第１の実施の形態の製造方法による半導体装置（ＭＩＳＦＥＴ）１００２は、キャリアの散乱が抑制されて高い移動度をもつＨＥＭＴ構造の半導体装置となる。また、ヘテロ接合をするＧａＮ半導体層１および酸化ガリウム半導体層２はともにバンドギャップが広くて（ＧａＮ半導体層１は３．４ｅＶ、酸化ガリウム半導体層２は４．８〜５．０ｅＶ）絶縁耐圧が優れるので高パワー用途に適する。さらに、半導体層の欠陥が少なく、トラップ準位も少ない。
＜実施の形態２＞
実施の形態２では、図７から図１０を参照して、ヘテロ接合半導体を用いた高周波用途に好適な半導体装置（ＭＩＳＦＥＴ）１０２０および１０２１の製造方法について説明する。
実施の形態２では、図７から図１０を参照して、ヘテロ接合半導体を用いた高周波用途に好適な半導体装置（ＭＩＳＦＥＴ）１０２０および１０２１の製造方法について説明する。
最初に、基板１１１を準備してその上にバッファ層１１２および電子走行層１１３を順次形成する（図７（ａ））。ここで、基板１１１としてはＡｌ2Ｏ3基板、Ｓｉ基板、ＧａＮ基板を用いることができ、バッファ層１１２としてはＡｌＧａＮを好んで用いることができる。
バッファ層１１２としてＡｌＧａＮを用いたときは、Ａｌの濃度を厚さ方向に変えることが好ましい。その濃度は、例えば、下層を平均Ａｌ組成５０原子％、上層を平均Ａｌ組成２０原子％とする。
電子走行層（ＧａＮ半導体層）１１３はバッファ層１１２上にＧａＮをエピタキシャル成長させて形成する。電子走行層１１３としては、アンドープのＧａＮまたは１×１０17／ｃｍ3以下のキャリア濃度のＳｉがドープされたＧａＮを挙げることができる。
バッファ層１１２としてＡｌＧａＮを用いたときは、Ａｌの濃度を厚さ方向に変えることが好ましい。その濃度は、例えば、下層を平均Ａｌ組成５０原子％、上層を平均Ａｌ組成２０原子％とする。
電子走行層（ＧａＮ半導体層）１１３はバッファ層１１２上にＧａＮをエピタキシャル成長させて形成する。電子走行層１１３としては、アンドープのＧａＮまたは１×１０17／ｃｍ3以下のキャリア濃度のＳｉがドープされたＧａＮを挙げることができる。
次に、電子走行層１１３の上に酸化ガリウム半導体からなる電子供給層（酸化ガリウム半導体層）１１４を形成する（図７（ｂ））。
電子供給層１１４は、単結晶ＧａＮの結晶格子と面内格子定数ａがほぼ整合しているａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む膜である。このようにすると、電子供給層１１４である酸化ガリウム半導体の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに電子走行層１１３と電子供給層１１４との界面粗さも極めて小さなものになることを見出した。
電子供給層１１４がａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量は、５０体積％以上が好ましく、７０体積％以上がより好ましく、１００体積％がさらに一層好ましい。
ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量が多いほど好ましい。この量が増えるほど電子供給層１１４の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに電子走行層１１３と電子供給層１１４との界面粗さも少なくなる。
電子供給層１１４は、単結晶ＧａＮの結晶格子と面内格子定数ａがほぼ整合しているａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む膜である。このようにすると、電子供給層１１４である酸化ガリウム半導体の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに電子走行層１１３と電子供給層１１４との界面粗さも極めて小さなものになることを見出した。
電子供給層１１４がａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量は、５０体積％以上が好ましく、７０体積％以上がより好ましく、１００体積％がさらに一層好ましい。
ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のガリウム酸化物の結晶を含む量が多いほど好ましい。この量が増えるほど電子供給層１１４の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに電子走行層１１３と電子供給層１１４との界面粗さも少なくなる。
電子供給層１１４は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムからなることが好ましい。
ウルツ鉱構造のＧａＮの結晶構造は、ａ軸の格子定数が０．３１９ｎｍの六方晶であり、この構造のＧａＮと電子供給層１１４は結晶格子の整合性が高く、その両半導体が形成するヘテロ界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。
ここで、電子供給層１１４は、アンドープまたは５×１０18／ｃｍ3以下のｎ型の不純物がドープされてよい。
電子供給層１１４は、実施の形態１で説明した酸化ガリウム半導体層２ａと同じ方法で形成することができる。
なお、電子供給層１１４の形成に伴い、電子走行層１１３と電子供給層１１４の界面およびその近傍には２次元電子ガス層１１５が形成される。
ウルツ鉱構造のＧａＮの結晶構造は、ａ軸の格子定数が０．３１９ｎｍの六方晶であり、この構造のＧａＮと電子供給層１１４は結晶格子の整合性が高く、その両半導体が形成するヘテロ界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。
ここで、電子供給層１１４は、アンドープまたは５×１０18／ｃｍ3以下のｎ型の不純物がドープされてよい。
電子供給層１１４は、実施の形態１で説明した酸化ガリウム半導体層２ａと同じ方法で形成することができる。
なお、電子供給層１１４の形成に伴い、電子走行層１１３と電子供給層１１４の界面およびその近傍には２次元電子ガス層１１５が形成される。
その後、電子供給層１１４上に、ゲート絶縁膜１１６ａを形成する（図７（ｃ））。ゲート絶縁膜１１６ａは単層膜でも二層膜でも多層膜でもよい。
ゲート絶縁膜１１６ａとしては、Ａｌ2Ｏ3，ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、Ｔａ2Ｏ3、ＨｆＯ2、ＨｆＳｉＯxなどを、その形成方法としてはＡＬＤ法、ＰＥ−ＡＬＤ法、スパッタリング法、ＣＶＤ法などを挙げることができる。
ゲート絶縁膜１１６ａとしては、Ａｌ2Ｏ3，ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、Ｔａ2Ｏ3、ＨｆＯ2、ＨｆＳｉＯxなどを、その形成方法としてはＡＬＤ法、ＰＥ−ＡＬＤ法、スパッタリング法、ＣＶＤ法などを挙げることができる。
しかる後、ゲート絶縁膜１１６ａ上にゲート電極を形成するための電極材料（導電材料）を被着させ、リソグラフィとエッチングによってゲート電極１１７を形成する（図８（ａ））。電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
その後、絶縁膜１２１ａを形成する（図８（ｂ））。絶縁膜１２１ａとしては、例えばＳｉＯx、ＳｉＯＮ、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）、ポリイミドを挙げることができる。その形成法としては、例えばＣＶＤ法、スパッタリング法、塗布形成法を挙げることができる。
しかる後、ソース電極およびドレイン電極が電子供給層１１４と電気的接触をとるための開口１２２を絶縁膜１２１ａおよびゲート絶縁膜１１６ａにリソグラフィおよびエッチングにより開けて、開口１２２が形成された絶縁膜１２１およびゲート絶縁膜１１６を形成する（図８（ｃ））。
そして、開口１２２に電極材料（導電材料）を被着させ、リソグラフィとエッチングを行ってソース電極１１８とドレイン電極１１９を形成して、半導体装置１０２０が提供される（図９）。
ここで、ソース電極１１８およびドレイン電極１１９の材料をシンタリングによる熱処理で電子供給層１１４に拡散させ、ソース電極１１８およびドレイン電極１１９と２次元電子供給層１１５が電気的に導通がとれるようにしておく（図示なし）。
電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
しかる後、ソース電極およびドレイン電極が電子供給層１１４と電気的接触をとるための開口１２２を絶縁膜１２１ａおよびゲート絶縁膜１１６ａにリソグラフィおよびエッチングにより開けて、開口１２２が形成された絶縁膜１２１およびゲート絶縁膜１１６を形成する（図８（ｃ））。
そして、開口１２２に電極材料（導電材料）を被着させ、リソグラフィとエッチングを行ってソース電極１１８とドレイン電極１１９を形成して、半導体装置１０２０が提供される（図９）。
ここで、ソース電極１１８およびドレイン電極１１９の材料をシンタリングによる熱処理で電子供給層１１４に拡散させ、ソース電極１１８およびドレイン電極１１９と２次元電子供給層１１５が電気的に導通がとれるようにしておく（図示なし）。
電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
また、図１０に示すように、裏面側から電極材料（導電材料）を被着させて、基板１１１に接して裏面電極１２０が形成された半導体装置１０２１を製造してもよい（図１０）。このようにして製造された半導体装置１０２１は、裏面電極１２０により接地をとることが可能なので、電気動作が安定する。
ここで、電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
ここで、電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
実施の形態２によって提供される半導体装置１０２０および１０２１は、キャリアの散乱が抑制されて高い移動度をもつ半導体装置となる。また、ヘテロ接合している、電子走行層１１３を構成する窒化ガリウム半導体と電子供給層１４を構成する酸化ガリウム半導体はともにバンドギャップが広く、絶縁耐圧が優れるので高パワー用途に適する。さらに、半導体層の欠陥が少なく、トラップ準位も少ない。
以下、本発明の実施例について説明する。当然ながら、本発明はこのような特定の形式に限定されるものではなく、本発明の技術的範囲は特許請求の範囲により規定されるものである。
（実施例１）
実施例１ではガリウム窒化物半導体基板（ＧａＮ基板）上に形成される酸化ガリウムについて述べる。
実施例１ではガリウム窒化物半導体基板（ＧａＮ基板）上に形成される酸化ガリウムについて述べる。
まず、ＨＶＰＥ法で作製したｃ−ｐｌａｎｅのＧａＮ（０００１）基板を準備し、そのＧａＮ基板の主表面をＣＭＰによって研磨した。ＧａＮ基板の厚さは３３０μｍで、フリースタンディングであり、その結晶転移密度は１０6／ｃｍ2台で、キャリア密度は１．４×１０18／ｃｍ3である。ここで、このＧａＮはウルツ鉱構造の単結晶である。
そして、このＧａＮ基板を超音波浴槽中でアセトンおよびエタノールにより有機洗浄し、その後、硫酸と過酸化水素水を体積比で１：１の比率で混合させた混合液を用いて洗浄を行ってＧａＮ基板の表面に酸化膜を形成した。
そして、このＧａＮ基板を超音波浴槽中でアセトンおよびエタノールにより有機洗浄し、その後、硫酸と過酸化水素水を体積比で１：１の比率で混合させた混合液を用いて洗浄を行ってＧａＮ基板の表面に酸化膜を形成した。
次に、室温２３℃のクリンルーム中に１日放置した時点でのＧａＮ（０００１）基板上１に形成された酸化膜の状態を、断面ＴＥＭおよびそのデータを基にしたＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）解析により調べた。ＦＦＴ解析により、結晶の格子整合性が調べられる。断面ＴＥＭとしてはＪＥＭ−ＡＲＭ２００Ｆ（ＪＥＯＬ製）を用い、２００ｋＶで観察した。
輪帯暗照明による断面観察結果を図１１に示す。同図中の（ａ）は［１−１００］方向の断面観察図であり、（b）は(a)の断面ＴＥＭ像にＦＦＴ信号解析を施した像である。同図中の（ｃ）は［１−２１０］方向の断面観察図であり、（ｄ）は(ｃ)の断面ＴＥＭ像にＦＦＴ信号解析を施した像である。図１１（ｂ）および（ｄ）の白線は回折パターンを示す。その白線が一直線上にあると基板の結晶とその上に形成された膜の結晶格子が格子整合されていることになる。
観察の結果、白線は一直線上に並んでおり、ＧａＮ基板上に形成された膜はＧａＮ基板の結晶と結晶格子が整合し、その結晶面は基板であるＧａＮ（０００１）基板の結晶面に揃っていることが確認された。
なお、ここでは、ＧａＮ基板上に形成された膜の厚さが約１ｎｍの場合を例示したが、膜の厚さがより厚い場合（例えば３ｎｍ）でもその膜の結晶格子は整合し、また結晶面も基板であるＧａＮ（０００１）に揃っていることは確認されている。
次に、低速イオン散乱分光を行って、ＧａＮ基板上に形成された膜が６回対称性を持つガリウム酸化物であることを確認した。
観察の結果、白線は一直線上に並んでおり、ＧａＮ基板上に形成された膜はＧａＮ基板の結晶と結晶格子が整合し、その結晶面は基板であるＧａＮ（０００１）基板の結晶面に揃っていることが確認された。
なお、ここでは、ＧａＮ基板上に形成された膜の厚さが約１ｎｍの場合を例示したが、膜の厚さがより厚い場合（例えば３ｎｍ）でもその膜の結晶格子は整合し、また結晶面も基板であるＧａＮ（０００１）に揃っていることは確認されている。
次に、低速イオン散乱分光を行って、ＧａＮ基板上に形成された膜が６回対称性を持つガリウム酸化物であることを確認した。
その後、ＧａＮ基板上に形成されたガリウム酸化膜の表面粗さをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によって測定した。ここで、ＡＦＭとしてはＤＮＦ Ｌ−ｔｒａｃｅ（ＳＩＩ製）を用い、１μｍ×１μｍの領域を測定した。
その結果を図１２に示す。その表面粗さＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）は０．０８７ｎｍと大変小さいものであることが確認された。
ＧａＮ基板上に形成されたガリウム酸化膜の厚さは約１ｎｍと薄いものであり、ＧａＮ基板とこのガリウム酸化膜との界面の界面粗さも同様に小さい。したがって、ＧａＮとガリウム酸化膜からなる半導体ヘテロ接合面は極めて平滑で、そこでのキャリアの散乱は小さいものとなる。
その結果を図１２に示す。その表面粗さＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）は０．０８７ｎｍと大変小さいものであることが確認された。
ＧａＮ基板上に形成されたガリウム酸化膜の厚さは約１ｎｍと薄いものであり、ＧａＮ基板とこのガリウム酸化膜との界面の界面粗さも同様に小さい。したがって、ＧａＮとガリウム酸化膜からなる半導体ヘテロ接合面は極めて平滑で、そこでのキャリアの散乱は小さいものとなる。
以上説明したように、バンドギャップが広く、電子などのキャリアの移動度が高く、かつ絶縁耐圧も優れる半導体装置が提供される。このため、本発明による半導体装置は高周波特性に優れ、ポスト５Ｇなどで要求されるパワーにも応えるものとなる。
したがって、本発明の半導体装置は、スマート社会やポスト５Ｇ世界を切り開く上でのキーデバイスに育つ可能性を秘めている。
したがって、本発明の半導体装置は、スマート社会やポスト５Ｇ世界を切り開く上でのキーデバイスに育つ可能性を秘めている。
１：ＧａＮ半導体層（ＧａＮ基板）
２：酸化ガリウム半導体層
２ａ：酸化ガリウム半導体層
３：ゲート電極
４：２次元電子ガス層
４ａ：２次元電子ガス層
５：ソース電極
６：ドレイン電極
７：絶縁膜
７ａ：絶縁膜
１１１：基板
１１２：バッファ層
１１３：電子走行層（ＧａＮ半導体層）
１１４：電子供給層（酸化ガリウム半導体層）
１１５：２次元電子ガス層
１１６：ゲート絶縁膜
１１６ａ：ゲート絶縁膜
１１７：ゲート電極
１１８：ソース電極
１１９：ドレイン電極
１２０：裏面電極（接地電極）
１２１：絶縁膜
１２１ａ：絶縁膜
１２２：開口
１００１：半導体装置
１００２：半導体装置
１０２０：半導体装置
１０２１：半導体装置
２００１：酸素原子（Ｏ）
２００２：ガリウム原子（Ｇａ）
２０１１：結晶格子
２０２１：格子定数ａ1
２０２２：格子定数ａ2
２０２３：格子定数ａ3
２：酸化ガリウム半導体層
２ａ：酸化ガリウム半導体層
３：ゲート電極
４：２次元電子ガス層
４ａ：２次元電子ガス層
５：ソース電極
６：ドレイン電極
７：絶縁膜
７ａ：絶縁膜
１１１：基板
１１２：バッファ層
１１３：電子走行層（ＧａＮ半導体層）
１１４：電子供給層（酸化ガリウム半導体層）
１１５：２次元電子ガス層
１１６：ゲート絶縁膜
１１６ａ：ゲート絶縁膜
１１７：ゲート電極
１１８：ソース電極
１１９：ドレイン電極
１２０：裏面電極（接地電極）
１２１：絶縁膜
１２１ａ：絶縁膜
１２２：開口
１００１：半導体装置
１００２：半導体装置
１０２０：半導体装置
１０２１：半導体装置
２００１：酸素原子（Ｏ）
２００２：ガリウム原子（Ｇａ）
２０１１：結晶格子
２０２１：格子定数ａ1
２０２２：格子定数ａ2
２０２３：格子定数ａ3
Claims (13)
- 窒化ガリウム半導体層および酸化ガリウム半導体層を有し、
前記窒化ガリウム半導体層と前記酸化ガリウム半導体層とはヘテロ接合をなし、
前記酸化ガリウム半導体層は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶を含む、半導体装置。 - 窒化ガリウム半導体層および酸化ガリウム半導体層を有し、
前記窒化ガリウム半導体層と前記酸化ガリウム半導体層とはヘテロ接合をなし、
前記酸化ガリウム半導体層は、ａ軸の格子定数が０．２８ｎｍ以上０．３４ｎｍ以下のＧａ2Ｏ3結晶からなる、半導体装置。 - 前記Ｇａ2Ｏ3結晶は、六方晶または立方晶の少なくとも何れかの結晶である、請求項１または２記載の半導体装置。
- 前記酸化ガリウム半導体層の表面粗さが０ｎｍ以上０．５ｎｍ以下である、請求項１から３の何れかに記載の半導体装置。
- 前記酸化ガリウム半導体層の表面粗さが０ｎｍ以上０．２ｎｍ以下である、請求項１から３の何れかに記載の半導体装置。
- 前記酸化ガリウム半導体層の厚さが２ｎｍ以上３０ｎｍ以下である、請求項１から５の何れかに記載の半導体装置。
- ゲート電極、ソース電極およびドレイン電極を備え、前記ゲート電極は前記酸化ガリウム半導体層にショットキー接続されている、請求項１から６の何れかに記載の半導体装置。
- ゲート電極、ソース電極およびドレイン電極を備え、前記ゲート電極は絶縁体層を介して前記酸化ガリウム半導体層に載置されている、請求項１から６の何れかに記載の半導体装置。
- 請求項１から８の何れか１記載の半導体装置の製造方法であって、
窒化ガリウム結晶基板を準備する基板準備工程と、
前記窒化ガリウム結晶基板上に酸化ガリウム半導体層を形成する酸化ガリウム半導体層形成工程を有する、半導体装置の製造方法。 - 前記窒化ガリウム結晶基板はウルツ鉱構造の単結晶である、請求項９記載の半導体装置の製造方法。
- 前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも１つを使用して表面処理するステップを含む、請求項９または１０記載の半導体装置の製造方法。
- 前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、５００℃以下でプラズマ酸化、オゾン酸化の少なくとも何れか１の酸化処理をするステップを含む、請求項９または１０記載の半導体装置の製造方法。
- 前記酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板上に、７００℃以下で電子ビーム蒸着、７００℃以下でＭＢＥ、８７０℃以下でＣＶＤ、７００℃以下でＨＶＰＥ、４００℃以下でＡＬＤ、５００℃以下でスパッタリングからなる群から選択された少なくとも１つの方法を使用して酸化物を形成するステップを含む、請求項９または１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018144691A JP7160318B2 (ja) | 2018-08-01 | 2018-08-01 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018144691A JP7160318B2 (ja) | 2018-08-01 | 2018-08-01 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020021829A true JP2020021829A (ja) | 2020-02-06 |
| JP7160318B2 JP7160318B2 (ja) | 2022-10-25 |
Family
ID=69589092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018144691A Active JP7160318B2 (ja) | 2018-08-01 | 2018-08-01 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7160318B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020105038A (ja) * | 2018-12-26 | 2020-07-09 | 国立研究開発法人物質・材料研究機構 | 半導体基板、半導体基板の製造方法およびそれを用いた半導体装置 |
| CN111799326A (zh) * | 2020-08-03 | 2020-10-20 | 无锡职业技术学院 | 一种新型二维电子气浓度调控的晶体管结构及制作方法 |
| CN111933519A (zh) * | 2020-08-28 | 2020-11-13 | 西安电子科技大学 | 一种非层状二维氧化镓薄膜的制备方法 |
| WO2021176833A1 (ja) * | 2020-03-03 | 2021-09-10 | ローム株式会社 | 半導体装置およびそれを含む半導体パッケージならびに半導体装置の製造方法 |
| CN113972262A (zh) * | 2021-10-18 | 2022-01-25 | 西安邮电大学 | 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104726935A (zh) * | 2013-12-24 | 2015-06-24 | 株式会社田村制作所 | Ga2O3系晶体膜的成膜方法和晶体层叠结构体 |
| JP2016157878A (ja) * | 2015-02-25 | 2016-09-01 | 株式会社Flosfia | 結晶性酸化物半導体膜、半導体装置 |
| JP2017007871A (ja) * | 2015-06-16 | 2017-01-12 | 国立研究開発法人物質・材料研究機構 | ε−Ｇａ２Ｏ３単結晶、ε−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子 |
-
2018
- 2018-08-01 JP JP2018144691A patent/JP7160318B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104726935A (zh) * | 2013-12-24 | 2015-06-24 | 株式会社田村制作所 | Ga2O3系晶体膜的成膜方法和晶体层叠结构体 |
| US20150179445A1 (en) * | 2013-12-24 | 2015-06-25 | Tamura Corporation | Method of Forming Ga2O3-Based Crystal Film and Crystal Multilayer Structure |
| JP2015120620A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社タムラ製作所 | Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体 |
| JP2016157878A (ja) * | 2015-02-25 | 2016-09-01 | 株式会社Flosfia | 結晶性酸化物半導体膜、半導体装置 |
| JP2017007871A (ja) * | 2015-06-16 | 2017-01-12 | 国立研究開発法人物質・材料研究機構 | ε−Ｇａ２Ｏ３単結晶、ε−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子 |
Non-Patent Citations (1)
| Title |
|---|
| NISHINAKA, HIROYUKI ET AL.: "Heteroepitaxial growth of ε-Ga2O3 thin films on cubic (111) MgO and (111) yttria-stablized zirconia", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Volume55, Number12, JPN6021021251, 11 November 2016 (2016-11-11), JP, pages 1 - 1202, ISSN: 0004747739 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020105038A (ja) * | 2018-12-26 | 2020-07-09 | 国立研究開発法人物質・材料研究機構 | 半導体基板、半導体基板の製造方法およびそれを用いた半導体装置 |
| WO2021176833A1 (ja) * | 2020-03-03 | 2021-09-10 | ローム株式会社 | 半導体装置およびそれを含む半導体パッケージならびに半導体装置の製造方法 |
| CN111799326A (zh) * | 2020-08-03 | 2020-10-20 | 无锡职业技术学院 | 一种新型二维电子气浓度调控的晶体管结构及制作方法 |
| CN111799326B (zh) * | 2020-08-03 | 2023-10-13 | 无锡职业技术学院 | 一种新型二维电子气浓度调控的晶体管结构及制作方法 |
| CN111933519A (zh) * | 2020-08-28 | 2020-11-13 | 西安电子科技大学 | 一种非层状二维氧化镓薄膜的制备方法 |
| CN111933519B (zh) * | 2020-08-28 | 2023-11-14 | 西安电子科技大学 | 一种非层状二维氧化镓薄膜的制备方法 |
| CN113972262A (zh) * | 2021-10-18 | 2022-01-25 | 西安邮电大学 | 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法 |
| CN113972262B (zh) * | 2021-10-18 | 2023-06-13 | 西安邮电大学 | 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7160318B2 (ja) | 2022-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7160318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6599644B1 (en) | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide | |
| JP5204105B2 (ja) | 基板上への単結晶ＧｅＮの成長 | |
| JP7067702B2 (ja) | 窒化ガリウム系の半導体装置及びその製造方法 | |
| JP5599089B2 (ja) | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 | |
| CN111684605B (zh) | 半导体装置及其制造方法 | |
| US20120211723A1 (en) | Graphene-containing semiconductor structures and devices on a silicon carbide substrate having a defined miscut angle | |
| US20180190789A1 (en) | Method and system for in-situ etch and regrowth in gallium nitride based devices | |
| JP2019012826A (ja) | ガリウム窒化物半導体基板、ガリウム窒化物半導体装置、撮像素子およびそれらの製造方法 | |
| CN111490100B (zh) | 半导体装置及其制造方法 | |
| US8907381B2 (en) | Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer | |
| US11721721B2 (en) | Germanium nitride layers on semiconductor structures, and methods for forming the same | |
| CN110957353A (zh) | 半导体装置 | |
| JP7162833B2 (ja) | 半導体装置の製造方法 | |
| US20140021514A1 (en) | Nitride-based semiconductor device | |
| JP7191322B2 (ja) | 半導体基板の製造方法 | |
| TW201234491A (en) | A method for fabricating a semiconductor device | |
| US9991345B2 (en) | Semiconductor device | |
| Motayed et al. | Chemicophysical surface treatment and the experimental demonstration of Schottky-Mott rules for metal∕ semiconductor heterostructure interfaces | |
| TW200400651A (en) | Method for producing group III nitride compound semiconductor device | |
| US11189724B2 (en) | Method of forming a top epitaxy source/drain structure for a vertical transistor | |
| JP2021044460A (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| US20200212037A1 (en) | Minimum width device for power saving | |
| JP2020009884A (ja) | 半導体装置、半導体装置の使用方法およびその半導体装置の製造方法 | |
| TWI652820B (zh) | 半導體結構的製造方法及半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7160318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |