JP2021044460A - Mis型半導体装置およびその製造方法 - Google Patents

Mis型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2021044460A
JP2021044460A JP2019166729A JP2019166729A JP2021044460A JP 2021044460 A JP2021044460 A JP 2021044460A JP 2019166729 A JP2019166729 A JP 2019166729A JP 2019166729 A JP2019166729 A JP 2019166729A JP 2021044460 A JP2021044460 A JP 2021044460A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
type semiconductor
hydrogen
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019166729A
Other languages
English (en)
Other versions
JP7373838B2 (ja
Inventor
尚秀 山口
Naohide Yamaguchi
尚秀 山口
陽介 笹間
Yosuke Sasama
陽介 笹間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2019166729A priority Critical patent/JP7373838B2/ja
Publication of JP2021044460A publication Critical patent/JP2021044460A/ja
Priority to JP2023178336A priority patent/JP2023179710A/ja
Application granted granted Critical
Publication of JP7373838B2 publication Critical patent/JP7373838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ダイヤモンド半導体による移動度の高いMIS型半導体装置およびその製造方法を提供する。【解決手段】半導体層22と絶縁体層23と導電体層24がこの順で積層されたp型のMIS型半導体装置101であって、半導体層は少なくとも絶縁体層と接する部分の一部が水素終端されたダイヤモンドからなり、閾値電圧が負電圧である。絶縁体層は、窒化ホウ素からなるのが好ましい。製造方法は、第1主表面が水素で終端された半導体層を形成することと、水素終端ダイヤモンド層に接して窒化ホウ素からなる絶縁体層を形成することと、絶縁体層の少なくとも一部の上に導電体層を形成することと、を含む。水素終端半導体層を形成すること、絶縁体層を形成すること及びその両者の間の雰囲気は、真空、水素ガス、不活性ガス及び不活性ガスが添加された水素ガスの何れかとする。【選択図】図1

Description

本発明はMIS型半導体装置およびその製造方法に係り、特にダイヤモンド半導体を用いたセーフティ、省エネルギー、かつ移動度が高くて高速動作に適するMIS型半導体装置およびその製造方法に関する。
半導体ダイヤモンドは、広いバンドギャップエネルギー(5.47eV)、低い比誘電率(5.7)、高い絶縁破壊電界強度(10MV/cm)、高いキャリア飽和速度(電子および正孔についてそれぞれ1.5〜2.7×10cm/sおよび0.85〜1.2×10cm/s)、高い熱伝導率(22W/cm・K)および高いキャリア移動度(電子および正孔についてそれぞれ4500cm/V・sおよび3800cm/V・s)といったいくつかの際立った物理的特性を有している。ここで、上記の特性値は室温での値である。
このため、半導体としてダイヤモンドを用いた電子デバイスは、大電力動作、高速・高周波動作、高耐圧および高い熱限界を示すとして期待されている。
特に、ダイヤモンドを半導体として用いたMIS(Metal Insulator Semiconductor)型半導体装置は、高性能インバーターや高出力高周波増幅器を構成する上でのコア素子として注目されている。
ダイヤモンド半導体は、現在のパワーデバイス用材料の主流として用いられているシリコン(Si)やシリコンカーバイド(SiC)に比べてキャリアの移動度が高い。この高移動度のため、ダイヤモンドを半導体として用いたMIS型半導体装置は、オン抵抗が低くなって損失が抑えられ、またスイッチング時間が短くなって素子を高速に動作させるポテンシャルをもつ。
近年、水素終端のダイヤモンド半導体が盛んに検討されている(非特許文献1参照)。
これは、ダイヤモンド半導体では、ドーパントの活性化エネルギーが大きく高いキャリア密度と移動度を両立するのが容易ではないのが1つの要因になっている。
また、ダイヤモンドを気相合成で製造する場合、気相合成の工程で必須のプロセスガスである水素原子の関係で、自動的にダイヤモンドの表面がほぼ完全に水素終端されることももう1つの要因として挙げることができる。
水素終端ダイヤモンド半導体は、工程数を削減できるという製造面での優位性に加え、水素終端がほぼ完全になされるため、高い品質を得やすいという特徴がある。
ダイヤモンド半導体の表面が水素終端されると、ダイヤモンド半導体の表面近傍に電気伝導領域が存在するようになり、p型の半導体になる。
近年の研究では、水素終端のダイヤモンド半導体の表面近傍の電気伝導の発現は、ダイヤモンド半導体の表面に吸着した、あるいはダイヤモンド半導体に接して形成された絶縁膜中に存在した負の電荷の寄与によるものとされており、この負の電荷の起源としては、例えば、吸着ガスとしては二酸化窒素(NO)、オゾン(O)、固体としては酸化タングステン(WO)、酸化モリブデン(MoO)、酸化バナジウム(V)、酸化ニオブ(Nb)および酸化アルミニウム(Al)が挙げられている(非特許文献2)。
非特許文献3では、ダイヤモンドの表面に形成されたAl膜の酸素点欠陥やAl欠損などによる非占有準位が負に帯電することにより、ダイヤモンド表面近傍にホールを誘起して電気伝導が発現することが開示されている。
さらに、非特許文献4には、ダイヤモンドの表面近傍に高濃度のホールを蓄積すべくダイヤモンドをNOガスに晒した後、Al膜で封止してFET(Field Effect Transistor)を作製した例が開示されている。
IEEE Electron Device Letters,39,1373(2018) Phys.Status Solidi A,1800681(2018) Scientific Reports,7,42368(2017) Jpn.J.Appl.Phys.,56,01AA01(2017) APL Materials,6,111105(2018) Phys.Status Solidi RRL,1700401(2018)
上記のように、ダイヤモンド半導体は、MIS型半導体装置用として優れた材料特性を有し、水素終端により生産性や品質の課題も解決しつつある。
しかし、水素終端されたダイヤモンド半導体層を用いたMIS型半導体装置を製造してみると、製造されたMIS型半導体装置は、ホールの移動度が不十分で低消費電力および高速動作に資さないという問題があった。また、非電圧印加時に電流が流れることは消費電力上もセーフティ上も好ましくないが、この電流の低減と移動度の向上は両立しなかった。
本発明が解決しようとする課題は、セーフティ、省エネルギー、かつ移動度が高くて高速動作に適するダイヤモンド半導体によるMIS型半導体装置およびその製造方法を提供することである。
本発明の構成を下記に示す。
(構成1)
半導体層と絶縁体層と導電体層を有し、前記絶縁体層が前記半導体層と前記導電体層で挟まれたp型のMIS型半導体装置であって、
前記半導体層は少なくとも前記絶縁体層と接する部分の一部が水素終端されたダイヤモンドからなり、
閾値電圧VTHが負電圧である、MIS型半導体装置。
(構成2)
前記絶縁体層は窒化ホウ素からなる、構成1記載のMIS型半導体装置。
(構成3)
前記絶縁体層は窒化ホウ素の単結晶からなる、構成1または2記載のMIS型半導体装置。
(構成4)
前記絶縁体層は六方晶窒化ホウ素(h−BN)からなる、構成1から3の何れか1記載のMIS型半導体装置。
(構成5)
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上5×1011cm−2以下である、構成1から4の何れか1記載のMIS型半導体装置。
(構成6)
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上1×1011cm−2以下である、構成1から4の何れか1記載のMIS型半導体装置。
(構成7)
前記導電体層はグラファイトからなる、構成1から6の何れか1記載のMIS型半導体装置。
(構成8)
水素で終端されたダイヤモンドからなる第1主表面を有する半導体層を形成することと、
前記半導体層の水素で終端された面の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記半導体層を形成することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、MIS型半導体装置の製造方法。
(構成9)
第1主表面の少なくとも一部にダイヤモンドからなる半導体層が露出している部分を有する部材を準備する部材準備することと、
前記半導体層が露出している部分の少なくとも一部を水素処理することと、
前記半導体層の前記水素処理された部分の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記水素処理することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、MIS型半導体装置の製造方法。
(構成10)
前記絶縁体層を形成することの雰囲気が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、構成8または9記載のMIS型半導体装置の製造方法。
(構成11)
前記絶縁体層は窒化ホウ素からなる、構成8から10の何れか1記載のMIS型半導体装置の製造方法。
(構成12)
前記絶縁体層は窒化ホウ素の単結晶からなる、構成8から11の何れか1記載のMIS型半導体装置の製造方法。
(構成13)
前記絶縁体層は六方晶窒化ホウ素(h−BN)からなる、構成8から12の何れか1記載のMIS型半導体装置の製造方法。
(構成14)
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上5×1011cm−2以下である、構成8から13の何れか1記載のMIS型半導体装置の製造方法。
(構成15)
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上1×1011cm−2以下である、構成8から13の何れか1記載のMIS型半導体装置の製造方法。
(構成16)
前記不活性ガスはアルゴンガスである、構成8から15の何れか1記載のMIS型半導体装置の製造方法。
(構成17)
前記雰囲気の圧力は大気圧である、構成8または9に記載のMIS型半導体装置の製造方法。
本発明によれば、セーフティ、省エネルギー、かつ移動度が高くて高速動作に適するダイヤモンド半導体によるMIS型半導体装置およびその製造方法を提供することが可能になる。
本発明のMIS型半導体装置の構造を示す断面図。 本発明の半導体層とゲート絶縁体層の結晶構造を示す鳥瞰図。 本発明のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 本発明のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 本発明のMIS型半導体装置の製造工程を説明するフローチャート図。 本発明のMIS型半導体装置の製造工程を説明するフローチャート図。 実施例1のMIS型半導体装置の構造を示す断面図。(a)は上面から見た平面視図、(b)は(a)のAとA′を結ぶ線で断面をとったときの断面図、(c)は(a)のBとB′を結ぶ線で断面をとったときの断面図。 実施例1のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 実施例1のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 実施例1のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 実施例1のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 実施例1のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 実施例1のMIS型半導体装置の製造工程を断面図にて示した製造工程図。 実施例1で使用した処理装置構成の概要図。 実施例1で使用した処理装置構成の概要図。 実施例1で作製したMIS型半導体装置の上面写真。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。 実施例1で作製したMIS型半導体装置の電気特性を示す特性図。
(実施の形態1)
以下本発明を実施するための形態について図面を参照しながら説明する。
<コンセプト>
前述のように、これまでの水素終端ダイヤモンド半導体では、水素終端された半導体表面近傍の電気伝導にはダイヤモンド半導体の表面に付着した、あるいはダイヤモンド半導体に接した絶縁膜中の負電荷が必要と考えられてきた。
それに対し、発明者は、この負電荷は必ずしも必要ではなく、むしろ負電荷はクーロン散乱によって電荷キャリアの移動度を低下させるとともに、ノーマリオン動作(すなわち、正の閾値電圧VTH)を引き起こす要因になると考えた。そこで、水素終端ダイヤモンド表面形成後大気に暴露することなく、水素終端されたダイヤモンド半導体に接した絶縁膜を形成することで、負電荷密度を低減し、高いキャリア移動度(ホール移動度)と負の閾値電圧VTHを両立して得られることを見出した。
なお、本発明では、閾値電圧VTHは、MIS型半導体装置において、ソースに対してゲートに印加したゲート電圧Vに対するソースとドレイン間に流れるドレイン電流Iの絶対値の平方根(|I1/2)の特性曲線を直線近似し、I=0に外挿したときのゲート電圧Vの値のことをいう。
ここで、ゲート絶縁膜は、材料を限定されるものではなく、例えば、窒化ホウ素、酸化アルミニウム、酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化チタン、酸化タンタル、酸化イットリウム、酸化ジルコニウム、酸化ランタンアルミニウム、フッ化カルシウムからなる単層膜またはこれらの膜からなる複合膜を挙げることができる。
この中で、ゲート絶縁膜は、窒化ホウ素が好ましく、単結晶の窒化ホウ素がより好ましく、六方晶窒化ホウ素(h−BN)がより一層好ましい。また、絶縁膜を複合膜とするときは、水素終端ダイヤモンド層に接する面の膜を窒化ホウ素からなる膜とすることが好ましく、単結晶の窒化ホウ素からなる膜とすることがより好ましく、六方晶窒化ホウ素(h−BN)からなる膜とすることがより一層好ましい。
ゲート絶縁膜として、窒化ホウ素、好ましくは単結晶の窒化ホウ素、より一層好ましくは六方晶窒化ホウ素(h−BN)を用いた場合は、よりホール移動度を高めることができ、また、閾値電圧VTHはより大きな負電圧となって制御性も向上するという効果が得られる。
実験およびシミュレーションを駆使して詳細に検討した結果、本発明の方法では、水素終端された半導体表面近傍の電気伝導にはダイヤモンド半導体の表面に付着した、およびダイヤモンド半導体に接した絶縁膜中の負電荷は少なく、ゲートに印加した電圧で水素終端近傍のダイヤモンド半導体層の伝導が制御でき、しかも負電荷による散乱が抑えられる。また、例えば、ゲート絶縁膜としてh−BNを用いた場合、移動度は5×10cm−1−1以上という高いものであった。
閾値電圧VTHが負電位であるp型のMIS半導体装置において、ゲート電圧Vが0のときドレイン電流Iは必ずしも0になるとは限らない。ゲート電圧Vに対するドレイン電流I特性がV=0近傍で裾を引くように変化している場合、すなわち上記|I1/2の特性曲線が近似直線からI=0近傍で解離する場合は、V=0でドレイン電流Iが流れることがある。
しかしながら本発明の構成では、例えばゲート絶縁膜として六方晶窒化ホウ素(h−BN)を用いた場合、|I1/2の近似直線は|I1/2の実測とよく一致し、V=0でドレイン電流Iは4×10−4mA・mm−1より少なくなった。すなわち、本発明のMIS型半導体装置は、ノーマリーオフ、すなわちゲート電極に電圧が印加されていない状態では電流が流れない省エネルギーに好適な特性を有する。ゲート電極に電圧を印加しない待機状態では、ドレイン電流Iが流れないため、セーフティ上も優れる。また、上述のようにホール移動度が高いため、オン抵抗を下げることができ、これによって導通損失を抑えることができるため、動作時も省エネルギーになる。
また、発明者は、水素終端ダイヤモンド半導体層表面に接してゲート絶縁膜を形成し、閾値電圧VTHを負電圧とする1つの方法として、水素終端半導体層形成工程直後から絶縁体層形成工程直前までの間の雰囲気が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つとすればよいことを発見した。なお、水素終端半導体層形成工程と絶縁体層形成工程の両工程間の工程としては、例えば、試料の搬送工程や試料の一時保管工程を挙げることができる。ここで、絶縁膜としては、上記のように、窒化ホウ素が好ましく、単結晶の窒化ホウ素がより好ましく、六方晶窒化ホウ素(h−BN)がより一層好ましい。
<構造と特徴>
本発明のMIS型半導体装置101は、図1に示すように、ダイヤモンド基板21、ダイヤモンド半導体層22、ゲート絶縁体層(ゲート絶縁膜)23および導電体層(ゲート電極)24を基本構成要素とし、他に、ソース電極およびその配線28、ドレイン電極およびその配線29、ゲート電極配線27、絶縁膜25、低抵抗化層26を有する構造をもつ。ここで、ダイヤモンド半導体層22の少なくとも第1主表面は、後述のように水素終端処理されている。
ここで、基板がダイヤモンド以外であっても基板上にダイヤモンドからなる薄膜を形成し、それをダイヤモンド半導体層22としてもよい。また、ダイヤモンド基板21を半導体層として利用し、ダイヤモンド基板21の表層部をダイヤモンド半導体層22としてもよい。肝要なことは、ダイヤモンドからなる半導体層がゲート絶縁膜23と接していることである。ここで、ダイヤモンドからなる半導体層(ダイヤモンド半導体層)22には、ドーパントが含まれていてもよい。
本発明は材料的に優れた電気的特性を有するダイヤモンドからなる半導体層を有するMIS型半導体装置に関するものであるが、本発明のMIS型半導体装置の構造で、よりその効果を高めるための特徴的なことの1つは、ゲート絶縁体層23が窒化ホウ素からなること、より好ましくは窒化ホウ素の単結晶からなること、さらにより一層好ましくは六方晶窒化ホウ素(h−BN)からなることである。
窒化ホウ素の構造体としては、アモルファス構造のアモルファス窒化ホウ素(a−BN)、c軸方向の積層構造の乱れた乱層窒化ホウ素(t−BN)、立方晶系閃亜鉛鉱型の立方晶窒化ホウ素(c−BN)、六方晶系グラファイト構造の六方晶窒化ホウ素(h−BN)および六方晶系ウルツ鉱型構造のウルツ鉱窒化ホウ素(w−BN)が知られている。
これらの窒化ホウ素(BN)の中で、ゲート絶縁体層23としては、ゲート絶縁体層23中の電荷トラップを減らす観点から、六方晶窒化ホウ素(h−BN)が一番好ましく、それが単結晶となっていることがより好ましい。
これまでに報告されたダイヤモンド半導体を用いたMIS型半導体装置(ダイヤモンド電界効果トランジスタ)では、ゲート絶縁体層(ゲート絶縁膜)は、多くは非晶質の膜で、主に蒸着法や原子層堆積法(ALD法)によって形成されていた。これらの方法によって形成されたゲート絶縁体層は、原子欠損等に起因する電荷トラップ密度が比較的高く、ダイヤモンド半導体層との界面にも比較的高い界面準位が形成される。このようなトラップ(準位)に捕獲された電荷は、キャリアの移動度を低下する要因となる。
ダイヤモンドは各炭素原子が周りの4つの原子と共有結合で結び付いた結晶からなる。ダイヤモンドの表面では、結合手が余る。この未結合手は不安定で、表面準位として振る舞う。
未結合手は水素と結合させ安定化することができる。この状態を水素終端と呼ぶ。
例えば、化学気相合成したダイヤモンドの表面は、合成中に水素プラズマに晒されるため水素終端となる。このような水素終端ダイヤモンド表面を使えば、ダイヤモンド側の表面準位密度を低減できる。
一方、h−BNの表面は構造上、未結合手をもたない。そのため、h−BNと水素終端ダイヤモンドの接合界面の界面準位密度は低い。さらに、単結晶h−BNからなる絶縁体層(絶縁膜)中のトラップ密度は小さい。これらのことから、絶縁体層中のトラップや界面準位に捕獲された電荷によるキャリア散乱を低減できる。
また、h−BNの絶縁破壊電界(c軸平行)は約12MV/cmと大きいため、高密度キャリアの誘起によって低オン抵抗も得られる。さらに、h−BNと水素終端ダイヤモンド(111)表面との格子不整合は約0.7%であり、格子欠陥や歪みの少ない界面形成に向いている。これも、MIS型半導体装置の特性向上に利する。ここで、参考までに、h−BNと水素終端ダイヤモンド結晶(111)の結晶構造鳥瞰模式図を図2に示す。図2中の11は炭素、12は水素、13はホウ素そして14は窒素の各原子である。
ゲート絶縁体層23は、ホウ素と窒素からなる1原子ペア層以上300nm以下の厚さが好ましく、1nm以上100nm以下がより好ましい。
1原子ペア層以上の稠密な膜になるとリーク電流が抑えられ、ゲート絶縁体層として機能しやすくなる。トンネル電流を含めたリーク電流を抑制するためには1nm以上の厚さが好ましい。
また、ゲート絶縁体層23の厚さが300nm以下の場合、MIS型半導体装置として十分な静電容量を得やすくなる。
ダイヤモンド半導体層22は、結晶面が(100)または(111)の単結晶であることが好ましい。
ダイヤモンド半導体層22とゲート絶縁体層23との界面に存在する荷電不純物の密度(界面の濃度)は、0cm−2以上5×1011cm−2以下、より好ましくは0cm−2以上1×1011cm−2以下とすることが好ましい。荷電不純物の密度がこの範囲にあると、ダイヤモンド半導体層22の水素終端された表面近傍に形成されるチャネル層を移動するホールの荷電不純物による散乱が抑制されて、高い移動度を有するMIS型半導体装置101を供給することが可能となる。
ここで、MIS型半導体装置101は、ゲート電極24に印加する負電位によって前記チャネル層にホールを誘起する。一方、ゲート電極24に電圧が印加されない場合は、シャットオフの状態になり、MIS型半導体装置101はノーマリーオフ動作となる。荷電不純物の密度が上記範囲に収まっている場合は、その荷電不純物によって誘起されるホールは極少量のため、ゲート電極24に電圧が印加されないときのソースドレイン間のリーク電流は大変小さい。
発明者は、水素終端後からゲート絶縁体層23によって水素終端面が覆われるまでの間、試料を真空やArガスなどの不活性ガス環境に置いておくという比較的簡単な処理により、荷電不純物の密度を0cm−2以上5×1011cm−2以下の範囲に収めることが可能であることを見出した。洗浄、クリーニング熱処理および表面処理を必要としないで荷電不純物の密度を上記範囲に収めることが可能である。
ダイヤモンドおよびh−BNはどちらもワイドバンドギャップ(5.47eVおよび5.97eV)をもつことから、高温動作に向いている。h−BNが室温で4W/cm・Kという銅に匹敵する高い熱伝導率をもつことも、ダイヤモンドの高い熱伝導率(室温で22W/cm・K)と合わせて、チャネル部分からの優れた放熱に寄与する。さらに、h−BNは1000℃の高温において酸化を防ぐコーティング材として働くことが知られている。そのため、ダイヤモンド表面の水素終端を高温で保護する機能も果たす。一方、ダイヤモンドおよびh−BNの低い比誘電率(5.7および5.1(c軸平行))は、高速・高周波動作に望ましい特性である。
なお、ゲート絶縁体層23は、終端処理されたダイヤモンド半導体層22の表面に直接接して、水、炭化水素やレジスト残渣などの層を挟まないことが好ましい。このような層を挟むと、界面準位が発生しやすいためである。
ゲート絶縁体層23としてAlなどの非晶質膜を用いた従来構造では、ゲート絶縁体層23中およびゲート絶縁体層23とダイヤモンド半導体層22との界面にトラップ(電荷トラップ)が多く含まれる傾向がある。このため、キャリア伝導は散乱を受け、キャリア移動度は低いものとなる。
一方、ゲート絶縁体層(ゲート絶縁膜)として窒化ホウ素、好ましくは単結晶の窒化ホウ素、より好ましくはh−BN、さらに一層好ましくは単結晶のh−BNを用いた本発明の構造では、ゲート絶縁体層23中の電荷トラップは少ない傾向がある。このため、キャリア伝導は散乱が少なく、高いキャリア移動度が得られる。
ダイヤモンド基板21は、その上に形成するダイヤモンド半導体層22が欠陥の少ない高品質な結晶になるように、結晶欠陥が少なく、清浄度が高く、平坦、平滑な表面をもつことが好ましい。また、表面ラフネス散乱の影響を低減するため、半導体層の表面も平坦、平滑であることが好ましい。
ゲート電極24は、閾値電圧VTHが負電圧になるような仕事関数をもつ導電材料からなる。具体的には、金属、グラファイト(C)またはドーパントが添加されたポリシリコンなどの導電膜を挙げることができる。金属としては、銅(Cu)、タングステン(W)、チタン(Ti)、アルミニウム(Al)、クロム(Cr)およびタンタル(Ta)などを挙げることができる。また、AlCu、CuNiFeおよびNiCrなどの合金、WSi、TiSiなどのシリサイドおよびポリサイド、WN、TiN、CrNおよびTaNなどの金属化合物も用いることができる。ゲート電極24は、このような材料の中から導電率、仕事関数、加工性などを適宜勘案して適当な材料を選択すればよい。
なお、閾値電圧VTHは、ゲート電極24の材料、ゲート絶縁体層23の材料とその膜厚、半導体チャネル層の材料、不純物およびその密度などに左右される。
また、集積回路として本発明のMIS半導体装置を用いる場合は、インテグレーションとしての各種熱処理が加わることから、それらの熱処理も勘案した材料の拡散を考慮の上、材料を選択する。
ソース電極とその配線28、ドレイン電極とその配線29およびゲート電極配線27は、金属、グラファイト、あるいはドーパントが添加されたポリシリコンなどの導電膜からなる。金属としては、金(Au)、銀(Ag)、Cu、白金(Pt)、パラジウム(Pd)、W、Ti、Al、CrおよびTaなどを挙げることができる。また、AlCu、CuNiFeおよびNiCrなどの合金、WやTiなどを用いたポリサイド、WN、TiN、CrNおよびTaNなどの金属化合物も用いることができる。
これらの導電膜は、ダイヤモンド半導体層22と接する部分でオーミックコンタクトが取れることが好ましい。例えば、導電膜として、金(Au)、パラジウム(Pd)などの高い仕事関数を有する金属を用いることが好ましい。これらの高仕事関数の金属は直接接触でオーミックコンタクトがとれるという特徴がある。また、チタン(Ti)を用いることもできる。ここで、Tiは、アニールしてダイヤモンドと反応させてTiCを形成しておくことが好ましい。一方で、Tiは酸化されやすいので、ダイヤモンド半導体層22と電気的接触をとる場合は、ダイヤモンド半導体層22側からTi、その上にPtやAuやWといった材料が積層された導電膜構造とすることが好ましい。
また、ソース電極28およびドレイン電極29とのオーミックコンタクトを確実にとり、ダイヤモンド半導体層22のチャネル部以外の抵抗を下げるために、低抵抗化層26をダイヤモンド半導体層22とソース電極28やドレイン電極29との界面に形成しておくことが好ましい。例えば、ソース電極28およびドレイン電極29がTiからなるときの低抵抗化層としてはアニール形成によるTiCを挙げることができる。
絶縁膜25は、電気的に絶縁するとともに水分や不純物の拡散を防止して、MIS半導体装置101の安定動作に一役を担うものである。その材料としては、酸化シリコン(SiO)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiNO)膜、炭化シリコン(SiC)膜、炭化窒化シリコン(SiCN)膜、炭化窒化酸化シリコン(SiCNO)膜、アルミナ(Al)膜、窒化ホウ素(BN)膜およびポリイミドなどの有機膜などを挙げることができる。
<製造方法>
次に、このMIS型半導体装置101の製造方法を、断面構造を示した図3、4およびフローチャートで示した図5を用いて説明する。
まず、図3(a)に示すように、ダイヤモンド基板21を準備する。ダイヤモンド基板としては、例えば、IbタイプあるいはIIaタイプで、結晶面が100あるいは111のものを好んで用いることができる。
ここで、ダイヤモンド基板21の表面は、平坦(平面)で原子レベルの平滑な面であることが好ましい。電界効果トランジスタの電気特性としては、ダイヤモンド半導体層22とゲート絶縁体層23との界面の平坦性、平滑性が重要であるが、その界面の平坦性、平滑性を十分高いものにするためには、ダイヤモンド基板21表面の平坦度、平滑度および清浄度を十分に高めておく必要がある。
その後、図3(b)に示すように、ダイヤモンド基板21上に終端が水素になっているダイヤモンド半導体層をエピタキシャル成長させて、水素終端されたダイヤモンド半導体層22を形成する(図5のS1)。
水素終端されたダイヤモンド半導体層22は、例えば、CHガスとHガスを用いたマイクロ波プラズマCVD(Chemical Vapor Deposition)により成膜することができる。
ダイヤモンド半導体層22の厚さは10nm以上が好ましい。厚さが10nm以上であると、特にIb基板の場合に、基板からの不純物の混入を抑制することができる。
ダイヤモンド半導体層22には、ドーパントが添加されていてもよい。ホール系のドーパントとしてはホウ素(B)を、また電子系のドーパントとしてはリン(P)を挙げることができる。ドーパントの添加量としては、1016/cm以上1019/cm以下が好ましい。1016/cm未満ではドーパント添加の効果が小さく、1019/cmを超えるとキャリア散乱要因となって移動度などの性能が低下する。
次に、ダイヤモンド半導体層22の表面(少なくとも第1主表面)が水素終端された直後から、試料の置かれている環境が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つになるように、排気または/および不活性ガス置換を行う(図5のS2)。不活性ガスとしては、Arガス、Krガス、Xeガス等の貴ガスおよびNガスを挙げることができる。ここで、この真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つの環境は、少なくとも後述の絶縁膜23aを形成する直前まで維持されるようにする。このようにすることにより、ダイヤモンド半導体層22と絶縁膜23aとの界面の荷電不純物は少なくなり、高いホール移動度が得られるようになる。
なお、次工程の絶縁膜23a形成がCVDなど、一旦真空環境下においてなされる処理の場合は、試料環境を真空に置いておくことが効率的で好ましく、絶縁膜23a形成が貼り合わせなどの場合は、作業効率の観点から不活性ガス環境に置くことが好ましい。なお、不活性ガスとしては、不活性度、純度の確保およびコストを総合的に勘案して、Arガスが最も好ましい。
真空に置かれる場合は、その効果と設備負担を鑑みて真空度は1×10−5Pa程度が好ましい。
不活性ガスを使用する場合は、大気圧が取り扱いの容易さから好ましい。ここで、大気圧とは、低気圧、高気圧、高所を含む大気環境下での圧力、およびグローブボックス等で外気が混入しないように与圧にした状態を含む圧力を指す。
また、環境中の酸素ガス(Oガス)の濃度は0.5ppm以下、露点は−80℃以下が好ましい。
水素終端されたダイヤモンドの表面は化学的に安定であり、このレベルの環境で荷電不純物が少なく、荷電不純物散乱の少ない高いホール移動度を得るに好適な半導体層としての表面状態を得ることができる。
その後、図3(c)に示すように、水素などで終端処理されたダイヤモンド半導体層22上に、絶縁膜23aを形成する(図5のS3)。ここで、絶縁膜23aとしては、窒化ホウ素が好ましく、窒化ホウ素の単結晶が特に好ましく、h−BNがより一層好ましく、h−BNの単結晶がさらに一層好ましい。以下、効果の高い、絶縁膜が窒化ホウ素の場合を例にして説明する。
絶縁膜23aは、劈開して得られた窒化ホウ素薄膜の貼り合わせ法、熱CVDやプラズマCVDなどの化学的気相成長法、スパッタリングなどの物理的気相成長法、および物理化学的気相成長法などにより形成することができる。具体例としては、トリエチルボラン(TEB)とアンモニア(NH)を原料ガスとし、キャリアガスに水素(H)を用いた有機金属気相成長法(MOCVD:Metal−Organic Chemical Vapor Deposition)、RFプラズマにより作製した活性窒素と電子銃により加熱供給されたホウ素を用いた分子線エピタキシー法(MBE:Molecular Beam Epitaxy)などを挙げることができる。
なお、絶縁膜23aを劈開して得られた窒化ホウ素薄膜の貼り合わせで形成する場合は、その貼り合わせ環境が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つであることが好ましい。すなわち、絶縁膜23aの形成工程の環境が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つであることが好ましい。
なお、ダイヤモンド半導体層22と絶縁膜23aとの界面の吸着物の除去と絶縁膜23a表面の清浄化のため、絶縁膜23aを形成した後に、不活性ガスと水素(H)ガスとの混合ガスを用いたアニールを行うことが好ましい。ここで、不活性ガスとしては、例えば、アルゴン(Ar)を挙げることができる。
その後、図3(d)に示すようにゲート電極24を形成する(図5のS4)。
このゲート電極24の形成方法としては、ゲート電極24を構成する導電材料をスパッタリング法、蒸着法、CVD法および貼り合わせ法などで絶縁膜23a上に被着させた後、リソグラフィによってレジストパターンを形成し、引き続きエッチングを行って形成する方法が挙げられる。このエッチングとしては、微細加工性の観点からドライエッチングが好んで用いることができるが、ウェットエッチングを用いることもできる。ウェットエッチングの場合は、作製されるMIS型半導体装置101へのダメージを抑制しやすいという特徴がある。
また、リフトオフ用のレジストパターンを絶縁膜23a上に形成した後、ゲート電極24を構成する導電材料をスパッタリング法、蒸着法、CVD法などで堆積させ、リフトオフする方法も挙げることができる。
ここで、スパッタリング法としては、DCスパッタリング法、RFスパッタリング法などを挙げることができるが、スループットの観点からはRFスパッタリング法がより好ましい。蒸着法としては、加熱蒸着法や電子線蒸着法などを挙げることができる。ゲート電極24の材料としてポリシリコンを用いるときは、ポリシリコンの成膜法としてCVD法を好んで用いることができる。この際、リン(P)などのドーパントを添加して、低抵抗化しておくことが好ましい。
その後、絶縁膜25aをスパッタリング法、ALD法、CVD法、貼り合わせ法、またはSOG(Spin on Glass)などの塗布法によって形成する(図4(a))。
ここで、成膜した絶縁膜25aには、電気特性の安定化に妨げとなる空孔や所望ではない水が含まれることが多いので、アニールを施しておくことが好ましい。
引き続き、リソグラフィとエッチングによって絶縁膜25aおよびゲート絶縁膜23aに所望の開口を形成して、それぞれ絶縁膜25およびゲート絶縁体層(ゲート絶縁膜)23とする(図4(b))。
その後、電極と半導体層とのオーミック接触をとり、かつ低抵抗とする低抵抗化層26を開口部のダイヤモンド半導体層22露出面に形成する(図4(c))。低抵抗化層26は、TiやMoなどダイヤモンドと炭化物を形成する金属を堆積させたのちに、アニールによって金属炭化物を形成することで得ることができる。また、水素終端半導体層に対しては、堆積させたAu,Pd,Ptなどの高仕事関数金属を低抵抗化層とすることができる。
しかる後、導電膜の堆積、リソグラフィおよびエッチングを行ってゲート電極配線27、ソース電極およびその配線28、ドレイン電極およびその配線29を形成する(図4(d))。
なお、前述の低抵抗化層26は、これらの電極または/および配線を形成した後にアニールを施すなどして形成してもよい。
以上の工程により、ダイヤモンド半導体層22とh−BNからなるゲート絶縁体層23を有するMIS型半導体装置101が作製される。
本発明のMIS型半導体装置101は、キャリア移動度(ホール移動度)が高く、ノーマリーオフ動作によりオフ時(待機時)の消費電力が少ないとともに、オン時も相互コンダクタンスgが高く、オン抵抗も少ないので消費電力が少ない省エネルギーに好適な半導体装置である。待機時は殆ど通電しないため、セキュリティ上も好ましい。
したがって、本発明により、移動度とキャリア密度の両特性を高いレベルで兼ね備えた高性能MIS型半導体装置が提供される。
上記では、単体のMIS型半導体装置101の作製方法を説明したが、MIS型半導体装置101が複数載置されて集積化されたMIS型半導体装置も同様にして作製することができる。この場合、各MIS型半導体装置101間に絶縁層を設け、必要に応じて素子分離を行う。
(実施の形態2)
実施の形態1では、水素終端ダイヤモンド半導体層形成工程S1、すなわちダイヤモンド基板21上に終端が水素になっているダイヤモンド半導体層22を形成する工程を経てMIS型半導体装置101を製造する方法を説明した。
実施の形態2では、水素終端ダイヤモンド半導体層形成工程S1に代えて、図6に示すように、ダイヤモンド半導体露出部材準備工程S11と水素終端処理工程S12とし、他の工程は実施の形態1と同様にしてMIS型半導体装置を提供する。
実施の形態2では、最初に、ダイヤモンド半導体が露出した部材を準備する(工程S11)。ダイヤモンド半導体が露出した部材としては、ダイヤモンド半導体基板、およびダイヤモンド半導体の第1主表面の一部が露出し、一部に導電層または/および素子分離用などの絶縁層が形成された部材を挙げることができる。
その後、露出したダイヤモンド半導体の少なくとも一部を水素終端処理する(工程S12)。
水素終端処理の方法としては、水素ガス下でのプラズマ、または熱処理を挙げることができる。プラズマを用いた場合を例にとると、MP−CVD装置を用い、H流量500sccm、圧力4KPa、ヒーター設定温度600℃およびマイクロ波出力300Wの条件で10分処理する方法を挙げることができる。
以下、真空or不活性ガス環境処置(S13)は実施の形態1の真空or不活性ガス環境処置(S2)、窒化ホウ素絶縁体層形成工程(S14)は実施の形態1の窒化ホウ素絶縁体層形成工程(S3)、および導電体層形成工程(S15)は実施の形態1の導電体層形成工程(S4)と同様とすればよい。
以上により、実施の形態1と同様の特性を有するMIS型半導体装置を提供することができる。
以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。
(実施例1)
<素子構造>
実施例1のMIS型半導体装置201の素子構造を要部断面構造図である図7を参照しながら説明する。ここで、図7(a)は、上面から見た平面視図で、図7(b)および図7(c)は、それぞれ図7(a)のAとA′およびBとB′を結んだ線で断面をとったときの断面図を示す。また、図7では構成をわかりやすく説明するために、その構成要素を矩形などで単純化して示している。
このMIS型半導体装置201は、ダイヤモンド基板31、水素終端層32、ゲート絶縁膜33、ゲート電極34、ソース電極37およびドレイン電極37、ゲート電極配線62、ソース電極配線62、ドレイン電極配線62および絶縁膜61からなる。
ここで、ソース電極37およびドレイン電極37は、上から厚さ5nmの白金(Pt)からなる導電膜36、厚さ5nmのTiからなる導電膜35、およびダイヤモンド基板31と導電膜35のTiとの界面に生成される炭化チタン(TiC)からなる低抵抗化層42で構成される。
ゲート絶縁膜33は、六方晶窒化ホウ素(h−BN)で、その膜厚は23nmである。
ダイヤモンド基板31には、ゲート絶縁膜33の直下に位置するチャネル部に水素終端層32、導電膜35の直下に位置するTiCからなる低抵抗化層42、および残りの表層部に酸素終端層43の各領域が形成されている。
ゲート電極34は、厚さ20nmのグラファイトからなる。そして、そのゲート電極34に厚さ10nmのTiおよび厚さ100nmのAuが順次積層されたゲート電極配線(ボンディングパッド配線)62が形成されている。
ソースは、厚さ5nmのTiおよび厚さ5nmの白金(Pt)からなるオーミック接触用の導電膜(それぞれ図7中の35、36)とソース電極配線(ボンディングパッド配線)62からなる。ここで、ソース電極配線62は厚さ5nmのTi、厚さ5nmのPt、厚さ10nmのTiおよび厚さ100nmのAuが順次積層された構造となっている。また、導電膜35とダイヤモンド基板31の境界領域には、TiCからなる低抵抗化層42が形成されている。
同様にドレインは、厚さ5nmのTiおよび厚さ5nmのPtからなるオーミック接触用の導電膜(それぞれ図7中の35、36)とドレイン電極配線(ボンディングパッド配線)62からなる。ここで、ドレイン電極配線62は厚さ5nmのTi、厚さ5nmのPt、厚さ10nmのTiおよび厚さ100nmのAuが順次積層された構造となっており、導電膜35とダイヤモンド基板31の境界領域には、TiCからなる低抵抗化層42が形成されている。
また、チャネル層32がゲート電極配線(ボンディングパッド配線)62と十分絶縁されるように、ゲート電極配線62が形成されるゲート絶縁膜33の縁の部分(酸素終端と水素終端の領域の境界)71を覆うように素子分離用の絶縁膜61が形成されている。絶縁膜61も六方晶窒化ホウ素(h−BN)で、その膜厚は63nmである。
<作製方法>
以下、素子作製工程を断面図である図8から図13を参照しながら説明する。ここで、図8−10は図7(a)のAとA′を結んだ線での断面図、および図11−13は図7(a)のBとB′を結んだ線での断面図である。
1.基板の準備
ダイヤモンド基板31としてロシアTISNCM研究所製の高温高圧合成IIa(111)ダイヤモンド単結晶基板を準備し、通常の方法で熱混酸および有機洗浄により基板の清浄化を行った。ここで、用いたダイヤモンド基板31の大きさは2.5mm×2.5mm×0.3mmである。
2.アライメントマークの作製
レーザーリソグラフィにより、アライメントマークをダイヤモンド基板31上に形成した(図示なし)。
ここで、アライメントマークの形成工程を以下に示す。
最初に、ダイヤモンド基板31の表面に下層レジストPMGI−SF6S(Microchem製)をスピンコートし、180℃で5分ベークした。その後、フォトレジストAZ−5214E(メルクパフォーマンスマテリアルズ製)をスピンコートし、110℃で2分ベークした。
次に、高速マスクレス露光装置(ナノシステムソリューションズ製、DL−1000/NC2P)を用いて、アライメントマークパターンを描画した。TMAH(水酸化テトラメチルアンモニウム)2.38%で合計150秒現像した後、純水で合計120秒洗浄し、その後窒素ブローを行った。
しかる後、電子銃型蒸着装置によって、厚さ10nmのTi、厚さ15nmのPt、厚さ60nmのAuおよび厚さ25nmのPtを順次蒸着した。
その後、80℃設定のウォーターバスで加熱したNMP中に試料を漬け、リフトオフを行った。
最後に、アセトンとIPAでダイヤモンド基板31をリンスした後、窒素ブローを行ってダイヤモンド基板31の所定の場所にアライメントマークを形成した。
3.オーミック電極の作製
ダイヤモンド表面に電子線レジストgL−2000DR2.0(Gluon Lab製)をダイヤモンド基板31上にスピンコートし、180℃で5分ベークした。
その後、エスペーサー300Z(昭和電工製)をスピンコートし、100kV電子線描画装置(エリオニクス製、ELS−7000)を用いて、オーミック電極のパターンを描画した。描画後、エスペーサー除去のため純水で60秒洗浄し、その後窒素ブローを行った。そしてキシレンで60秒現像し、IPAで60秒洗浄した後、窒素ブローを行ってダイヤモンド基板31上にレジストパターン51を形成した(図8(a)、図11(a))。
次に、電子銃型蒸着装置によって、厚さ5nmのTiからなる導電膜35aおよび厚さ5nmのPtからなる導電膜36aを順次蒸着した(図8(b)、図11(b))。
その後、80℃設定のウォーターバスで加熱したNMP中に試料を漬け、リフトオフを行った。アセトンとIPAでリンスした後、窒素ブローを行った。
しかる後、MPCVD装置(セキテクノトロン製、AX5200−S)内においてH雰囲気(H流量500sccm、圧力80Torr)で35分間アニールを行い、ダイヤモンドとTiの界面にTiCからなる低抵抗化層42を形成した(図8(c)、図11(c))。アニールの際の設定温度は、650℃までおよそ31分で上昇させ、650℃で35分間保持した。
4.ダイヤモンド表面の水素終端化とレジスト残渣の除去
上記のオーミック電極形成に引き続きMPCVD装置(セキテクノトロン製、AX5200−S)内でダイヤモンドを10分間水素プラズマにさらし、表面の水素終端化とレジスト残渣の除去を行って、ダイヤモンド基板31の露出面に水素終端層32を形成した(図8(d)、図11(d))。
水素プラズマの条件は、H流量500sccm、圧力30Torr、ヒーター設定温度600℃、マイクロ波出力300Wである。
さらに、真空搬送用チャンバーと接続可能な別のMPCVD装置(セキテクノトロン製、AX5000)内においてH雰囲気(H流量500sccm、圧力80Torr)で35分間アニールを行った。アニールの際の設定温度は、710℃までおよそ34分で上昇させ、710℃で35分間保持した。
MPCVD装置(セキテクノトロン製、AX5000)内でダイヤモンドを10分間水素プラズマにさらし、表面吸着物の除去を行った。水素プラズマの条件はH流量500sccm、圧力30Torr、ヒーター設定温度670℃、マイクロ波出力300Wである。
引き続き、水素プラズマ処理を行ったダイヤモンド基板31は、真空に保たれた試料搬送路を介して大気暴露することなく、アルゴンガス雰囲気のグローブボックスへ搬送した。その詳細を、断面で示した装置構成図である図14および図15を用いながら以下に説明する。
図14は、水素プラズマ処理を行うときの処理装置1001の概要を断面図で示したものである。
処理装置1001は、水素終端処理チャンバー1011と試料搬送・一時保管室1025を主要な構成要素としている。そして、水素終端処理チャンバー1011を主体とした水素終端処理部E1と、試料搬送・一時保管室1025を主体とした試料搬送部E2に大別され、ゲートバルブ1024の先(ゲートバルブ1024と搬送中間室1027の接続部)で、E1部とE2部は切り離せるようになっている。
水素終端処理チャンバー1011は、2つのゲートバルブ1024と1026および搬送中間室1027を介して試料搬送・一時保管室1025に接続されていて、試料ロッド1029により、試料を水素終端処理チャンバー1011から試料搬送・一時保管室1025に搬送できるようになっている。ここで、搬送中間室1027には真空排気系を接続するためのフランジ1028が備えられており、真空排気系が接続されていないときはフランジ(ブランクフランジ)1028で閉じられている。
また、試料搬送・一時保管室1025には配管1071、バルブ1072、フランジ1073およびベローズ配管1074を介してターボ排気セット1075が接続されている。ここで、ターボ排気セット1075は、ターボ分子ポンプとダイヤフラムポンプからなるT−Station75D(エドワーズ製)である。
水素終端処理チャンバー1011は、ダイヤモンド基板31の第1主表面(ダイヤモンド半導体層)の露出面を水素プラズマにより水素終端する処理室であり、具体的には上述のMPCVD装置(セキテクノトロン製、AX5000)の処理室である。
水素終端処理チャンバー1011は、ゲートバルブ1012を介してターボポンプ(STP−iX455、エドワーズ製)1013に繋がれ、ターボポンプ1013はバルブ1014および配管1015を介してスクロールポンプ(nXDS15i、エドワーズ製)1016に接続されている。このため、いわゆるオイルフリーの真空ポンプ構成になっている。1011の真空度は、真空計1063(電離真空計TG200、アンペール製)によって読み取ることができる。
また、水素終端処理チャンバー1011は、真空粗引き目的で、バルブ1017と配管1018を介してスクロールポンプ1016に接続された排気パスを備えている。また、水素終端処理制御用に、バルブ1019、1061および配管1062が設けられ、それを介して水素終端処理チャンバー1011とスクロールポンプ1016が接続されたパスも有する。
また、水素終端処理チャンバー1011は、プロセスガス(Hガス)1023がバルブ1022を介して導入できるようになっている。
なお、水素終端処理チャンバー1011には、水素終端処理を行うときに1011内の圧力をモニターするためのバラトロン真空計1020も取り付けられている。
図15は、h−BNからなる絶縁膜33aを試料に貼り付ける作業に用いる処理装置1002の概要を断面図で示したものである。
処理装置1002は、貼り合わせ処理室(グローブボックス)1031と試料搬送・一時保管室1025を主要な構成要素としている。試料搬送・一時保管室1025を主体とした前記の試料搬送部E2は、ゲートバルブ1043を介して貼り合わせ処理部E3が接続されて、試料が大気に晒されることなく、貼り合わせ処理室(グローブボックス)1031に試料を搬送できるようになっている。
ここで、試料を試料搬送・一時保管室1025から貼り合わせ処理室(グローブボックス)1031に搬送する際に試料が搬送中間室1027で大気に晒されないように、フランジ1028を介して、真空排気系E4が接続される。
真空排気系E4は、ベローズ配管1109、1111、バルブ1110、真空計(クリスタル/コールドカソード コンビネーションゲージ CC−10、東京電子製)1112が備えられたチャンバー1101、アングルバルブ1102、ターボポンプ(nEXT300D、エドワーズ製)1103、バルブ1104、配管1107およびスクロールポンプ(nXDS15i、エドワーズ製)1105を有し、さらにチャンバー1101をスクロールポンプ1105で粗引きする配管1107とバルブ1106も備えている。
貼り合わせ処理室1031は、試料に絶縁膜33aとなるh−BN絶縁膜を貼り合わせる処理室で、仕切り扉1032を介してパスボックス1034に接続され、パスボックス1034はバルブ1035および配管1036を介してスクロールポンプ(nXDS15i、エドワーズ製)1037に繋がれている。なお、貼り合わせ処理室1031にはスクロールポンプ1037で直接排気できるようにするための配管とバルブ1038が備えられており、パスボックス1034には圧力計1039が備えられている。
貼り合わせ処理室1031は、大気圧の不活性ガス(Arガス)で満たされている。
Arガスは、Arガスシリンダー1052から配管1053を介して貼り合わせ処理室1031およびパスボックス1034に供給されるようになっている。ここで、貼り合わせ処理室1031およびパスボックス1034に向かう配管1053にはそれぞれバルブ1054および1055が設けられている。
また、このArガスは、配管1042,1045およびバルブ1041,1044を介して貼り合わせ処理室1031に接続された不活性ガス循環精製機1040によって常時精製され、酸素濃度0.5ppm以下、露点−79℃以下に保たれている。さらに、この精製されたArガスは、バルブ1108を介して接続された真空排気系E4を介して、試料搬送部E2に導入できるようになっている。
貼り合わせ処理室1031は、いわゆるグローブボックスとなっており、雰囲気を外部と隔離して貼り付け作業をするためのブチルゴム手袋が付随している。また、貼り合わせ処理室1031は、バルブ1054を介してArガスシリンダー1052に、またバルブ1038を介してスクロールポンプ1037につながっており、手袋に手を入れたときなどに貼り合わせ処理室1031の内部の圧力を調整できるようになっている。さらに顕微鏡が備えられていて(図示なし)、外部と雰囲気(ガス)的に遮断された環境の下で、ミクロンオーダーの貼り付け作業が可能になっている。顕微鏡の画像は、不活性ガス環境を害することなく、貼り合わせ処理室1031の外部でモニターにより観察できるようになっている。
なお、貼り合わせ処理室1031の外壁は、ステンレスとガラスからなり、貼り合わせ処理室1031の内容量は約310Lである。
水素終端処理後からh−BN貼り合わせを行う前の工程を下記に示す。
最初に、前工程として、ゲートバルブ1012,1024、1026およびバルブ1014を開き、ターボポンプ1013およびスクロールポンプ1016を用いて、水素終端処理チャンバー1011および搬送中間室1027および試料搬送・一時保管室1025を真空状態にする。このときの真空は真空計1063の読みで3×10−5Pa以下とした。
その後、ゲートバルブ1012、1024、1026およびバルブ1014を閉じ、バルブ1022,1019,1061を開け、上述の水素終端処理を行った。また、この処理の間、バルブ1072と1026を開け、ターボ排気セット1075を用いて試料搬送・一時保管室1025と搬送中間室1027の真空を引いておいた。
水素終端処理が終了したら、バルブ1022と1019を閉じ、ゲートバルブ1012およびバルブ1014を開いてターボポンプ1013およびスクロールポンプ1016を用いて水素終端処理チャンバー1011を真空にした。
その後、バルブ1072を閉じ、ターボ排気セット1075をシャットダウンした。またべローズ配管1074を外した。ゲートバルブ1024および1026を開き、試料搬送ロッド1029を使用して試料を試料搬送・一時保管室1025に移動させた。そして、移動が完了したら、ゲートバルブ1026を閉じた。
しかる後、ゲートバルブ1012を閉じ、バルブ1022を開いてArガスを導入して水素終端処理チャンバー1011と搬送中間室1027を大気圧にしてから、1024を閉じた。
その後、ゲートバルブ1024と搬送中間室1027の接続部で試料搬送部E2を水素終端処理部E1から切り離し、ゲートバルブ1043のところで試料搬送部E2と貼り合わせ処理部E3を接続した。
また、真空排気系E4をフランジ1028のところで試料搬送部E2に接続し、搬送中間室1027をターボポンプ1103およびスクロールポンプ1105により真空排気した。真空が1×10−3Pa以下まで下がったら、ゲートバルブ1026を開けた。アングルバルブ1102を閉じたあと、ベローズ配管1111、バルブ1108、1110、チャンバー1101、およびベローズ配管1109を介して、搬送中間室1027と試料搬送・一時保管室1025にArガスを導入した。ここで、ベローズ配管1111の接続先である貼り合わせ処理室(グローブボックス)1031は、Arガスシリンダー1052および不活性ガス循環精製機(Arガス循環精製機)1040により、大気圧で精製された状態のArガスが満たされている。
しかる後、ゲートバルブ1043を開いて試料搬送ロッド1029を操作して試料を貼り合わせ処理室1031に搬送した。そしてゲートバルブ1043を閉じた。
この後、以下に示すh−BNの貼り付けを行った。
5.h−BN(六方晶窒化ホウ素)の貼り付け
上記のように水素終端処理チャンバー1011でダイヤモンド基板31の露出した第1主表面が水素終端処理された試料は、真空に保持された試料搬送・一時保管室1025を経由して、Arガスで満たされたグローブボックス1031に搬送された。この状態でのグローブボックス1031内の酸素濃度は0.6ppm以下であり、露点は−79℃以下であった。
グローブボックス1031中でスコッチテープ法により、単結晶h−BN(物質・材料研究機構内にて合成)の劈開を行った。劈開したh−BNは、アクリル基板に貼ってあるPDMS(Polydimethylsiloxane)上に転写した。光学顕微鏡を用いてPDMS膜上のh−BNとダイヤモンドのチャネル領域との位置合わせを行い、その後h−BNとダイヤモンドを貼り合わせて、絶縁膜33aを形成した(図9(a)、図12(a))。ここで、試料がグローブボックス1031に搬送され、h−BNの貼り合わせが終了するまでの時間は約2時間であった。
しかる後、グローブボックス中でアニールを行った。この際、20℃から100℃まで16分で昇温し100℃で30分保持、200℃まで20分で昇温し200℃で30分保持、および300℃まで20分で昇温し300℃で3時間保持するシーケンスを用いた。
6.グラファイトの貼り付け
グローブボックス1031内でスコッチテープ法により、グラファイト(キッシュグラファイト、クアーズテック製)の劈開を行った。劈開したグラファイトは、アクリル基板に貼ってあるPDMS上に転写した。光学顕微鏡を用いてPDMS膜上のグラファイトとダイヤモンドのチャネル領域との位置合わせを行い、グラファイトをh−BN/ダイヤモンド上に貼りあわせた。
その後、グローブボックス1031中でアニールを行った。この際、20℃から100℃まで16分で昇温し100℃で30分保持、200℃まで20分で昇温し200℃で30分保持、および300℃まで20分で昇温し300℃で1時間保持するシーケンスを用いた。
7.ゲート電極の形成
試料をグローブボックス1031から取り出した後、前述の電子線リソグラフィ法により、ホールバーのパターンを描画した。ここで、レジストはPMMA−A6(Microchem製)を、描画には125kV電子線描画装置(エリオニクス製、ELS−F125)を、現像液にはMIBK(メチルイソブチルケトン):IPA=1:3の混合液を用いた。
その後、CCP−RIE装置により、ゲート電極となる領域以外のグラファイトのドライエッチングを3分間行った。プラズマの条件はN流量96sccm、CHF流量2sccm、O流量2sccm、圧力10Pa、RF出力35Wである。なお、このエッチングの際、h−BNは膜厚方向に途中までエッチングされる。
しかる後、アセトン中に試料を入れ、エッチングマスクとして用いたレジストを除去した。IPAで洗浄した後、窒素ブローを行って、グラファイトからなるゲート電極34を形成した。なお、このエッチングの際に、ダイヤモンド基板31の第1主表面の露出した領域は、酸化されて酸素終端層43aが形成される(図9(b)、図12(b))。
8.h−BNの整形
ゲート電極34を形成後、前述のレーザーリソグラフィにより、レジストパターン52を形成した(図9(c)、図12(c))。レジストはAZ−5214Eの単層である。
その後、CCP−RIE装置により、h−BNのドライエッチングを3分間行った。プラズマの条件は、N流量96sccm、CHF流量2sccm、O流量2sccm、圧力10PaそしてRF出力35Wである。その後、アセトン中に試料を入れ、エッチングマスクとして用いたレジストを除去した。なお、このエッチングの際に、酸素終端層43aはより酸化されて、酸素終端層43aは緻密に酸化された酸素終端層43に変わる(図9(d)、図12(d))。
9.素子分離用のh−BNの貼り付け
前述の貼り合わせの手法を用いて、ゲート電極34からのゲート電極配線62が水素終端されたチャネル部32と電気的に接触しないように、ゲート電極配線62を這わすためのh−BN(61)を、接触を防止する酸素終端と水素終端の領域の境界71に貼り合わせた(図10(a)、図13(a))。
10.配線の作製
前述のレーザーリソグラフィを用いて、ゲート電極配線(62)、ソース電極配線(62)、ドレイン電極配線(62)およびそれぞれのボンディングパッドを形成するためのレジストパターン53を形成した。レジストはAZ−5214Eの単層である。
その後、電子銃型蒸着装置によって、厚さ10nmのTiと厚さ100nmのAuを順次蒸着し、TiとAuからなる導電膜62aを堆積させた(図10(b)、図13(b))。
しかる後、アセトン中に試料を浸してリフトオフを行い、IPAでリンスした後、窒素ブロー乾燥を行って、ボンディングパッドを有するゲート電極配線62、ソース電極配線62およびドレイン電極配線62が形成されたMIS型半導体装置201を作製した(図10(c)、図13(c))。
作製されたMIS型半導体装置201を上面から撮った光学顕微鏡写真を参考までに図16に示す。
<電気特性>
前述の方法によって作製したMIS型半導体装置201のFET(電界効果トランジスタ)の電気特性を調べた。ここで、測定器としては、ソースメジャーユニットB2901A(Keysight Technologies製)、ファンクションジェネレータ33220A(Agilent Technologies製)、アンプ1201および1211(DL Instruments製)、デジタルボルトメーター34401A(Agilent Technologies製)を用いた。また、超伝導マグネットを備えた無冷媒冷却装置(仁木工芸製)と上記測定器を用いてホール効果測定を行った。
ゲート電圧とホール(Hall)移動度の測定データを図17に、また、ゲート電圧とホール(Hall)シートキャリア密度の測定データを図18に示す。ここで、h―BNからなるゲート絶縁膜の膜厚は23nmで、測定温度は300Kである。
図17から、600cm−1−1を超える高いホール(Hall)移動度が得られることが確認された。
また、図18から、ゲート電極34に負電圧を印加するほど線形的にホール(Hall)シートキャリア密度が増え、ゲート電極34に印加する電圧が−10Vのときには6×1012cm−2を超える高いホール(Hall)シートキャリア密度が得られることが実証された。
図17と図18のデータを基に、ホール(Hall)密度に対するホール(Hall)移動度の関係をプロットした結果を図19に示す。同図には、ダイヤモンド基板31の露出表面の水素終端処理後、絶縁膜33a(h−BN)を貼り合わせるまでの環境を大気とした場合と、非特許文献5に開示されたデータ(必ずしもホール効果測定から得られたデータではない)も併せて載せている。さらに、同図には、音響フォノン、表面ラフネス、表面電荷不純物、およびそれらの総和の影響による、ホール移動度のホール密度依存性の理論曲線も併せて載せている。ここで、以下に理論曲線の計算方法の詳細を記す。
下記式(A1)−(A3)から、表面の負電荷による散乱、音響フォノン散乱、および表面ラフネス散乱による緩和時間τimp、τac、τをそれぞれ計算し、下記式(A4)によってこれらの散乱全体による緩和時間τを計算した。
ここで、式(A1)−(A4)は、それぞれ非特許文献6の式(1),(2),(4)および(5)に基づくものであるが、非特許文献とは異なり、重い正孔バンド、軽い正孔バンド、スピン軌道スプリットオフバンドそれぞれについて計算した。また、有効質量も、表面平行と垂直を区別した。作製した試料と同様に、ダイヤモンドの表面は(111)を考えている。そして、それぞれの移動度は、μHH=eτHH/m HH*、μLH=eτLH/m LH*、μSO=eτSO/m SO*より計算した。
Figure 2021044460
Figure 2021044460
図19に示す移動度μとキャリア密度nの理論曲線は、以下の式(A5)および(A6)より求めた。ここで、実験では低磁場のホール効果によって移動度とキャリア密度を求めていることを考慮し、以下の低磁場における移動度とキャリア密度の式を使った。
μ =(nHHμHH +nLHμLH +nSOμSO )/(nHHμHH+nLHμLH+nSOμSO
・・・(A5)
n =(nHHμHH+nLHμLH+nSOμSO/(nHHμHH +nLHμLH +nSOμSO
・・・(A6)
ここで、nHH、nLH、nSOはそれぞれ、重い正孔バンド、軽い正孔バンド、スピン軌道スプリットオフバンドに属するホールの面キャリア密度である。あるトータルのキャリア密度の場合に、nHH、nLH、nSOにどのように分布するかは、以下の式(A7)―(A10)からシュレーディンガー方程式とポアソン方程式を連立して解くことにより求めた。
Figure 2021044460
ここで、iは、重い正孔バンドHH、軽い正孔バンドLH、スピン軌道スプリットオフバンドSOでの状態を代表していて、その何れかを表わす。
は表面垂直方向の有効質量(m HH*、m LH*、m SO*)、m// は表面平行方向の有効質量(m HH*、m LH*、m SO*)、eφ(z)はポテンシャルエネルギー、E は固有エネルギー(i=HH,LH,SOの第nサブバンドの最高エネルギー)、Ψ は固有エネルギーE に対応する表面垂直方向の波動関数、Eはフェルミレベル、n はi=HH,LH,SOの第nサブバンドを満たすホールの面キャリア密度、およびn2Dはトータルのホールキャリア密度である。
計算に使ったパラメータは以下のとおりである。
温度 T=300 K
ダイヤモンドの比誘電率 ε=5.7
密度 ρ=3515 kgm−3
縦音響フォノン速度 u=17536ms−1
変形ポテンシャル Dac=8eV
二乗平均平方根(RMS)表面ラフネス Δ=0.25nm
表面ラフネスの横方向の緩和長 L=2nm
負の電荷の表面からの距離 d=0
表面に平行方向の有効質量 m
重い正孔バンド m HH*=0.299m
軽い正孔バンド m LH*=0.503m
スピン軌道スプリットオフバンド m SO*=0.375m
(mは静止質量)
表面に垂直方向の有効質量 m
重い正孔バンド m HH*=0.763m
軽い正孔バンド m LH*=0.248m
スピン軌道スプリットオフバンド m SO*=0.375m
スピン軌道ギャップエネルギー ΔSO=6meV
ドナー密度 N=1.76×1016cm−3(0.1ppm)
図19から、半導体層として水素終端ダイヤモンドを、またゲート絶縁膜33としてh−BNを用い、水素終端層を形成してからh−BNを貼り合わせるまでの環境を真空および大気圧のArガスとして作製されたFET(MIS型半導体装置)は、2×1011cm−2から6×1012cm−2のホール(Hall)密度領域で、5×10cm−1−1以上という高いホール(Hall)移動度が得られることがわかる。
このホール(Hall)移動度は、同構造で水素終端層を形成してからh−BNを貼り合わせるまでの環境が大気の下で作製されたFETのそれに比べ約2倍である。また、非特許文献5で開示された(図19に示された)これまでに報告されたダイヤモンドFETの移動度と大気に晒された水素終端ダイヤモンドの表面伝導の移動度に比べ大幅に高いものである。
また、音響フォノン、表面ラフネスおよび表面電荷不純物の効果を取り込んで計算されるシミュレーション結果と実験結果を比較すると、本発明のFETの実験結果は、表面電荷不純物が5×1011cm−2のときの理論計算とよく一致していることがわかる。このことから、本発明の半導体層として水素終端ダイヤモンドを、またゲート絶縁膜33としてh−BNを用い、水素終端層を形成してからh−BNを貼り合わせるまでの環境を真空および大気圧のArガスとして作製された実施例1のFETの表面電荷不純物は、約5×1011cm−2と考えられる。さらに、この表面電荷不純物が1×1011cm−2に低減された場合は、上記の2×1011cm−2から6×1012cm−2のキャリア密度領域で、1×10cm−1−1以上という高い移動度が得られると理論計算される。
実施例1のFETは、キャリア密度が1012〜1013cm−2領域において、ダイヤモンド半導体層22とゲート絶縁体層23との界面に存在する表面電荷による移動度の抑制が少なく、ダイヤモンド半導体材料のもつ高移動度特性が引き出せて、移動度の高いものとなる。
図20に、作製したMIS型半導体装置201のドレイン電流密度のドレイン電圧依存性を示す。ここで、ゲート長Lは8μm、ゲート幅Lは0.8μm、h―BNからなるゲート絶縁膜33の膜厚は23nmである。測定温度は300Kとし、ゲート電圧Vは−10Vとした。ヒステリシスが僅かに認められるが、p型で良好なFET動作が得られている。
図21に、ソース−ドレイン電圧VDSが−10Vのときのドレイン電流密度のゲート電圧V依存性を示す。ゲート長L、ゲート幅L、ゲート絶縁膜33の膜厚および測定温度は図20の場合と同じである。この結果から、6桁以上の高いON/OFF比が得られ、またゲート電圧Vが0Vのときのドレイン電流密度は4×10−4mA・mm−1より小さいことがわかる。作製したMIS型半導体装置201は、消費電力の少ないFETであることが確認された。
図22に、相互コンダクタンスgのゲート電圧V依存性を示す。この場合も、ゲート長L、ゲート幅L、ゲート絶縁膜33の膜厚、ソース−ドレイン電圧VDSおよび測定温度は図21の場合と同じである。作製したMIS型半導体装置201は、良好な相互コンダクタンスgの特性を有することがわかる。
図23に、ゲート電圧Vとドレイン電流Iの関係を示す。また、この実測データを基にドレイン電流の平方根|I1/2のゲート電圧V依存性をプロットした結果を図24に示す。ここで、ゲート長Lは8μm、ゲート幅Lは0.8μm、h―BNからなるゲート絶縁膜33の膜厚は23nmである。測定温度は300Kとし、ドレイン電圧Vは−10Vとした。
この結果から、しきい値電圧VTHは−0.792Vと算出され、実施例1で作製したMIS型半導体装置201はノーマリーオフ動作をすることが実証された。
本発明により、耐圧や耐熱性などの材料特性に優れるダイヤモンド半導体を用いて、キャリア移動度(ホール移動度)が高く、かつ待機時の消費電力が少なくて省エネルギーに資するMIS型半導体装置を提供することが可能になる。
このため、本発明は、高温環境で利用可能なロジック回路、高温環境で利用可能なインバーターなどのパワーデバイスを例とした大電力、高周波、高温対応の半導体装置の道を切り開くものとなっており、産業上大いに利用されることが期待される。
11:炭素
12:水素
13:ホウ素
14:窒素
21:ダイヤモンド基板
22:ダイヤモンド半導体層
23:ゲート絶縁体層(ゲート絶縁膜)
23a:絶縁膜
24:導電体層(ゲート電極)
25:絶縁膜
25a:絶縁膜
26:低抵抗化層
27:ゲート電極配線
28:ソース電極およびその電極配線
29:ドレイン電極及びその電極配線
31:ダイヤモンド基板
32:水素終端層
33:ゲート絶縁膜(ゲート絶縁体h−BN)
33a:絶縁膜
34:ゲート電極(グラファイト)
35:導電膜
35a:導電膜
36:導電膜
36a:導電膜
37:ソース電極
37:ドレイン電極
42:低抵抗化層
43:酸素終端層
43a:酸素終端層
51,52,53:レジストパターン
61:絶縁膜(素子分離用h−BN)
62:導電膜(電極配線)
62a:導電膜
62:ゲート電極配線(ボンディングパッド配線)
62:ソース電極配線(ボンディングパッド配線)
62:ドレイン電極配線(ボンディングパッド配線)
71:酸素終端と水素終端の領域の境界
101:MIS型半導体装置
201:MIS型半導体装置
1001:処理装置
1002:処理装置
1011:水素終端処理チャンバー
1012:ゲートバルブ
1013:ターボポンプ
1014:バルブ
1015:配管
1016:スクロールポンプ
1017:バルブ
1018:配管
1019:バルブ
1020:バラトロン真空計
1022:バルブ
1023:プロセスガス
1024:ゲートバルブ
1025:試料搬送・一時保管室
1026:ゲートバルブ
1027:搬送中間室
1028:フランジ
1029:試料搬送ロッド
1031:貼り合わせ処理室(グローブボックス)
1032:仕切り扉
1034:パスボックス
1035:バルブ
1036:配管
1037:スクロールポンプ
1038:バルブ
1039:圧力計
1040:不活性ガス循環精製機(Arガス循環精製機)
1041:バルブ
1042:配管
1043:ゲートバルブ
1044:バルブ
1045:配管
1052:Arガスシリンダー
1053:配管
1054:バルブ
1055:バルブ
1061:排気量調整バルブ
1062:配管
1063:真空計
1071:配管
1072:バルブ
1073:フランジ
1074:ベローズ配管
1075:ターボ排気セット
1101:チャンバー
1102:アングルバルブ
1103:ターボポンプ
1104:バルブ
1105:スクロールポンプ
1106:バルブ
1107:配管
1108:バルブ
1109:ベローズ配管
1110:バルブ
1111:ベローズ配管
1112:真空計
E1:水素終端処理部
E2:試料搬送部
E3:貼り合わせ処理部
E4:真空排気系

Claims (17)

  1. 半導体層と絶縁体層と導電体層を有し、前記絶縁体層が前記半導体層と前記導電体層で挟まれたp型のMIS型半導体装置であって、
    前記半導体層は少なくとも前記絶縁体層と接する部分の一部が水素終端されたダイヤモンドからなり、
    閾値電圧VTHが負電圧である、MIS型半導体装置。
  2. 前記絶縁体層は窒化ホウ素からなる、請求項1記載のMIS型半導体装置。
  3. 前記絶縁体層は窒化ホウ素の単結晶からなる、請求項1または2記載のMIS型半導体装置。
  4. 前記絶縁体層は六方晶窒化ホウ素(h−BN)からなる、請求項1から3の何れか1記載のMIS型半導体装置。
  5. 前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上5×1011cm−2以下である、請求項1から4の何れか1記載のMIS型半導体装置。
  6. 前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上1×1011cm−2以下である、請求項1から4の何れか1記載のMIS型半導体装置。
  7. 前記導電体層はグラファイトからなる、請求項1から6の何れか1記載のMIS型半導体装置。
  8. 水素で終端されたダイヤモンドからなる第1主表面を有する半導体層を形成することと、
    前記半導体層の水素で終端された面の少なくとも一部に接して絶縁体層を形成することと、
    前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
    前記半導体層を形成することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、MIS型半導体装置の製造方法。
  9. 第1主表面の少なくとも一部にダイヤモンドからなる半導体層が露出している部分を有する部材を準備する部材準備することと、
    前記半導体層が露出している部分の少なくとも一部を水素処理することと、
    前記半導体層の前記水素処理された部分の少なくとも一部に接して絶縁体層を形成することと、
    前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
    前記水素処理することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、MIS型半導体装置の製造方法。
  10. 前記絶縁体層を形成することの雰囲気が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、請求項8または9記載のMIS型半導体装置の製造方法。
  11. 前記絶縁体層は窒化ホウ素からなる、請求項8から10の何れか1記載のMIS型半導体装置の製造方法。
  12. 前記絶縁体層は窒化ホウ素の単結晶からなる、請求項8から11の何れか1記載のMIS型半導体装置の製造方法。
  13. 前記絶縁体層は六方晶窒化ホウ素(h−BN)からなる、請求項8から12の何れか1記載のMIS型半導体装置の製造方法。
  14. 前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上5×1011cm−2以下である、請求項8から13の何れか1記載のMIS型半導体装置の製造方法。
  15. 前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm−2以上1×1011cm−2以下である、請求項8から13の何れか1記載のMIS型半導体装置の製造方法。
  16. 前記不活性ガスはアルゴンガスである、請求項8から15の何れか1記載のMIS型半導体装置の製造方法。
  17. 前記雰囲気の圧力は大気圧である、請求項8または9に記載のMIS型半導体装置の製造方法。
JP2019166729A 2019-09-13 2019-09-13 Mis型半導体装置 Active JP7373838B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019166729A JP7373838B2 (ja) 2019-09-13 2019-09-13 Mis型半導体装置
JP2023178336A JP2023179710A (ja) 2019-09-13 2023-10-16 Mis型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019166729A JP7373838B2 (ja) 2019-09-13 2019-09-13 Mis型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023178336A Division JP2023179710A (ja) 2019-09-13 2023-10-16 Mis型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021044460A true JP2021044460A (ja) 2021-03-18
JP7373838B2 JP7373838B2 (ja) 2023-11-06

Family

ID=74861770

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019166729A Active JP7373838B2 (ja) 2019-09-13 2019-09-13 Mis型半導体装置
JP2023178336A Pending JP2023179710A (ja) 2019-09-13 2023-10-16 Mis型半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023178336A Pending JP2023179710A (ja) 2019-09-13 2023-10-16 Mis型半導体装置の製造方法

Country Status (1)

Country Link
JP (2) JP7373838B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115160025A (zh) * 2022-06-07 2022-10-11 中国电子科技集团公司第五十五研究所 一种制备基于金刚石表面终端的异质结的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243314A (ja) * 2002-02-20 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法
JP2005347680A (ja) * 2004-06-07 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008539575A (ja) * 2005-04-29 2008-11-13 エレメント シックス リミテッド ダイヤモンドトランジスタ及びその製造方法
JP2017050485A (ja) * 2015-09-04 2017-03-09 国立研究開発法人物質・材料研究機構 ノーマリーオフ特性を有する水素化ダイヤモンドmisfetの製造方法
JP2018078254A (ja) * 2016-11-11 2018-05-17 国立研究開発法人物質・材料研究機構 ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法
JP2019125771A (ja) * 2018-01-11 2019-07-25 国立研究開発法人物質・材料研究機構 Mis型半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243314A (ja) * 2002-02-20 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法
JP2005347680A (ja) * 2004-06-07 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008539575A (ja) * 2005-04-29 2008-11-13 エレメント シックス リミテッド ダイヤモンドトランジスタ及びその製造方法
JP2017050485A (ja) * 2015-09-04 2017-03-09 国立研究開発法人物質・材料研究機構 ノーマリーオフ特性を有する水素化ダイヤモンドmisfetの製造方法
JP2018078254A (ja) * 2016-11-11 2018-05-17 国立研究開発法人物質・材料研究機構 ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法
JP2019125771A (ja) * 2018-01-11 2019-07-25 国立研究開発法人物質・材料研究機構 Mis型半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115160025A (zh) * 2022-06-07 2022-10-11 中国电子科技集团公司第五十五研究所 一种制备基于金刚石表面终端的异质结的方法
CN115160025B (zh) * 2022-06-07 2023-04-11 中国电子科技集团公司第五十五研究所 一种制备基于金刚石表面终端的异质结的方法

Also Published As

Publication number Publication date
JP7373838B2 (ja) 2023-11-06
JP2023179710A (ja) 2023-12-19

Similar Documents

Publication Publication Date Title
JP7262435B2 (ja) 半導体装置
US8932904B2 (en) Semiconductor device and method of manufacturing the same
Alomari et al. Diamond overgrown InAlN/GaN HEMT
Li et al. Quasi-two-dimensional β-Ga 2 O 3 field effect transistors with large drain current density and low contact resistance via controlled formation of interfacial oxygen vacancies
JP7160318B2 (ja) 半導体装置および半導体装置の製造方法
Liu et al. Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit
JP2023179710A (ja) Mis型半導体装置の製造方法
JP7101980B2 (ja) Mis型半導体装置およびその製造方法
Jeong et al. Physisorbed-precursor-assisted atomic layer deposition of reliable ultrathin dielectric films on inert graphene surfaces for low-power electronics
JP7191322B2 (ja) 半導体基板の製造方法
Fu et al. − 10 V threshold voltage high-performance normally-OFF C–Si diamond MOSFET FORMED by p+-diamond-first and silicon molecular beam deposition approaches
Fu et al. Normally-off oxidized Si-terminated (111) diamond MOSFETs via ALD-Al 2 O 3 gate insulator with drain current density over 300 mA/mm
Wang et al. Ti3C2Tx MXene van der Waals gate contact for GaN high electron mobility transistors
Jang et al. Improved dielectric properties of BeO thin films grown by plasma enhanced atomic layer deposition
Zhang et al. The role of hybrid dielectric interfaces in improving the performance of multilayer InSe transistors
JP7162833B2 (ja) 半導体装置の製造方法
Kim et al. Barrier-free semimetallic PtSe2 contact formation in two-dimensional PtSe2/PtSe2 homostructure for high-performance field-effect transistors
Tanigawa et al. Enhancement-mode accumulation capacitance–voltage characteristics in TiN/ALD-Al2O3/sputtered-MoS2 top-gated stacks
Park et al. Solution-processed Al2O3 gate dielectrics for graphene field-effect transistors
Kim et al. High-pressure oxygen annealing of Al2O3 passivation layer for performance enhancement of graphene field-effect transistors
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
Min et al. A comparative study of Ge/Au/Ni/Au-based ohmic contact on graphene
Dang et al. Ultimate low leakage and EOT of high-κ dielectric using transferred metal electrode
Wang et al. Solution-processed van der Waals heterojunction as the damage-free gate contact for high performance GaN HEMTs
NAYFEH et al. HIGH FREQUENCY GRAPHENE TRANSISTORS USING LARGE-AREA CVD GRAPHENE AND ADVANCED DIELECTRICS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231017

R150 Certificate of patent or registration of utility model

Ref document number: 7373838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150