JP5412631B2

JP5412631B2 - 半導体基板の製造方法

Info

Publication number: JP5412631B2
Application number: JP2008242881A
Authority: JP
Inventors: 仁久國見; 佳彦柴田
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2008-09-22
Filing date: 2008-09-22
Publication date: 2014-02-12
Anticipated expiration: 2028-09-22
Also published as: JP2010074082A

Description

本発明は、半導体基板及びその製造方法に関し、より詳細には、Ｓｉ−ＬＳＩと化合物半導体素子とを同一基板上に形成することを可能にした半導体基板及びその製造方法に関する。

化合物半導体積層体は、その材料固有の優れた電気特性、例えば高電子移動度や、広いバンドギャップなどが注目を浴び、活発な研究開発がなされた結果、実用化に至っている電子部品製品が数多く存在する。一例を挙げると、高電子移動度を有するＩｎＳｂは、それを活性層として用いることにより、ホール素子や磁気抵抗効果素子などの磁気センサーとして利用され、既に実用化・市販化されている。また広いバンドギャップを有するＧａＮ系の窒化物半導体は、それを活性層として用いることにより、レーザーや発光ダイオード等の発光デバイスとして製品化されている。

これらＩｎＳｂやＧａＮなどを始めとする化合物半導体は、バルク単結晶の生産が困難であるとされ、そのため、通常はＧａＡｓ基板や、サファイア基板、ＳｉＣ基板上に薄膜成長したものが広く利用されていが、現市場に供給されているそれらの基板口径は、Ｓｉ基板の口径に比べて小さく、更に基板単価も高価であり、販売量拡大の足かせとなっている事は否めず、故に、化合物半導体を用いた製品の、より一層の普及の妨げとなっている。

そのため、大口径かつ安価なＳｉ基板上への化合物半導体薄膜成長技術が俄かに注目を浴び、多数の研究報告がなされている。

例えば、Ｓｉ基板上に直接的にＧａＡｓを成長させる方法として、化合物半導体膜をＳｉ基板上に成長する直前に、８００℃以上の高温環境下でＳｉ基板を加熱する前処理を行う方法がある（特許文献１参照）。これらの手法は広く用いられている基板の前処理であり、Ｓｉ基板表面の自然酸化膜除去、及び基板表面での格子再配列を目的として施している。しかしながら、Ｓｉ基板上に、既にＳｉ−ＬＳＩが形成されているＳｉ基板に対しては、このような高温環境下で前処理を施すことは、Ｓｉ−ＬＳＩの特性変動を招き、延いてはＳｉ−ＬＳＩの信頼性低下に繋がるため、実施することは極めて困難である。

そこで、高温環境下での基板前処理を施すことなく、Ｓｉ基板上へ化合物半導体膜を結晶成長させる手法が考案されている（特許文献２参照）。この方法では、先ず、Ｓｉ基板上にＧａＡｓ層を形成し、このＧａＡｓ層上にＩｎＳｂ膜を形成することによって、１μｍの膜厚でホール係数が３７０ｃｍ３／Ｃ、膜厚で割ると３，７００，０００ｃｍ２／Ｃへと特性を改善できる。

特開平７−９４４０９号公報国際公開ＷＯ２００４／０７７５８５号パンフレット表面科学、１９９９年、Ｖｏｌ．２０、Ｎｏ．１０、ｐｐ．６８０−６８４

しかしながら、ＧａＡｓ層をＳｉ基板上に形成するには、ＩｎＳｂ膜を形成する際の膜形成温度よりも更に高い温度での膜形成が必要とされ、Ｓｉ−ＬＳＩなどが既に積載されたＳｉ基板上へＩｎＳｂ膜を直接成長させる場合と比較すると、ＧａＡｓ膜を形成する工程での加熱温度、及び、加熱時間が、余計に追加される事となり、この結果、ＴＡＴの増加のみならず、Ｓｉ−ＬＳＩ特性劣化リスクの観点からも問題であり、適用は困難である。

さらに、Ｓｉ−ＬＳＩが既に形成されているＳｉ基板上へ、化合物半導体膜、及び、それらを用いた化合物半導体デバイスを形成するための具体的構造、及びその製法は、未だ開示されておらず、Ｓｉ−ＬＳＩが形成されているＳｉ基板上へ、Ｓｉ−ＬＳＩの特性を変動及び劣化させることなく、化合物半導体膜を形成せしめること自体が技術的にも大変困難であった。

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、Ｓｉ−ＬＳＩが既に形成されているＳｉ基板上に、良質な結晶性を具備したＩｎＳｂなどの化合物半導体膜を形成可能にするとともに、これら化合物半導体積層体を用いたホール素子、磁気抵抗素子などの磁気センサー、赤外線受光素子などの光デバイス、トランジスタなどの電子デバイスを、同一Ｓｉ基板上に既に形成されているＳｉ−ＬＳＩ素子と電気的に接続された構造を有する半導体基板及びその製造方法を提供することにある。

このような目的を達成するために、請求項１に記載の発明は、半導体基板の製造方法であって、シリコン単結晶基板上にＬＳＩ素子を形成するステップと、前記シリコン単結晶基板全面に前記ＬＳＩ素子全体を覆うようにシリコン酸化膜を形成するステップと、前記シリコン酸化膜をエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップと、前記シリコン単結晶基板及び前記シリコン酸化膜を覆うように窒化シリコン膜を形成するステップと、前記窒化シリコン膜をエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップと、前記シリコン単結晶基板表面の結晶構造が乱れた領域を除去し、前記シリコン単結晶基板の露出部を水素原子で終端するステップと、前記シリコン単結晶基板が露出した領域にＩｎxＧａyＡｌzＳｂ（ｘ＋ｙ＋ｚ＝１、且つｘ、ｙ、ｚはそれぞれ０以上１以下）からなる化合物半導体層を形成するステップと、前記化合物半導体層にエッチング処理を施して化合物半導体素子を形成するステップと、基板全体を覆うように素子保護膜を形成するステップと、前記素子保護膜、前記窒化シリコン膜及び前記シリコン酸化膜に前記ＬＳＩ素子及び前記化合物半導体素子に達する穴を形成するステップと、前記ＬＳＩ素子と前記化合物半導体素子が電気的に接続されるように前記穴を通る金属配線を形成するステップとの順に実施することを特徴とする。

請求項２に記載の発明は、請求項１に記載の半導体基板の製造方法において、前記シリコン単結晶基板は、導電型がＰ型であり、抵抗値が１Ω以上であり、面方位が（１１１）又は（１００）で、かつ、［１１０］軸方向に０度から７度の間の傾斜角度を有しており、表面積が１０ｃｍ²以上であることを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載の半導体基板の製造方法において、前記シリコン単結晶基板の所望の領域のみを露出させるステップが、前記シリコン単結晶基板と前記窒化シリコン膜とが接触するエリアの内、前記シリコン単結晶基板上に存在する前記窒化シリコン膜の所望の領域のみをエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップであることを特徴とする。

請求項４に記載の発明は、請求項１乃至３の何れか一項に記載の半導体基板の製造方法において、前記化合物半導体素子が、抵抗体、電磁変換素子、発光素子、受光素子、太陽電池、２次元電子ガスを用いた超高速トランジスタ素子の何れかの用途を目的として使用されていることを特徴とする。

請求項５に記載の発明は、請求項１乃至４の何れか一項に記載の半導体基板の製造方法において、前記シリコン単結晶基板表面のＳｉ原子は、前記水素原子で終端するステップにおいて、フッ化水素（ＨＦ）溶液、又は、フッ化アンモニウム（ＢＨＦ）溶液への浸漬、若しくは、水素分子雰囲気下でのアニール、若しくは、原子状水素ビーム照射の何れかによって、水素原子により終端されることを特徴とする。

本発明によれば、Ｓｉ−ＬＳＩが既に形成されているＳｉ基板上に、良質な結晶性を具備したＩｎＳｂなどの化合物半導体膜を形成することが可能になり、これら化合物半導体積層体を用いたホール素子、磁気抵抗素子などの磁気センサー、赤外線受光素子などの光デバイス、トランジスタなどの電子デバイスを、同一Ｓｉ基板上に既に形成されているＳｉ−ＬＳＩ素子と電気的に接続する構造を有する半導体基板が可能になる。

本発明に係る半導体基板の製造方法について簡単に説明する。Ｓｉ単結晶基板上に、先ずＳｉ−ＬＳＩを最上層保護膜なしの状態で形成し、Ｓｉ−ＬＳＩ全体をＳｉＯ₂層で覆う。次いで、所望のエリアのＳｉＯ₂層間膜を除去し、所望のエリアのＳｉ基板表面のみを露出させる。次いで、化合物半導体膜を形成する工程でＳｉ−ＬＳＩを保護膜する役目を担う窒化シリコン（ＳｉＮ）膜をＳｉ−ＬＳＩの上部及び側面に形成する。次いで、ＳｉＮ膜に覆われずに露出しているＳｉ基板表面を水素原子で終端せしめた後に、ＭＢＥ装置へと導入し、化合物半導体構成物質をこのＳｉ基板上に照射することにより、露出していたＳｉ基板上に極めて良質の化合物半導体膜を直接形成する。更に化合物半導体膜を所望の形状に加工して素子を作り、次いでこの素子の保護膜を形成し、最後にＳｉ−ＬＳＩと前記化合物半導体素子とを電気的に接続するためのコンタクトと金属配線を設けることにより、同一Ｓｉ基板上にＳｉ−ＬＳＩと化合物半導体素子とを同時に形成することができる。

本発明において、ＩｎＳｂを初めとする化合物半導体層を、Ｓｉ−ＬＳＩが既に形成されているＳｉ基板上へ形成する際には、化合物半導体層を形成せしめる所望のＳｉ基板の上部にある層間膜及び保護膜を、リソグラフィー技術及びエッチング技術を用いて除去し、所望のエリアだけＳｉ基板を露出させる必要があるが、この場合、層間膜の削り残し無きようにＳｉ基板をもオーバーエッチングによってエッチングすることが一般的である。しかしながらこの際に、エッチング手段としてリアクティブイオンエッチング（ＲＩＥ）を用いる場合は、Ｓｉ基板をエッチングする工程でのエッチングガス種の選択、及びそれらの流量の最適化に加え、ＲＦパワーを小さくすることにより、Ｓｉ基板表面に発生するダメージを極力低減することが望ましい。もし仮に、層間膜および保護膜エッチング後のＳｉ基板表面オーバーエッチング実施時に、前記エッチングダメージ低減条件へスムーズな切り替えが困難であるならば、オーバーエッチングにより基板表面に生じたダメージ層の除去を目的として、低ＲＦパワー条件、且つ、ガス種およびガス圧を最適化したＲＩＥを追加実施することが好ましい。加えて、エッチングによりオーバーエッチされたエリアでのＳｉ基板表面のラフネスが大きければ、基板表面で局所的に面方位が異なる領域が混在している状況となり、延いては、そのＳｉ基板表面上に成長する化合物半導体膜の結晶度にバラつきを生じる。よって、オーバーエッチされたエリアでのＳｉ基板表面は平滑であるようにすることが好ましい。

また、化合物半導体膜形成工程においてＳｉ−ＬＳＩを保護する役目を果たすシリコン窒化膜（ＳｉＮ）の膜厚は、化合物半導体膜形成直前の前処理として実施するフッ化水素（ＨＦ）溶液への浸漬中、若しくはフッ化アンモニウム（ＢＨＦ）溶液への浸漬中にそのＳｉＮ膜表面が削られ、膜厚が薄くなってしまうが、仮に削り取られても、Ｓｉ−ＬＳＩのＳｉＯ₂層間膜や金属配線、多結晶シリコン、Ｓｉ活性領域などのＳｉ−ＬＳＩ構成部材が露出しないような十分な厚みを持たせることが必要であり、これに限定されるものではないが、好ましくは、０．１μｍ以上３．０μｍ以下である。

加えて、このシリコン窒化膜（ＳｉＮ）を製膜する際の手法としては、膜形成時の温度が低いＰＥＣＶＤ法を用いるのが好ましく、製膜時の温度も４００℃以下であることが好ましい。

Ｓｉ−ＬＳＩ基板上に化合物半導体素子を形成した後に、Ｓｉ−ＬＳＩと化合物半導体素子とを電気的に接続する金属配線層を形成する際には、Ｓｉ−ＬＳＩ保護用に形成したＳｉＮ膜の所望のエリアに１μｍ²以上２０００μｍ²以下の面積の小窓を設けて、Ｓｉ−ＬＳＩのＡｌ配線、または、Ｃｕ配線、又は多結晶ポリシリコン、又は金属合金、又はＮ型の導電型を有するＳｉ活性領域の何れかを露出させた後、スパッタリング法により配線材料を形成することが望ましい。この際、金属配線材料としては、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ，の何れか、又はこれらの組合せが好ましく、バリアメタル材料としてはＴｉＮ、Ｔｉが好ましい。

本発明において、Ｓｉ−ＬＳＩが形成されたＳｉ単結晶基板上に、Ｓｉ−ＬＳＩ素子の特性変動や信頼性低下を生じさせること無く、良質な化合物半導体層を直接形成できた理由は、Ｓｉ−ＬＳＩエリアを保護するためにＳｉ−ＬＳＩの上部及び側面に設けたシリコン窒化膜（ＳｉＮ）の存在にある。具体的には、Ｓｉ−ＬＳＩエリアの上部及び側面をＳｉＮ膜にて完全に覆って保護することにより、化合物半導体形成直前に行うフッ化水素（ＨＦ）溶液への浸漬工程によるＳｉ−ＬＳＩエリアのＳｉＯ₂層間膜の削り取られや、金属配線の腐食が防止され、更には、ＭＢＥ装置内での化合物半導体膜形成時の基板加熱によって、Ｓｉ−ＬＳＩ内の、特にＳｉ半導体素子内に存在する界面準位を終端している水素原子数が著しく変化してしまう事をも抑制しており、その結果、Ｓｉ−ＬＳＩの特性変動や信頼性の低下を防止できていると考えられる。

本発明の、Ｓｉ−ＬＳＩが形成されているＳｉ基板上に形成する化合物半導体は、ＩｎＳｂ、ＧａＳｂ，ＡｌＳｂ、Ｉｎ_xＧａ_yＡｌ_zＳｂ（ｘ＋ｙ＋ｚ＝１、且つｘ、ｙ、ｚはそれぞれ０以上１以下）が好ましい例である。

本発明のＳｉ−ＬＳＩが形成されているＳｉ基板上に形成する化合物半導体の膜厚は、特に制限は無いが、通常０．１μｍ以上５μｍ以下であり、好ましくは０．２μｍ以上４μｍ以下であり、最も好ましくは０．３５μｍ以上２μｍ以下である。

基板材料は、Ｓｉ単結晶基板であり、面方位は（１１１）、若しくは（１００）、若しくはこれらの面方位が［１１０］軸方向へ０度〜７度傾いたものが好ましい。

Ｓｉ−ＬＳＩが形成された後に化合物半導体を形成する際には、Ｓｉ単結晶基板の表面Ｓｉ原子は、水素原子で終端されていることが必要である。水素原子で終端する方法は特に制限はなく、通常はフッ化アンモニウム（ＢＨＦ）水溶液や、フッ化水素（ＨＦ）溶液中へのＳｉ基板の浸漬、又は水素ガス雰囲気下でのアニール、若しくは原子状水素を基板表面に照射することにより成されるが、一般的には、フッ化アンモニウム（ＢＨＦ）水溶液や、フッ化水素（ＨＦ）溶液にＳｉ基板を浸漬することにより成されることが好ましい。

以上のように、本発明によれば、Ｓｉ−ＬＳＩが形成されているＳｉ基板上に、高品質な化合物半導体薄膜、及び、その膜を用いた化合物半導体素子が形成可能となり、更に、これら、同一Ｓｉ基板上に形成したＳｉ−ＬＳＩと、ＩｎＳｂ素子を初めとする化合物半導体デバイスを金属配線で電気的に接続することにより、化合物半導体素子が、同一ウエハ上に形成されているＳｉ−ＬＳＩから制御可能となり、延いては、製造コストの低減、チップサイズの縮小、Ｓｉ−ＬＳＩと化合物半導体素子との高速通信および高速制御、更に、Ｓｉ−ＬＳＩと化合物半導体素子の相互配置精度が向上する。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

図１は、本発明の一実施形態に係る半導体基板の断面模式図であり、化合物半導体素子を、Ｓｉ−ＬＳＩが予め形成されたＳｉ基板上に直接形成した場合の最適構造の断面模式図を示している。１０１は基板表面の面方位が（１００）のＳｉ単結晶基板であり、その基板表面が［１１０］軸方向に０度〜７度の間の傾斜角度を有しており、１０２は化合物半導体デバイスであり、１０４はＳｉ−ＭＯＳＦＥＴｓのゲート電極、若しくは他結晶ポリシリコン、若しくは、Ｎ型の導電型を有するＳｉ活性領域などのＳｉ半導体素子を示し、１０５はＳｉ−ＬＳＩ内の金属配線、１０６はＳｉ−ＬＳＩの層間膜であるシリコン酸化膜（ＳｉＯ₂）、１０７はＳｉ−ＬＳＩの上部と側面を保護する役目を果たすシリコン窒化膜（ＳｉＮ）、１０８は化合物半導体デバイス用の保護膜、１０９はＳｉ−ＬＳＩと化合物半導体デバイス１０２を電気的に接続するための金属配線をそれぞれ示している。

（実施形態１）
図２は、本発明の一実施形態に係る半導体基板の製造方法を説明するための工程フロー図と、各工程での断面模式図であり、その結果、最終的に図１に示す断面構造が得られる。

まず、６インチのＳｉ（１００）基板２０１を用意し、この基板上にＳｉ−ＬＳＩ２０４を形成する。本実施形態では、Ｓｉ−ＬＳＩの形成には０．５μｍプロセス、金属配線層数は２層を採用したが、これらに制限するものではなく、他のプロセスを用いても良いし、配線数を増減させても良い。Ｓｉ−ＬＳＩは、最上層の金属配線パターン２０５を形成後、ＳｉＯ₂層間膜２０６までを形成する（Ｓ２０１）。

次いで、リソグラフィー技術及びエッチング技術を用い、後に化合物半導体デバイスを形成する所望のＳｉ基板表面の上部に存在する前記ＳｉＯ₂層間膜２０６を除去し、Ｓｉ−ＬＳＩが形成されている場所以外のエリアでＳｉ基板表面を露出させる（Ｓ２０２）。

次いで、Ｓｉ−ＬＳＩの保護膜となるシリコン窒化膜（ＳｉＮ）２０７をプラズマＣＶＤ装置を用いて基板全面に形成する（Ｓ２０３）。ここで、断面ＳＥＭを用いてＳｉＮ膜の形成具合を観察した結果、Ｓｉ−ＬＳＩの上部では０．７μｍの膜厚のＳｉＮが、側面では０．３５μｍの膜厚のＳｉＮが綺麗な膜質で形成されていることが確認できた。

次いで、このＳｉ基板２０１とＳｉＮ保護膜２０７とが接するエリアの内、所望のエリア上に存在するＳｉＮ膜２０７を、リソグラフィー技術及びエッチング技術を用いて除去する（Ｓ２０４）。本実施例では、このＳｉＮ膜２０７除去の際には、リアクティブイオンエッチング（ＲＩＥ）技術を用いたが、ＳｉＮが除去された後も、Ｓｉ基板表面を数ｎｍ程度オーバーエッチングして削り込み、ＳｉＮ膜の削り残しを防いだ。この際、Ｓｉ基板表面がエッチングによりダメージを受けてしまう。よって、このＳｉ基板表面のダメージ層の除去を目的として、追加のＲＩＥエッチングを実施した。この際のＲＩＥ条件は、ＲＦパワーを極力小さく設定し、且つガス種とその流量を最適化し、Ｓｉ基板表面近傍のダメージ層が最も効果的に除去できる条件を適用した。

次いで、このＳｉ基板をフッ化水素（ＨＦ）溶液に浸漬し、基板表面の自然酸化膜を除去すると共に、露出している基板表面のＳｉ原子を水素原子にて終端させる（Ｓ２０５）。図２（ｅ）に示す２１１は、露出したＳｉ基板表面が水素原子で終端されている様を示している。

次いで、ＭＢＥ装置の成長室内をＡｓ雰囲気状態にした後に、基板をＭＢＥ成長室内へと導入し、露出したＳｉ基板表面のＳｉ原子を終端している水素原子が基板表面から脱離しない温度まで基板を昇温させた後、化合物半導体膜の成長を開始し、ＩｎＳｂ膜２０３を形成する（Ｓ２０６）。本実施例では、ＩｎＳｂ膜２０３のトータル膜厚を約０．７μｍとした。その後、基板温度を低下させ、基板をＭＢＥ装置から取り出した。

このＩｎＳｂ膜２０３は基板全面に形成されているため、リソグラフィー技術およびエッチング技術を用いて所望の形状に加工して、化合物半導体デバイスとしての機能を出現させる（Ｓ２０７）。本実施例では、一例としてホール素子機能の発現を行うべく、基板上方から見て十字型の形状に加工を行い、化合物半導体デバイス２０２を形成した。

その後、保護膜２０８を形成する（Ｓ２０８）。図２（ｈ）においては、この保護膜は、基板全面に形成されているが、所望の場所だけ必要であれば、リソグラフィー技術及びエッチング技術を用いて加工形成しても良いが、本実施例では、化合物半導体素子及びＳｉ−ＬＳＩエリア、及びその中間の基板表面が露出しているエリアを完全に覆うように保護膜を残している。

次いで、リソグラフィー技術及びエッチング技術を用い、Ｓｉ−ＬＳＩが形成されているエリアの上部に形成されているＳｉＯ₂層間膜２０６と、ＳｉＮ膜２０７、及び保護膜２０８を、また、化合物半導体デバイス２０２の上部を覆うように存在する保護膜２０８を、リソグラフィー技術およびエッチング技術を用いて、所望のエリアだけ除去し、Ｓｉ−ＬＳｉと化合物半導体素子との電気的導通をとるためのコンタクト窓２２１と２２２をそれぞれ設ける（Ｓ２０９）。このコンタクト窓２２１と２２２は同時に設けても良いし、それぞれ個別のリソグラフィー及びエッチング各技術を用いて設けても、どちらでも良い。また、本実施例では、模式図に示す通り、Ｓｉ−ＬＳｉのコンタクトを最上層の金属配線に対して設けたが、これに制限するものではなく、Ｎ型の導電型を示すＳｉ活性領域や、Ｎ型の導電型を示す多結晶シリコンや、最上層以外の金属配線に対して設けても良い。

次いで、スパッタリング技術を用いて金属配線２２３を形成し、Ｓｉ−ＬＳＩと化合物半導体とを電気的に接続する（Ｓ２１０）。この金属配線の形状加工は、本実施例では、露光・現像後のレジストを基板上に形成した後、金属配線材料をスパッタリング技術により基板全面に形成し、その後、剥離液中にてリフトオフ法により、所望の金属配線パターンを形成した。しかし一般的に行われる配線形成手法、つまり、先ずスパッタリング法により基板全面に金属配線を形成した後、リソグラフィー技術及びエッチング技術を用いて金属配線パターンを形成しても良い。

その後、基板全面を再び保護膜で覆い、ワイヤーボンディング用のＰＡＤ窓を所望の場所に設けることにより、同一Ｓｉ基板上にＳｉ−ＬＳＩ素子と化合物半導体素子とを同時に形成せしめたワンチップデバイスが完成する（Ｓ２１１）。

得られた化合物半導体素子とＳｉ基板との界面を透過型電子顕微鏡（ＴＥＭ）にて観察した結果、欠陥密度の少ない良質なＩｎＳｂ膜がＳｉ基板上に直接形成していることが確認された。また、この界面近傍を超高圧電子顕微鏡と電子エネルギー損失スペクトルを用いて観察したところ、この界面近傍にＡｓの存在が確認された。

加えて、この化合物半導体膜を加工して作成したホール素子も正常に機能を発現する。

また、ＩｎＳｂ製膜時、Ｓｉ−ＬＳＩは製膜条件下に曝されることになるが、ＩｎＳｂの製膜温度である４００度前後の環境温度下に１時間ほど曝しても、Ｓｉ−ＬＳＩの特性変動は認められず、正常に動作する事を確認した。

つまりは、本発明の半導体基板及びその製造方法を用いることにより、Ｓｉ−ＬＳＩと、化合物半導体デバイス、特にホール素子を同一Ｓｉ基板上に形成でき、両デバイスをワンチップ化されたホールＩＣとして機能させることができる。

（比較例）
一方、本発明で開示している構造を用いない場合、すなわち特にＳｉ−ＬＳＩがＳｉＮ膜で覆わない場合は、化合物半導体形成前のフッ化水素（ＨＦ）溶液での処理時に、Ｓｉ−ＬＳＩ層間膜として多数積み重ねられたＳｉＯ₂多層膜の界面がフッ化水素（ＨＦ）溶液により深く削られ、その結果、Ｓｉ−ＬＳＩ内の金属配線として形成しているＡｌ配線がフッ化水素（ＨＦ）溶液により腐食され、Ｓｉ−ＬＳＩの信頼性試験結果は大きく低下した。また、化合物半導体形成時における製膜温度での加熱により、Ｓｉ−ＬＳＩの界面準位を終端している水素原子の変化に起因すると考えられるＳｉ半導体素子の特性変動が確認された。

以上の結果からも、本発明の半導体基板及びその製造方法が、Ｓｉ−ＬＳＩが既に形成されているＳｉ基板上に、Ｓｉ−ＬＳＩの特性変動を生じさせること無く化合物半導体膜、及びそれらを用いた化合物半導体素子を形成するのに有効であることが分かる。

本発明は、Ｓｉ−ＬＳＩが形成されたＳｉ基板上へ直接的に化合物半導体デバイスを形成するための構造、及びその製造方法に関するものであり、これにより、従来別々のウエハ上に形成した後の組み立て工程において一体化させていた両素子を、基板製造時から一体化させて製造することが可能となり、この結果、製造コストの低減、配線容量の低下によるＳｉ−ＬＳＩによる化合物半導体素子の高速駆動制御、Ｓｉ−ＬＳＩと化合物半導体素子との高速通信、更に、両素子間の相互配置位置精度の向上等が期待でき、延いてはホール素子や、磁気抵抗素子などの磁気センサー、赤外線センサーなどの受光素子、高電子移動度トランジスタなどの電子デバイスの高機能化及び、工業展開が可能となる。

本発明の一実施形態に係る半導体基板の断面模式図である。本発明の一実施形態に係る半導体基板の製造方法を説明するフローチャートと断面模式図である。

符号の説明

１０１Ｓｉ単結晶基板
１０２Ａｓを含まない化合物半導体層及びデバイス
１０４Ｓｉ−ＬＳＩ内におけるＳｉ半導体デバイスの一例
１０５Ｓｉ−ＬＳＩ内における金属配線
１０６ＳｉＯ₂層間膜
１０７ＳｉＮ保護膜
１０８保護膜
１０９金属配線
２０１Ｓｉ単結晶基板
２０２パターニング加工後の化合物半導体デバイス
２０３ウエハ全面に形成されたＩｎＳｂ膜
２０４Ｓｉ−ＬＳＩが形成されているエリア
２０５Ｓｉ−ＬＳｉ内の金属配線
２０６ＳｉＯ₂層間膜
２０７ＳｉＮ保護膜
２０８保護膜
２１１露出したＳｉ基板表面のＳｉ原子を終端している水素原子
２１２ＩｎＳｂ初期成長膜
２２１Ｓｉ−ＬＳＩ上のコンタクトホール
２２２化合物半導体デバイス上のコンタクトホール
２２３Ｓｉ−ＬＳＩと化合物半導体デバイスとを接続する金属配線

Claims

シリコン単結晶基板上にＬＳＩ素子を形成するステップと、
前記シリコン単結晶基板全面に前記ＬＳＩ素子全体を覆うようにシリコン酸化膜を形成するステップと、
前記シリコン酸化膜をエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップと、
前記シリコン単結晶基板及び前記シリコン酸化膜を覆うように窒化シリコン膜を形成するステップと、
前記窒化シリコン膜をエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップと、
前記シリコン単結晶基板表面の結晶構造が乱れた領域を除去し、前記シリコン単結晶基板の露出部を水素原子で終端するステップと、
前記シリコン単結晶基板が露出した領域にＩｎxＧａyＡｌzＳｂ（ｘ＋ｙ＋ｚ＝１、且つｘ、ｙ、ｚはそれぞれ０以上１以下）からなる化合物半導体層を形成するステップと、
前記化合物半導体層にエッチング処理を施して化合物半導体素子を形成するステップと、
基板全体を覆うように素子保護膜を形成するステップと、
前記素子保護膜、前記窒化シリコン膜及び前記シリコン酸化膜に前記ＬＳＩ素子及び前記化合物半導体素子に達する穴を形成するステップと、
前記ＬＳＩ素子と前記化合物半導体素子が電気的に接続されるように前記穴を通る金属配線を形成するステップと
の順に実施することを特徴とする半導体基板の製造方法。
前記シリコン単結晶基板は、導電型がＰ型であり、抵抗値が１Ω以上であり、面方位が（１１１）又は（１００）で、かつ、［１１０］軸方向に０度から７度の間の傾斜角度を有しており、表面積が１０ｃｍ²以上であることを特徴とする請求項１に記載の半導体基板の製造方法。
前記シリコン単結晶基板の所望の領域のみを露出させるステップが、前記シリコン単結晶基板と前記窒化シリコン膜とが接触するエリアの内、前記シリコン単結晶基板上に存在する前記窒化シリコン膜の所望の領域のみをエッチング処理することにより前記シリコン単結晶基板の所望の領域のみを露出させるステップであることを特徴とする請求項１または２に記載の半導体基板の製造方法。
前記化合物半導体素子が、抵抗体、電磁変換素子、発光素子、受光素子、太陽電池、２次元電子ガスを用いた超高速トランジスタ素子の何れかの用途を目的として使用されていることを特徴とする請求項１乃至３の何れか一項に記載の半導体基板の製造方法。
前記シリコン単結晶基板表面のＳｉ原子は、前記水素原子で終端するステップにおいて、フッ化水素（ＨＦ）溶液、又は、フッ化アンモニウム（ＢＨＦ）溶液への浸漬、若しくは、水素分子雰囲気下でのアニール、若しくは、原子状水素ビーム照射の何れかによって、水素原子により終端されることを特徴とする請求項１乃至４の何れか一項に記載の半導体基板の製造方法。