JP2010067944A - セラミック基板及びセラミックチップ部品 - Google Patents

Abstract

【課題】セラミック基板の一主面と導体パターンの一主面とを同一平面上に位置させることで、導体パターンへの電子部品の実装が容易にする。
【解決手段】第１セラミック基板１０Ａは、導体成形体１２を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリー１４を、導体成形体１２を被覆するように供給した後に硬化して得られる第１セラミック成形体１６Ａと、導体成形体１２のない第２セラミック成形体１６Ｂとを積層して第１セラミック積層体１８Ａを作製し、該第１セラミック積層体１８Ａを焼成することによって得られる。これにより、セラミック焼成体２０の一主面２０ａは平滑で平坦な面となり、しかも、セラミック焼成体２０の一主面２０ａと導体パターン１９の一主面１９ａとが同一平面上に存在する形態となる。
【選択図】図４

Description

本発明は、内部に導体が埋設されたセラミック基板及びセラミックチップ部品に関し、例えば電子部品が実装される配線基板や多層配線基板に用いて好適なセラミック基板、並びに集中定数回路や分布定数回路を有したり、センサ機能、アクチュエータ機能やアンテナ機能等のための配線を有するセラミックチップ部品に関する。

積層セラミックを用いた電子部品を作製する場合、セラミック粉末と樹脂を含むグリーンシート上に導体パターンを印刷によって形成したものを積層一体化した後に、成形加工した後、焼成するようにしている（例えば特許文献１、２参照）。

この場合、導体パターンがグリーンシート上において凸形状に形成されるため、グリーンシートを積層する際に、導体パターンの周縁近傍に圧力がかからず、積層した後に、剥がれが生じたり、導体パターンの端部がつぶれてしまい、導体パターンの電気的特性を劣化させる。また、これらの問題のために、導体パターンの厚みを厚くできないため、抵抗値を下げるのに限界があり、また、高周波特性の向上にも限界があった。

そこで、従来では、上述の欠点を解決するために、樹脂フィルムのような基体やグリーンシート上に、導体ペーストを印刷形成した後、セラミック粉末と樹脂からなるスラリーを塗布し、その後、カチオン性凝固浴に浸漬して前記スラリーをゲル化したグリーンシートにすることで、導体パターンをグリーンシート内に埋設する方法が提案されている（例えば特許文献３参照）。

また、他の従来例では、導体パターンの変形を抑制するために、導体ペーストに熱可塑性樹脂、熱硬化性樹脂あるいは紫外線硬化性樹脂を混入させる方法が提案されている（例えば特許文献４参照）。

特公昭４０−１９９７５号公報 特開平２−５８８１６号公報 特開２００５−１２７９号公報 特開平８−１６７５３７号公報

ところで、特許文献２に記載された提案例において、セラミック粉末と熱可塑性樹脂を含むスラリーと、熱可塑性樹脂を含む導体ペーストとを使用した場合、スラリーが乾燥する際に生ずる大きな収縮により、セラミック成形体のうち、導体近傍に亀裂が発生したりして、セラミック成形体と導体との一体化に問題が生じたり、導体の凸形状の影響でグリーンシートが凹凸形状になったりする。また、導体ペーストに含まれる熱可塑性樹脂は溶剤に溶解し易いため、セラミック成形体とする際に、導体がセラミック中に溶けて導体のパターン形状が崩れるという問題がある。

また、特許文献３では、グリーンシート上への導体パターンの形成、スラリーの塗布、カチオン性凝固浴への浸漬、乾燥を１層ごとに行う必要があり、導体パターンの多層化に伴って工数が増加するという問題がある。

特許文献４では、グリーンシート上に導体パターンを印刷によって形成したものを積層一体化した後に、プレス加工するようにしているため、特許文献１や２と同様に、導体パターンの周縁近傍に圧力がかからず、積層した後に、剥がれが生じるおそれがある。

ところで、例えば特許文献２において、セラミック基板の表面に導体パターンが形成されたセラミックチップ部品を作製した場合、セラミック基板の主面に凹凸が形成されることから、セラミックチップ部品を真空吸着することが困難になるという問題がある。また、各セラミックチップ部品において、形状のばらつきが生じることから、それに応じて電気的特性のばらつきも生じるという問題がある。

本発明はこのような課題を考慮してなされたものであり、セラミック基板の一主面と導体パターンの一主面とを同一平面上に位置させることで、導体パターンへの電子部品の実装が容易になり、しかも、導体パターンの剥がれや崩れがなく、また、導体パターンの厚みを厚くでき、抵抗値の低減化、高周波特性の向上を容易に図ることができるセラミック基板を提供することを目的とする。

また、本発明の他の目的は、導体パターンの剥がれや崩れがなく、また、導体パターンの厚みを厚くでき、抵抗値の低減化、高周波特性の向上を容易に図ることができるほか、真空吸着による搬送が可能で、チップ部品間での電気的特性のばらつきを低減することができ、しかも、実装される電子機器や通信機器の小型化を図ることができるセラミックチップ部品を提供することにある。

第１の本発明に係るセラミック基板は、導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を焼成することにより、導体成形体が導体パターンとなり、セラミック成形体がセラミック焼成体とされたセラミック基板であって、前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とする。

次に、第２の本発明に係るセラミック基板は、導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を複数積層してなるセラミック積層体を焼成することにより、導体成形体が導体パターンとなり、セラミック積層体がセラミック焼成体とされたセラミック基板であって、前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とする。

そして、第１及び第２の本発明において、前記導体パターンの一主面に、電子部品が実装されていてもよい。

また、第１及び第２の本発明において、前記セラミック成形体は、前記スラリーを、基体上に成形された前記導体成形体を被覆するように塗布した後に硬化して得られるようにしてもよい。

また、第１及び第２の本発明において、前記スラリーに含まれる前記樹脂は、熱硬化性樹脂前駆体であって、ポリウレタン樹脂前駆体であってもよい。

また、第１及び第２の本発明において、前記導体成形体は、熱硬化性樹脂前駆体と銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）系の金属の少なくとも１種類の粉末を含む導体ペーストをパターン形成し、その後、硬化してなるようにしてもよい。

また、第１及び第２の本発明において、前記導体ペーストに含まれる前記熱硬化性樹脂前駆体は、フェノール樹脂であってもよい。

次に、第３の本発明に係るセラミックチップ部品は、導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を焼成することにより、導体成形体が導体パターンとなり、セラミック成形体がセラミック焼成体とされたセラミックチップ部品であって、前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とする。

次に、第４の本発明に係るセラミックチップ部品は、導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を複数積層してなるセラミック積層体を焼成することにより、導体成形体が導体パターンとなり、セラミック積層体がセラミック焼成体とされたセラミックチップ部品であって、前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とする。

そして、第４の本発明において、少なくとも１つの前記セラミック成形体は、一主面に２以上の導体成形体の一主面が露出し、他主面に１以上の導体成形体の他主面が露出していてもよい。

この場合、一主面が露出した前記導体成形体と他主面が露出した前記導体成形体とが互いに対向しない組み合わせが少なくとも１つ存在してもよいし、一主面が露出した前記導体成形体と他主面が露出した前記導体成形体とが互いに対向する組み合わせが少なくとも１つ存在するようにしてもよい。

また、第４の本発明において、前記セラミック焼成体は、前記セラミック成形体の積層方向に互いに対向する一対の導体パターンを少なくとも２つ有し、一方の一対の導体パターン間の距離と、他方の一対の導体パターン間の距離とがほぼ同一であってもよい。

また、第４の本発明において、前記セラミック焼成体は、前記セラミック成形体の積層方向に互いに対向する一対の導体パターンを少なくとも２つ有し、一方の前記一対の導体パターン間の距離と、他方の前記一対の導体パターン間の距離とが異なり、前記セラミック焼成体において、前記セラミック成形体１枚分に対応する厚みをｔａ、前記導体成形体１枚分に対応する厚みをｔｂとしたとき、一方の前記一対の導体パターン間の距離はほぼ（ｔａ−ｔｂ）であり、他方の前記一対の導体パターン間の距離はほぼ（ｔａ−２ｔｂ）であってもよい。

次に、第５の本発明に係るセラミックチップ部品は、導体成形体を有し、且つ、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られる導体埋設セラミック成形体と、前記導体成形体がなく、且つ、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを供給した後に硬化して得られるセラミック成形体を複数積層してなるセラミック積層体を焼成することにより、導体成形体が導体パターンとなり、セラミック積層体がセラミック焼成体とされたセラミックチップ部品であって、前記セラミック焼成体は、前記導体埋設セラミック成形体及び前記セラミック成形体の積層方向に互いに対向する一対の導体パターンを少なくとも２つ有することを特徴とする。この場合も、一方の一対の導体パターン間の距離と、他方の一対の導体パターン間の距離とがほぼ同一であってもよい。また、一方の前記一対の導体パターン間の距離と、他方の前記一対の導体パターン間の距離とが異なり、前記セラミック焼成体において、前記セラミック成形体１枚分に対応する厚みをｔａ、前記導体成形体１枚分に対応する厚みをｔｂとしたとき、一方の前記一対の導体パターン間の距離はほぼ（ｔａ−ｔｂ）であり、他方の前記一対の導体パターン間の距離はほぼ（ｔａ−２ｔｂ）であってもよい。

以上説明したように、本発明に係るセラミック基板によれば、セラミック基板の一主面と導体パターンの一主面とを同一平面上に位置させることで、導体パターンへの電子部品の実装が容易になり、しかも、導体パターンの剥がれや崩れがなく、また、導体パターンの厚みを厚くでき、抵抗値の低減化、高周波特性の向上を容易に図ることができる。

また、本発明に係るセラミックチップ部品によれば、導体パターンの剥がれや崩れがなく、また、導体パターンの厚みを厚くでき、抵抗値の低減化、高周波特性の向上を容易に図ることができるほか、真空吸着による搬送が可能で、チップ部品間での電気的特性のばらつきを低減することができ、しかも、実装される電子機器や通信機器の小型化を図ることができる。

図１Ａは第１１セラミック基板（参考例）を示す断面図であり、図１Ｂは第１２セラミック基板（参考例）を示す断面図である。 図２Ａは基体上に導体ペーストによる導体成形体を形成した状態を示す断面図であり、図２Ｂは熱可塑性樹脂を含むスラリーを塗布し、該スラリーを硬化して第１１セラミック成形体とした状態を示す断面図であり、図２Ｃは第１１セラミック成形体と導体成形体のない第１２セラミック成形体を積層して第１１セラミック積層体とした状態を示す断面図であり、図２Ｄは第１１セラミック成形体と導体成形体のない第１２セラミック成形体を積層して第１２セラミック積層体とした状態を示す断面図である。 図３Ａは導体パターンが印刷された第１２セラミック成形体と導体パターンのない第１２セラミック成形体を積層して第１３セラミック積層体とした状態を示す断面図であり、図３Ｂは第１３セラミック積層体を焼成して第１３セラミック基板（参考例）とした状態を示す断面図である。 図４Ａは導体成形体を有する第１セラミック成形体と導体成形体のない第２セラミック成形体を積層して第１セラミック積層体とした状態を示す断面図であり、図４Ｂは第１セラミック積層体を焼成して第１セラミック基板とした状態を示す断面図である。 図５Ａはフィルム上に導体ペーストによる導体成形体を形成した状態を示す断面図であり、図５Ｂは鋳込み型内にフィルムを設置した後、鋳込み型内にスラリーを注入した状態を示す断面図であり、図５Ｃは鋳込み型内に注入されたスラリーを硬化して第１セラミック成形体とした状態を示す断面図である。 図６Ａは鋳込み型から第１セラミック成形体をフィルムごと離型した状態を示す断面図であり、図６Ｂはフィルムから第１セラミック成形体を離型した状態を示す断面図である。 図７Ａは導体ペーストによる導体成形体が形成されたフィルムを鋳込み型内に設置した後、鋳込み型内にスラリーを注入した状態を示す断面図であり、図７Ｂは鋳込み型内に注入されたスラリーを硬化して第２セラミック成形体とした状態を示す断面図であり、図７Ｃは鋳込み型から第２セラミック成形体をフィルムごと離型し、さらに、フィルムから第１セラミック成形体を離型した状態を示す断面図である。 図８Ａはフィルム上に導体ペーストによる導体成形体を形成した状態を示す断面図であり、図８Ｂは鋳込み型内にフィルムを他のフィルム及びスペーサと共に設置した、鋳込み型内にスラリーを注入した状態を示す断面図であり、図８Ｃは鋳込み型内に注入されたスラリーを硬化して第１セラミック成形体とした状態を示す断面図である。 図９Ａは鋳込み型から第１セラミック成形体をフィルム、他のフィルム及びスペーサごと離型した状態を示す断面図であり、図９Ｂはフィルム、他のフィルム及びスペーサから第１セラミック成形体を離型した状態を示す断面図である。 図１０Ａは基体上に導体ペーストによる導体成形体を形成した状態を示す断面図であり、図１０Ｂは導体成形体を被覆するように基体上にスラリーを塗布した状態を示す断面図である。 図１１Ａは基体上にスラリーを塗布する方法の一例を示す斜視図であり、図１１Ｂはその側面図である。 図１２Ａは基体上に塗布したスラリーを硬化した状態を示す断面図であり、図１２Ｂは基体を剥離して第１セラミック成形体とした状態を示す断面図である。 図１３Ａは基体上にスラリーを塗布した状態を示す断面図であり、図１３Ｂは基体上に塗布したスラリーを硬化した状態を示す断面図であり、図１３Ｃは基体を剥離して第２セラミック成形体とした状態を示す断面図である。 図１４Ａは導体成形体を有する第１セラミック成形体を複数積層して第２セラミック積層体とした状態を示す断面図であり、図１４Ｂは第２セラミック積層体を焼成して第２セラミック基板とした状態を示す断面図である。 本実施の形態に係るセラミックチップ部品を示す断面図である。 第１セラミックチップ部品を示す断面図である。 図１７Ａは第３セラミック成形体を示す透視斜視図であり、図１７Ｂは第４セラミック成形体を示す透視斜視図であり、図１７Ｃは第３セラミック積層体を示す透視斜視図であり、図１７Ｄは図１７ＣにおけるＸＶＩＩＤ−ＸＶＩＩＤ線上の断面図である。 図１８Ａは導体成形体が形成された第１フィルムと導体成形体が形成されていない第２フィルムとを対向させて鋳込み型内に設置した後、鋳込み型内にスラリーを注入した状態を示す断面図であり、図１８Ｂは鋳込み型内に注入されたスラリーを硬化して第３セラミック成形体とした状態を示す断面図であり、図１８Ｃは鋳込み型から第３セラミック成形体を離型した状態を示す断面図である。 図１９Ａは導体成形体が形成された第３フィルムと第４フィルムとを対向させて鋳込み型内に設置した後、鋳込み型内にスラリーを注入した状態を示す断面図であり、図１９Ｂは鋳込み型内に注入されたスラリーを硬化して第４セラミック成形体とした状態を示す断面図であり、図１９Ｃは鋳込み型から第４セラミック成形体を離型した状態を示す断面図である。 第２セラミックチップ部品を示す断面図である。 図２１Ａ及び図２１Ｂは第５セラミック成形体を示す透視斜視図であり、図２１Ｃは第４セラミック積層体を示す透視斜視図であり、図２１Ｄは図２１ＣにおけるＸＸＤ−ＸＸＤ線上の断面図である。 図２２Ａは導体成形体が形成された第１フィルムをそれぞれ対向させて鋳込み型内に設置した後、鋳込み型内にスラリーを注入した状態を示す断面図であり、図２２Ｂは鋳込み型内に注入されたスラリーを硬化して第５セラミック成形体とした状態を示す断面図であり、図２２Ｃは鋳込み型から第５セラミック成形体を離型した状態を示す断面図である。 図２３Ａは第５セラミック積層体を示す断面図であり、図２３Ｂは第３セラミックチップ部品を示す断面図である。 図２４Ａは第６セラミック積層体を示す断面図であり、図２４Ｂは第４セラミックチップ部品を示す断面図である。

以下、本発明に係るセラミック基板及びセラミックチップ部品の実施の形態例を図１〜図２４Ｂを参照しながら説明する。

最初に、本発明者らは、本発明に係るセラミック基板を得る前に、熱可塑性樹脂を用いた２種類のセラミック基板、すなわち、図１Ａに示す第１１セラミック基板１００Ａや図１Ｂに示す第１２セラミック基板１００Ｂと、図３Ｂに示す第１３セラミック基板１００Ｃを作製し、その問題点を抽出した。

先ず、第１１セラミック基板１００Ａや第１２セラミック基板１００Ｂは、導体成形体１０２を有する第１１セラミック成形体１０４Ａ（図２Ｂ参照）と、導体成形体１０２のない第１２セラミック成形体１０４Ｂ（図２Ｃ参照）を作製し、第１１セラミック成形体１０４Ａと第１２セラミック成形体１０４Ｂを積層して第１１セラミック積層体１０６Ａ（図２Ｃ参照）や第１２セラミック積層体１０６Ｂ（図２Ｄ参照）を作製し、第１１セラミック積層体１０６Ａや第１２セラミック積層体１０６Ｂを焼成して作製した（図１Ａ及び図１Ｂ参照）。

このうち、導体成形体１０２を有する第１１セラミック成形体１０４Ａは、以下のようにして作製した。

図２Ａに示すように、基体１０８上に、導体ペースト１１０をパターン印刷し、その後、硬化して導体成形体１０２を形成し、その後、熱可塑性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリー１１２を、導体成形体１０２を被覆するように基体１０８上に塗布した後に乾燥（硬化）して第１１セラミック成形体１０４Ａを得た。

しかし、図１に示す第１１セラミック基板１００Ａは、以下のような問題点を有することが判明した。

先ず、第１１セラミック成形体１０４Ａを作製する過程において、基体１０８上にスラリー１１２を塗布した段階では、図２Ａに示すように、スラリー１１２の上面は平坦となっていたが、その後、乾燥した段階では、図２Ｂに示すように、スラリー１１２の乾燥収縮が大きく、特に、導体成形体１０２の周りの部分の変形が大きい。

従って、第１２セラミック成形体１０４Ｂ上に第１１セラミック成形体１０４Ａを積層して、第１１セラミック積層体１０６Ａとしたとき、導体成形体１０２の周りの部分の変形が第１１セラミック成形体１０４Ａの表面に転写されたかたちとなり、図２Ｃに示す第１１セラミック積層体１０６Ａや図２Ｄに示す第１２セラミック積層体１０６Ｂのようにセラミック積層体の平坦性が劣化する。その後、焼成すると、図１Ａに示す第１１セラミック基板１００Ａのように、導体成形体１０２の周りの部分の部分が収縮し、導体成形体１０２が突出した形状となるものも生じる。また、図１Ｂに示す第１２セラミック基板１００Ｂのように、導体成形体１０２がセラミック表面から突出しないものも作製されるが、導体成形体１０２が存在する位置と存在しない位置とで、スラリーの乾燥収縮量に差が生じるため、第１２セラミック基板１０２Ｂにおいても、導体成形体が露出する面が変形してその平坦性が劣化するという問題がある。

すなわち、第１１セラミック基板１００Ａ及び第１２セラミック基板１００Ｂにおいては、でこぼこした上面に導体パターン１１４が突出形成された形態となり、導体パターン１１４上に電子部品を実装した場合に、電子部品が傾斜した状態で実装されたり（実装後の電子部品の姿勢が設計通りにいかない等）、電子部品の一部の端子が導体パターンに接続されない、いわゆる実装不良が生じたり、導体パターンに対する電子部品の位置決めが困難になることから、電子部品を実装した配線基板の歩留まりの低下にもつながるという問題がある。

また、導体成形体１０２を形成するために、導体ペーストのバインダとして熱可塑性樹脂を用いた場合は、導体成形体１０２を被覆するようにスラリー１１２を塗布した際に、導体成形体１０２の一部がスラリー１１２に溶解してしまい、導体成形体１０２の厚み制御、外形寸法制御が困難であるという問題がある。

一方、第１３セラミック基板１００Ｃは、図３Ａに示すように、導体成形体１０２のない第１２セラミック成形体１０４Ｂの表面に導体パターン１１４を印刷により形成し、この導体パターン１１４を有する第１２セラミック成形体１０４Ｂと、導体パターン１１４のない第１２セラミック成形体１０４Ｂを積層して第１３セラミック積層体１０６Ｃを作製し、この第１３セラミック積層体１０６Ｃを焼成して作製した（図３Ｂ参照）。

しかし、この第１３セラミック基板１００Ｃにおいても、導体パターン１１４の厚みばらつきにより、やはり平坦性が悪いという問題がある。これは、同一印刷製版で導体パターン１１４を印刷形成すると、印刷の特性により、パターン形状や幅の異なる導体パターン１１４で厚みが異なってくるからである。また、導体パターン１１４の平面の平坦性も劣るという問題もある。

以下に示す実施の形態に係るセラミック基板は、上述した第１１セラミック基板１００Ａ〜第１３セラミック基板１００Ｃの欠点を解消するために作製された。

先ず、第１の実施の形態に係るセラミック基板（以下、第１セラミック基板１０Ａと記す）について図４Ａ〜図１３Ｃを参照しながら説明する。

この第１セラミック基板１０Ａは、図４Ａに示すように、導体成形体１２を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリー１４を、導体成形体１２を被覆するように供給した後に硬化して得られる第１セラミック成形体１６Ａと、導体成形体１２のない第２セラミック成形体１６Ｂとを積層して第１セラミック積層体１８Ａを作製し、該第１セラミック積層体１８Ａを焼成することによって得られる。

すなわち、図４Ｂに示すように、第１セラミック積層体１８Ａを焼成することによって、導体成形体１２による導体パターン１９と、導体パターン１９の一部が埋め込まれたセラミック焼成体２０とを有する第１セラミック基板１０Ａが得られる。

この第１セラミック基板１０Ａは、セラミック焼成体２０の一主面２０ａに、導体成形体１２による導体パターン１９の一主面１９ａが露出し、且つ、セラミック焼成体２０の一主面２０ａと導体パターン１９の一主面１９ａとが同一平面上に存在した形態となる。

従って、導体パターン１９上に電子部品を実装した場合に、電子部品の実装姿勢が設計通りにすることができ、また、電子部品の全ての端子を対応する導体パターンに実装することができ、しかも、導体パターンに対する電子部品の位置決めも容易になる。これは、電子部品の実装不良の低減につながり、電子部品を実装した配線基板の歩留まりの向上を図ることができる。図４Ｂの例では、電子部品として例えば第１集積回路（ＩＣ）２２Ａと第２集積回路（ＩＣ）２２Ｂを実装した例を示す。第１ＩＣ２２Ａは、ダイとなる導体パターン１９にＩＣ本体を例えば銀ペーストによって固着し、さらに、ＩＣ本体と配線となる導体パターン１９とをボンディングワイヤ２４で電気的に接続した例を示す。第２ＩＣ２２Ｂは、ＩＣ本体の表面に形成された端子とパッドとなる導体パターン１９とを半田２６によって電気的に接続した例を示す。

ここで、第１セラミック基板１０Ａの２つの作製方法（第１作製方法及び第２作製方法）について図５Ａ〜図１３Ｃを参照しながら説明する。

［第１作製方法］
第１作製方法は、先ず、図５Ａに示すように、フィルム３０上に導体ペースト３２を印刷法によってパターン形成した後、硬化してフィルム３０上に導体成形体１２を形成する。フィルム３０は、表面にシリコーン離型剤がコートされたＰＥＴ（ポリエチレンテレフタレート）である。導体ペースト３２の加熱硬化時における収縮、歪を抑制するために、予めフィルム３０に温度１５０℃で１０分以上のアニール処理を施すことが好ましい。

その後、図５Ｂに示すように、フィルム３０を鋳込み型３４内に設置し、スラリー１４を鋳込み型３４内に鋳込んだ後に、硬化（室温硬化や乾燥硬化等）する。これによって、図５Ｃに示すように、第１セラミック成形体１６Ａが得られる。この場合、図６Ａに示すように、フィルム３０上に第１セラミック成形体１６Ａが設置された状態になっているため、第１セラミック成形体１６Ａをフィルム３０から離型することによって、図６Ｂに示すように、導体成形体１２が埋設された第１セラミック成形体１６Ａが得られる。

この場合、スラリー１４に熱硬化性樹脂前駆体を含んでいるため、スラリー１４の硬化時における乾燥収縮に伴う導体成形体１２周りの部分の変形は小さい。従って、第１セラミック成形体１６Ａのうち、導体成形体１２の周りの部分の変形も小さく、第１セラミック成形体１６Ａの一主面（導体成形体１２の一主面が露出された面）の平滑性も良好となる。

一方、図７Ａに示すように、フィルム３０を鋳込み型３４内に設置し、スラリー１４を鋳込み型３４内に鋳込んだ後に、図７Ｂに示すように、スラリー１４を硬化（室温硬化や乾燥硬化等）する。その後、フィルム３０を離型することによって、図７Ｃに示すように、第２セラミック成形体１６Ｂが得られる。

第１セラミック成形体１６Ａの鋳込み型３４からの離型性を良好にするために、図８Ａ〜図９Ｂに示すようにしてもよい。すなわち、図８Ａに示すように、フィルム３０上に導体ペースト３２を印刷法によってパターン形成した後、硬化してフィルム３０上に導体成形体１２を形成する。

その後、図８Ｂに示すように、導体成形体１２が形成されたフィルム３０を鋳込み型３４内に設置する際に、フィルム３０と他のフィルム３６とを導体成形体１２が形成された面と他のフィルム３６とを対向させ、さらに、フィルム３０と他のフィルム３６の間にスペーサ３８を挟んで設置する。そして、スペーサ３８にて形成される空間内にスラリー１４を流し込んだ後に硬化して、第１セラミック成形体１６Ａを得るようにしてもよい（図８Ｃ参照）。この場合、図９Ａに示すように、第１セラミック成形体１６Ａがフィルム３０、他のフィルム３６及びスペーサ３８にて囲まれた状態となっているため、第１セラミック成形体１６Ａが鋳込み型３４に不要に付着することなく、簡単に鋳込み型３４から離型することができる。

さらに、導体成形体１２が形成されるフィルム３０の表面に塗布された剥離剤の剥離力と、他のフィルム３６の表面に塗布された剥離剤の剥離力とを異なるようにすれば、必ずどちらかのフィルム３０（又は３６）が剥がれ易くなり、フィルム３０（又は３６）からの離型も容易になる。図９Ｂに、フィルム３０、他のフィルム３６及びスペーサ３８から第１セラミック成形体１６Ａを離型した状態を示す。なお、第２セラミック成形体１６Ｂについても、図８Ａ〜図９Ｂの作製方法を採用してもよい。

そして、図４Ａに示すように、例えば２つの第２セラミック成形体１６Ｂと、１つの第１セラミック成形体１６Ａを積層して、第１セラミック積層体１８Ａとする。このとき、第１セラミック成形体１６Ａの一主面、すなわち、導体パターン１９が露出している面が上面となるように積層する。第１セラミック成形体１６Ａの一主面の平滑性が良好となっていることから、第１セラミック積層体１８Ａにおける一主面（導体成形体１２の一主面が露出された面）の平坦性も良好となる。

その後、図４Ｂに示すように、第１セラミック積層体１８Ａを焼成することによって、導体成形体１２が埋め込まれたセラミック焼成体２０を有する第１セラミック基板１０Ａが完成する。

この場合、焼成前における第１セラミック積層体１８Ａの一主面の平滑性が良好となっていることから、焼成後におけるセラミック焼成体２０の一主面２０ａも平滑で平坦な面となり、しかも、セラミック焼成体２０の一主面２０ａと導体パターン１９の一主面１９ａとが同一平面上に存在する形態となる。

ここで、各構成部材の好ましい態様について説明する。

［導体ペースト３２：第１作製方法］
導体ペースト３２としては、バインダとしてエポキシ、フェノール等の未硬化物を含有するものが好ましいが、とりわけ、レゾール型フェノール樹脂を含有するものが好ましい。また、金属粉末については、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ｒｈといった金属の単体又は合金、金属間化合物を用いることができるが、同時焼成されるセラミック部材に要求される特性、すなわち、焼成時の酸素分圧、温度、焼成収縮温度特性を考慮し、適宜選択される。焼成収縮温度特性については金属粉末組成だけではなく、金属粉末の粒径、比表面積、凝集度によっても適宜制御される。導体ペースト３２中のバインダ分量については、例えば、Ａｇ粉末の場合、金属粉末重量の１％〜１０％の範囲を使用するが、セラミック部材の焼成収縮率、スクリーン印刷時の印刷性を考慮し、３〜６％の範囲が好ましい。

導体ペースト３２は、上述したように、印刷後、加熱硬化させるが、硬化条件は、硬化剤の種類により異なり、例えば、第１の実施の形態で使用するレゾール型フェノール樹脂の場合、１２０℃で１０分〜６０分硬化させる。

導体ペースト３２による導体成形体１２が形成されたフィルム３０（この場合、ＰＥＴフィルム）を鋳込み型３４に設置するが、ＰＥＴフィルムを鋳込み型３４に設置する際、ＰＥＴフィルムのうねりを抑制するため、所望の平行度、平坦度を有する型板に真空吸着、糊付け、静電吸着等の手段により吸着させる。

［鋳込み型３４（金型）：第１作製方法］
型板は、吸着手段に応じた板部材を使用する。例えば真空吸着の場合は、金属、セラミック、樹脂等の材質は関係なく、多孔質板や吸着用孔を多数あけた板を使用し、糊付けの場合は、糊との反応性がなく、後に溶剤等で糊を拭き取る際にも変質を起こさない材質の板を使用し、静電吸着の場合は、ＰＥＴと静電吸着し易い材料でできた板を使用することが好ましい。

鋳込み型３４は、内部にスラリー１４が流通する経路を有し、鋳込み硬化後のスラリー１４が所望の厚みの板状となるように、型板間に、導体成形体１２が形成されたフィルム３０、他のフィルム３６及びスペーサ３８を設置して、フィルム３０及び他のフィルム３６を平行に対向した形態を有し、且つ、フィルム３０と他のフィルム３６との間に適当な間隔が設定されるようにすることが好ましい。

フィルム３０、他のフィルム３６、スペーサ３８は、ＰＥＴフィルム、離型剤をコートした金属板・セラミック板、あるいはテフロン（登録商標）樹脂板等を用いることができる。

そして、この鋳込み型３４に、反応硬化する樹脂を含有するスラリー１４を流し込み、硬化させる。

［スラリー１４：第１作製方法］
スラリー１４は、用途に応じ、アルミナ、安定化ジルコニア、各種圧電セラミック材料、各種誘電セラミック材料、といった酸化物セラミックスをはじめ、シリコンナイトライド、アルミナイトライドといった窒化物セラミックス、シリコンカーバイド、タングステンカーバイドといった炭化物セラミックス粉末やバインダとしてのガラス成分を含んだセラミックス粉末を無機成分と、例えば分散剤とゲル化剤もしくはゲル化剤相互の化学反応が誘起される有機化合物とからなる。

このスラリー１４は、無機成分粉末の他、有機分散媒、ゲル化剤を含み、粘性や固化反応調整のための分散剤、触媒を含んでもよい。有機分散媒は反応性官能基を有していてよく、あるいは有していなくともよい。しかし、この有機分散媒は、反応性官能基を有することが特に好ましい。

反応性官能基を有する有機分散媒としては、以下を例示することができる。

すなわち、反応性官能基を有する有機分散媒は、ゲル化剤と化学結合し、スラリー１８を固化可能な液状物質であること、及び鋳込みが容易な高流動性のスラリー１８を形成できる液状物質であることの２つを満足する必要がある。

ゲル化剤と化学結合し、スラリー１４を固化するためには、反応性官能基、すなわち、水酸基、カルボキシル基、アミノ基のようなゲル化剤と化学結合を形成し得る官能基を分子内に有していることが必要である。分散媒は少なくとも１の反応性官能基を有するものであれば足りるが、より十分な固化状態を得るためには、２以上の反応性官能基を有する有機分散媒を使用することが好ましい。２以上の反応性官能基を有する液状物質としては、例えば多価アルコール、多塩基酸が考えられる。なお、分子内の反応性官能基は必ずしも同種の官能基である必要はなく、異なる官能基であってもよい。また、反応性官能基はポリグリセリンのように多数あってもよい。

一方、注型が容易な高流動性のスラリー１４を形成するためには、可能な限り粘性の低い液状物質を使用することが好ましく、特に、２０℃における粘度が２０ｃｐｓ以下の物質を使用することが好ましい。既述の多価アルコールや多塩基酸は水素結合の形成により粘性が高い場合があるため、たとえスラリー１４を固化することが可能であっても反応性分散媒として好ましくない場合がある。従って、多塩基酸エステル、多価アルコールの酸エステル等の２以上のエステル基を有するエステル類を前記有機分散媒として使用することが好ましい。また、多価アルコールや多塩基酸も、スラリー１４を大きく増粘させない程度の量であれば、強度補強のために使用することは有効である。エステル類は比較的安定ではあるものの、反応性が高いゲル化剤とであれば十分反応可能であり、粘性も低いため、上記２条件を満たすからである。特に、全体の炭素数が２０以下のエステルは低粘性であるため、反応性分散媒として好適に用いることができる。

スラリー１４に含有されていてもよい反応性官能基を有する有機分散媒としては、具体的には、エステル系ノニオン、アルコールエチレンオキサイド、アミン縮合物、ノニオン系特殊アミド化合物、変性ポリエステル系化合物、カルボキシル基含有ポリマー、マレイン系ポリアニオン、ポリカルボン酸エステル、多鎖型高分子非イオン系、リン酸エステル、ソルビタン脂肪酸エステル、アルキルベンゼンスルホン酸Ｎａ、マレイン酸系化合物を例示できる。また、非反応性分散媒としては、炭化水素、エーテル、トルエン等を例示できる。

［ゲル化剤：第１作製方法］
スラリー１４中に含有されるゲル化剤は、分散媒に含まれる反応性官能基と反応して固化反応を引き起こすものであり、以下を例示することができる。

すなわち、ゲル化剤の２０℃における粘度が３０００ｃｐｓ以下であることが好ましい。具体的には、２以上のエステル基を有する有機分散媒と、イソシアナート基、及び／又はイソチオシアナート基を有するゲル化剤とを化学結合させることによりスラリー１４を固化することが好ましい。

具体的には、この反応性のゲル化剤は、分散媒と化学結合し、スラリー１４を固化可能な物質である。従って、ゲル化剤は、分子内に、分散媒と化学反応し得る反応性官能基を有するものであればよく、例えば、モノマー、オリゴマー、架橋剤の添加により三次元的に架橋するプレポリマー（例えば、ポリビニルアルコール、エポキシ樹脂、フェノール樹脂等）等のいずれであってもよい。

但し、反応性ゲル化剤は、スラリー１４の流動性を確保する観点から、粘性が低いもの、具体的には２０℃における粘度が３０００ｃｐｓ以下の物質を使用することが好ましい。

一般に、平均分子量が大きなプレポリマー及びポリマーは、粘性が高いため、本実施例では、これらより分子量が小さいもの、具体的には平均分子量（ＧＰＣ法による）が２０００以下のモノマー又はオリゴマーを使用することが好ましい。なお、ここでの「粘度」とは、ゲル化剤自体の粘度（ゲル化剤が１００％の時の粘度）を意味し、市販のゲル化剤希釈溶液（例えば、ゲル化剤の水溶液等）の粘度を意味するものではない。

ゲル化剤の反応性官能基は、反応性分散媒との反応性を考慮して適宜選択することが好ましい。例えば反応性分散媒として比較的反応性が低いエステル類を用いる場合は、反応性が高いイソシアナート基（−Ｎ＝Ｃ＝Ｏ）、及び／又はイソチオシアナート基（−Ｎ＝Ｃ＝Ｓ）を有するゲル化剤を選択することが好ましい。

イソシアナート類は、ジオール類やジアミン類と反応させることが一般的であるが、ジオール類は既述の如く高粘性のものが多く、ジアミン類は反応性が高すぎて注型前にスラリー１４が固化してしまう場合がある。

このような観点からも、エステルからなる反応性分散媒と、イソシアナート基及び／又はイソチオシアナート基を有するゲル化剤との反応によりスラリー１４を固化することが好ましく、より充分な固化状態を得るためには、２以上のエステル基を有する反応性分散媒と、イソシアナート基、及び／又はイソチオシアナート基を有するゲル化剤との反応によりスラリー１４を固化することが好ましい。また、ジオール類、ジアミン類も、スラリー１４を大きく増粘させない程度の量であれば、強度補強のために使用することは有効である。

イソシアナート基及び／又はイソチオシアナート基を有するゲル化剤としては、例えば、ＭＤＩ（４，４’−ジフェニルメタンジイソシアナート）系イソシアナート（樹脂）、ＨＤＩ（ヘキサメチレンジイソシアナート）系イソシアネート（樹脂）、ＴＤＩ（トリレンジイソシアナート）系イソシアナート（樹脂）、ＩＰＤＩ（イソホロンジイソシアナート）系イソシアナート（樹脂）、イソチオシアナート（樹脂）等を挙げることができる。

また、反応性分散媒との相溶性等の化学的特性を考慮して、前述した基本化学構造中に他の官能基を導入することが好ましい。例えば、エステルからなる反応性分散媒と反応させる場合には、エステルとの相溶性を高めて、混合時の均質性を向上させる点から、親水性の官能基を導入することが好ましい。

なお、ゲル化剤分子内に、イソシアナート基又はイソチオシアナート基以外の反応性官能基を含有させてもよく、イソシアナート基とイソチオシアナート基が混在してもよい。さらには、ポリイソシアナートのように、反応性官能基が多数存在してもよい。

第１セラミック成形体１６Ａの材料及び接合面に塗布されるスラリー１４には、上述した成分以外に、消泡剤、界面活性剤、焼結助剤、触媒、可塑剤、特性向上剤等の各種添加剤を添加してもよい。

上述したスラリー１４は、以下のように作製することができる。

（ａ）分散媒に無機物粉体を分散してスラリー１４とした後、ゲル化剤を添加する。

（ｂ）分散媒に無機物粉体及びゲル化剤を同時に添加して分散することによりスラリー１４を製造する。

注型時及び塗布時の作業性を考慮すると、２０℃におけるスラリー１４の粘度は３００００ｃｐｓ以下であることが好ましく、２００００ｃｐｓ以下であることがより好ましい。スラリー１４の粘度は、既述した反応性分散媒やゲル化剤の粘度の他、粉体の種類、分散剤の量、スラリー１４の濃度（スラリー１４全体の体積に対する粉体体積％）によっても調整することができる。

但し、スラリー１４の濃度は、通常は、２５〜７５体積％のものが好ましく、乾燥収縮によるクラックを少なくすることを考慮すると、３５〜７５体積％のものがさらに好ましい。有機成分として分散媒、分散剤、反応硬化物、反応触媒を有する。このうち、例えば分散媒とゲル化剤もしくはゲル化剤相互の化学反応により固化する。

［第２作製方法］
次に、第２作製方法について図１０Ａ〜図１３Ｃを参照しながら説明する。

先ず、図１０Ａに示すように、基体６４の上面に導体ペースト３２を例えば印刷法によってパターン形成し、さらに、このパターン形成された導体ペースト３２を加熱硬化して、基体６４上に導体成形体１２を形成する。なお、基体６４は、上述したフィルム３０と同様に、表面にシリコーン離型剤がコートされたＰＥＴ（ポリエチレンテレフタレート）を用いることができる。

その後、図１０Ｂに示すように、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリー１４を、導体成形体１２を被覆するように基体６４上に塗布する。塗布方法としては、ディスペンサー法や、図１１Ａ及び図１１Ｂに示す方法やスピンコート法等がある。図１１Ａ及び図１１Ｂに示す方法は、一対のガイド板６６ａ及び６６ｂの間に基体６４（導体成形体１２が形成された基体６４）を設置し、その後、スラリー１４を、導体成形体１２を被覆するように基体６４上に塗布した後、ブレード状の治具６８を一対のガイド板６６ａ及び６６ｂの上面を滑らせて（摺り切って）、余分なスラリー１４を取り除く方法である。一対のガイド板６６ａ及び６６ｂの高さを調整することによって、スラリー１４の厚みを容易に調整することができる。

その後、図１２Ａに示すように、基体６４上に塗布されたスラリー１４を硬化（室温硬化や乾燥硬化等）させ、さらに、図１２Ｂに示すように、基体６４を剥離、除去することによって第１セラミック成形体１６Ａが完成する。この場合も、第１セラミック成形体１６Ａの一主面（導体成形体１２の一主面が露出された面）の平滑性は良好となる。

一方、図１３Ａに示すように、導体成形体１２が形成されていない基体６４上に、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリー１４を塗布する。塗布方法は、上述したように、ディスペンサー法や、図１１Ａ及び図１１Ｂに示す方法やスピンコート法等を用いることができる。

その後、図１３Ｂに示すように、基体６４上に塗布されたスラリー１４を硬化（室温硬化や乾燥硬化等）させ、さらに、図１３Ｃに示すように、基体６４を剥離、除去することによって第２セラミック成形体１６Ｂが完成する。

そして、図４Ａに示すように、例えば２つの第２セラミック成形体１６Ｂと、１つの第１セラミック成形体１６Ａを積層して、第１セラミック積層体１８Ａとする。このとき、第１セラミック成形体１６Ａの一主面、すなわち、導体成形体１２による導体パターン１９が露出している面が上面となるように積層する。

その後、図４Ｂに示すように、第１セラミック積層体１８Ａを焼成することによって、導体成形体１２が埋め込まれたセラミック焼成体２０を有する第１セラミック基板１０Ａが完成する。この場合、セラミック焼成体２０の一主面２０ａも平滑で平坦な面となり、セラミック焼成体２０の一主面２０ａと導体パターン１９の一主面１９ａとが同一平面上に存在する形態となる。

ここで、各構成部材の好ましい態様について説明する。

［導体ペースト３２：第２作製方法］
第１作製方法と同様であるため、重複する記載を省略するが、第２作製方法における導体ペースト３２は、樹脂と銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）系の金属の少なくとも１種類の粉末を含む。導体ペースト３２に使用される樹脂は、熱硬化性樹脂前駆体であることが好ましい。この場合、熱硬化性樹脂前駆体は、自己反応性のレゾール型フェノール樹脂であることが好ましい。

導体ペースト３２は、上述したように、印刷後、加熱硬化されるが、硬化条件は、硬化剤の種類により異なり、例えば、第２作製方法で使用するレゾール型フェノール樹脂の場合、温度８０〜１５０℃、時間１０分〜６０分で硬化させることができる。

［スラリー１４：第２作製方法］
第１作製方法と同様であるため、重複する記載を省略するが、第２作製方法におけるスラリー１４に含まれるセラミック粉末は、用途に応じて、アルミナ、安定化ジルコニア、各種圧電セラミック材料、各種誘電セラミック材料、といった酸化物セラミックスをはじめ、シリコンナイトライド、アルミナイトライドといった窒化物セラミックス、シリコンカーバイド、タングステンカーバイドといった炭化物セラミックス粉末やバインダとしてのガラス成分を含む。

スラリー１４に含まれる熱硬化性樹脂前駆体は、イソシアネート基又はイソチオシアネート基を有するゲル化剤と、水酸基を有する高分子とを有する。

上述した塗布方法のうち、ディスペンサー法や図１１Ａ及び図１１Ｂに示す方法にてスラリー１４を基体６４上に塗布する場合、スラリー１４の粘度は比較的高いことが好ましい。スラリー１４の粘度は第１作製方法と同様でもよいが、スラリー１４が低粘度だと、塗布した後の保形性が低く、流動による厚みバラつきが発生し易い。そのため、スラリー１４の粘度は２００ｃｐｓ〜２０００ｃｐｓが好ましい。

そこで、水酸基を有する高分子として分子量の大きい樹脂を用いることで、スラリー１４の粘度を高くできる。一例としてブチラール樹脂は分子量が大きいため、スラリー１４の粘度を高くするには好適である。もちろん、高分子の分子量でスラリー１４の粘度の制御が可能となることから、塗布方法に応じて、高分子として使用する樹脂を適宜選択すればよい。

上述したブチラール樹脂は、一般に、ポリビニルアセタール樹脂であるが、その中には原料のポリビニルアルコール樹脂に由来するＯＨ基が残るので、このＯＨ基がゲル化剤のイソシアネート基又はイソチオシアネート基と反応するものと考えられる。

特に、イソシアネート基又はイソチオシアネート基と反応に必要な量を超えてブチラール樹脂を添加すると、反応後に残ったブチラール樹脂は熱可塑性樹脂として作用するので、熱硬化性樹脂の欠点である、硬化後の接着性が悪くなるという特性を改善することができる。その結果、例えば図１４Ａに示すように、第１セラミック成形体１６Ａを複数積層して第２セラミック積層体１８Ｂを構成する場合に、各第１セラミック成形体１６Ａの接着性が良好となることから、製造過程において第１セラミック成形体１６Ａが剥離するという不都合を回避でき、複数の第１セラミック成形体１６Ａの第２セラミック積層体１８Ｂによるセラミック基板の歩留まりを向上させることができる。

水酸基を有する高分子としては、その他、エチルセルロース系樹脂、ポリエチレングリコール系樹脂、あるいはポリエーテル系樹脂を好ましく用いることができる。

次に、第２の実施の形態に係るセラミック基板（以下、第２セラミック基板１０Ｂと記す）について図１４Ａ及び図１４Ｂを参照しながら説明する。

この第２セラミック基板１０Ｂは、図１４Ａ及び図１４Ｂに示すように、上述した第１セラミック基板１０Ａとほぼ同様の構成を有するが、第１セラミック成形体１６Ａを２つ以上積層している点で異なる。

すなわち、図１４Ａに示すように、複数の第１セラミック成形体１６Ａと少なくとも１つの第２セラミック成形体１６Ｂを積層して第２セラミック積層体１８Ｂとし、その後、焼成することによって、図１４Ｂに示すように、１つのセラミック焼成体２０に複数の導体成形体１２が三次元構造に埋設された第２セラミック基板１０Ｂが作製される。

そして、セラミック焼成体２０の一主面２０ａから露出する導体パターン１９上に電子部品が実装される。

この第２セラミック基板１０Ｂにおいて、複数の第１セラミック成形体１６Ａは、スラリー１４に含まれる溶剤の一部が残存していてもよい。この場合、硬化後の第１セラミック成形体１６Ａは柔軟性を有する。従って、一般に硬くて脆い熱硬化性樹脂前駆体をバインダに使用しても、柔軟性のあるテープ成形体として工程間を搬送させることができ、複数の第１セラミック成形体１６Ａを積層しても、積層間に空隙が生じる等の不具合は生じない（積層性の向上）。なお、積層の際の圧力、温度は、デラミネーションや積層体の変形、積層ずれを勘案して適宜設定される。

次に、スラリーに含まれる樹脂として、熱可塑性樹脂前駆体を用いた従来のセラミック基板の問題点と、第１セラミック基板１０Ａ及び第２セラミック基板１０Ｂ（以下、まとめて本実施の形態とも記す）による問題解決について説明する。

従来においては、熱可塑性樹脂を含むスラリーの乾燥収縮時に導体成形体との界面で隙間やクラックが発生したり、グリーンシートが凹凸形状になったりする。

一方、本実施の形態では、スラリー１４に熱硬化性樹脂前駆体を含ませて、乾燥時に熱硬化性樹脂前駆体を硬化させて三次元網目構造を生成させ、収縮を小さくすることで前記問題は解決される。

この場合、スラリー１４に使用する溶剤に、熱硬化性樹脂前駆体が硬化する温度での蒸気圧が小さいものを選定し、熱硬化時の溶剤乾燥による収縮を小さくすることが望ましい。室温で硬化する樹脂を用いた場合は、特に作業や装置が簡単になる。

ポリウレタン樹脂は、硬化後の弾性を制御し易く、柔軟な成形体も可能となる等の利点を有する。後工程での取り扱いを考えると、あまり硬い成形体は適さない場合があり、熱硬化性樹脂は三次元網目構造をとるので一般に硬いが、ポリウレタン樹脂は、柔軟性のある成形体も可能で、特にテープ状の成形体は、柔軟性が要求される場合が多いため望ましい。また、スラリー性状の制御のため、熱可塑性樹脂を含ませてもよい。

従来においては、熱可塑性樹脂を含む導体ペーストが、スラリーを塗布する際に、スラリーの溶剤に溶解して、パターン形状が崩れる。

一方、本実施の形態においては、導体ペースト３２に熱硬化性樹脂前駆体を含ませているため、耐溶剤性が向上し、パターン形状の崩れは生じない。

熱硬化性樹脂前駆体は、硬化後は三次元の網目構造となり、元に戻らないため、硬化後は、溶剤への再溶解性がなくなり、一般に、熱可塑性樹脂よりも耐溶剤性が高い。

熱硬化性樹脂前駆体の中では、フェノール樹脂、エポキシ樹脂、ポリエステル樹脂が硬化前プレポリマーの分子量の制御ができ、ペースト性状のコントロールが可能なため、好適である。なお、熱可塑性樹脂をペースト性状の制御のために、熱硬化性樹脂と一緒に含めるようにしてもよい。

特に、エポキシ樹脂、フェノール樹脂は、硬化剤が必要なく、加熱するだけで硬化するタイプがあり、導体ペースト３２の効率的な使用に適する。つまり、硬化剤の添加が必要な他の熱硬化性樹脂前駆体は、導体ペースト３２を印刷する前に、硬化剤を混合する必要があるが、混合すると保存がきかない。従って、印刷後に残った導体ペースト３２を回収して保存する必要のある印刷法によって導体ペースト３２を印刷する場合は、硬化剤を混合する必要がない熱硬化型エポキシ樹脂、熱硬化型フェノール樹脂が好適である。

従来において、熱可塑性樹脂をバインダとするセラミック成形体は、該セラミック成形体の密度ばらつきが発生し易く、そのために、焼成後のセラミック焼成体の寸法ばらつきが大きく、埋設された導体成形体の焼成寸法のばらつきも大きくなる。

一方、本実施の形態においては、熱硬化性樹脂前駆体をバインダに使用して導体成形体１２を埋設した第１セラミック成形体１６Ａを得ることにより、焼成ばらつきを小さくすることができる。

例えば第１セラミック成形体１６Ａの焼成後の寸法は、第１セラミック成形体１６Ａのうち、導体成形体１２を除く部分の生密度により主に決まる。これは第１セラミック基板１０Ａのセラミック焼成体２０の構造は空隙が非常に少ないのに対し、第１セラミック成形体１６Ａの上記部分は空隙が多いため、その空隙量の多少が、焼成中の収縮量を決めるからである。

従来の熱可塑性樹脂をバインダとして含むスラリーは、溶媒を乾燥してセラミック成形体を得るが、乾燥する際の塗工比（スラリー体積と成形後の成形体体積の比）が大きく、この大きな塗工比が成形体密度のばらつきの原因となる。

しかし、本実施の形態のように、熱硬化性樹脂前駆体をスラリー１４のバインダとして使用した場合は、溶剤を含んだままでも硬化するため、塗工比を小さくすることができ、生密度のばらつきを小さくすることができる。その結果、焼成後の寸法ばらつきが小さくなり、埋設した導体成形体１２の寸法ばらつきも小さくすることができる。

次に、本実施の形態に係るセラミックチップ部品７０について図１５を参照しながら説明する。

本実施の形態に係るセラミックチップ部品７０は、図１５に示すように、例えば第１セラミック積層体１８Ａ（図４Ａ参照）を焼成することによって構成され、導体成形体１２による導体パターン１９と、導体パターン１９の一部が埋め込まれたセラミック焼成体２０とを有する。

この場合、セラミックチップ部品７０は、セラミック焼成体２０の一主面２０ａに、導体成形体１２による導体パターン１９の一主面１９ａが露出し、且つ、セラミック焼成体２０の一主面２０ａと導体パターン１９の一主面１９ａとが同一平面上に存在した形態となる。

つまり、セラミックチップ部品７０は、導体パターン１９が形成された一主面７０ａに、凹凸がないことから、セラミックチップ部品７０を真空吸着によって保持・搬送することが可能、容易になる。

しかも、セラミックチップ部品７０は、図１Ａに示す第１１セラミック基板１００Ａや図１Ｂに示す第１２セラミック基板１００Ｂ、図３Ｂに示す第１３セラミック基板１００Ｃ等と異なり、形状のばらつきが減ることから、電気的特性のばらつきも減少する。

さらに、セラミックチップ部品７０の導体パターン１９を高周波伝送線路として用いる場合、導体パターン１９の側面が高誘電率のセラミック焼成体２０と接するため、伝送線路を伝搬する信号波長が短くなり、該セラミックチップ部品７０を実装した電子機器や通信機器の小型化を促進させることができる。従って、セラミックチップ部品７０は、例えば通信機器のアンテナ等に用いて好適となる。

上述の例では、例えば図４Ａに示す第１セラミック積層体１８Ａを焼成することによって、セラミックチップ部品７０を構成した場合を示したが、その他、図１４Ａに示す第２セラミック積層体１８Ｂを焼成することによって構成するようにしてもよい。この場合も、セラミック焼成体２０の一主面２０ａに、導体成形体１２による導体パターン１９の一主面１９ａが露出し、且つ、セラミック焼成体２０の一主面２０ａと導体パターン１９の一主面１９ａとが同一平面上に存在した形態となる。

次に、セラミックチップ部品７０の変形例について図１６〜図２４Ｂを参照しながら説明する。

先ず、第１の変形例に係るセラミックチップ部品（以下、第１セラミックチップ部品７０Ａと記す）は、図１６に示すように、一主面に２以上の導体成形体１２の一主面が露出した第３セラミック成形体１６Ｃ（図１７Ａ参照）と、一主面に２以上の導体成形体１２の一主面が露出し、且つ、他主面に１以上の導体成形体１２の他主面が露出した第４セラミック成形体１６Ｄ（図１７Ｂ参照）とを積層して第３セラミック積層体１８Ｃ（図１７Ｃ及び図１７Ｄ参照）を作製し、該第３セラミック積層体１８Ｃを焼成することによって得られる。特に、第４セラミック成形体１６Ｄは、図１７Ｂに示すように、一主面が露出した導体成形体１２と他主面が露出した導体成形体１２とが互いに対向する組み合わせが少なくとも１つ存在する。図１７Ｂの例では、前記組み合わせが２つ存在した例を示す。

第３セラミック成形体１６Ｃは、図１８Ａに示すように、表面に導体成形体１２が形成された第１フィルム３０ａと、表面に導体成形体１２が形成されていない第２フィルム３０ｂとを対向させて鋳込み型３４に設置し、スラリー１４を鋳込み型３４内に鋳込んだ後に、図１８Ｂに示すように、スラリー１４を硬化（室温硬化や乾燥硬化等）し、その後、図１８Ｃに示すように、鋳込み型３４から離型することによって得られる。

第４セラミック成形体１６Ｄは、図１８Ａに示すように、表面のうち、上述した第１フィルム３０ａに形成された導体成形体１２と同様の位置とそれ以外の位置にそれぞれ導体成形体１２が形成された第３フィルム３０ｃと、表面のうち、第１フィルム３０ａに形成された導体成形体１２とは異なる位置に導体成形体１２が形成された第４フィルム３０ｄとを対向させて鋳込み型３４に設置し、スラリー１４を鋳込み型３４内に鋳込んだ後に、図１９Ｂに示すように、硬化（室温硬化や乾燥硬化等）し、その後、図１９Ｃに示すように、鋳込み型３４から離型することによって得られる。

第３セラミック成形体１６Ｃと第４セラミック成形体１６Ｄとを積層する場合は、図１７Ａ〜図１７Ｃに示すように、第３セラミック成形体１６Ｃの四隅に形成された位置決め孔４０と、第４セラミック成形体１６Ｄの四隅に形成された位置決め孔４０とが合致するようにして積層される。これにより、図１７Ｄに示すように、第３セラミック成形体１６Ｃの一主面から露出する導体成形体１２と第４セラミック成形体１６Ｄの一主面から露出する一部の導体成形体１２とが対向し、第４セラミック成形体１６Ｄの一主面から露出する他の導体成形体１２と第４セラミック成形体１６Ｄの他主面から露出する導体成形体１２とが対向することとなる。

従って、上述のような第３セラミック成形体１６Ｃと第４セラミック成形体１６Ｄとを積層して焼成して第１セラミックチップ部品７０Ａとしたとき、図１６に示すように、セラミック成形体の積層方向に互いに対向する一対の導体パターン１９を少なくとも２つ有することとなる。図１７Ｃに示す第３セラミック積層体１８Ｃを焼成した場合は、４つ存在することとなる。具体的には、図１６に示すように、第３セラミック成形体１６Ｃの焼成体２０ｃを間に挟んで対向する一対の導体パターン（以下、第１導体パターン対４２ａと記す）と、第４セラミック成形体１６Ｄの焼成体２０ｄを間に挟んで対向する一対の導体パターン（以下、第２導体パターン対４２ｂと記す）とが形成されることになる。

そして、この第１セラミックチップ部品７０Ａでは、第１導体パターン対４２ａにおける導体パターン１９間の距離ｄ１と、第２導体パターン対４２ｂにおける導体パターン１９間の距離ｄ２とが異なることとなる。特に、セラミック成形体１枚分（第３セラミック成形体１６Ｃ又は第４セラミック成形体１６Ｄ）の焼成体（２０ｃ又は２０ｄ）の厚みをｔａ、１つの導体パターン１９の厚みをｔｂとしたとき、第１導体パターン対４２ａにおける導体パターン１９間の距離ｄ１はほぼ（ｔａ−ｔｂ）となり、第２導体パターン対４２ｂにおける導体パターン１９間の距離ｄ２はほぼ（ｔａ−２ｔｂ）となる。つまり、１つの導体パターン１９の厚み分の違いを持たせることができる。

通常、セラミック成形体を積層し焼成して構成される電子部品等においては、複数の結合度を１つのセラミック焼成体２０に包含させる場合、各結合度の調整として、積層方向に相互作用する電極間の厚みにて調整することになるが、その場合、セラミック成形体の枚数によって調整するしかなかった。しかし、この第１セラミックチップ部品７０Ａでは、上述したように、１つの導体パターン１９の厚み分の違いを持たせることができるため、各結合度を細かく調整することができ、微妙な容量制御が必要とされる高精度なコンデンサ等に好適となる。これにより、第１セラミックチップ部品７０Ａは、積層方向で相互作用する電極を有する電子部品（積層コンデンサ、ストリップラインカプラ等)において、特に精度を求められるものを作製する場合に好適に用いることができる。

次に、第２の変形例に係るセラミックチップ部品（以下、第２セラミックチップ部品７０Ｂと記す）について図２０〜図２２Ｃを参照しながら説明する。

第２セラミックチップ部品７０Ｂは、上述した第１セラミックチップ部品７０Ａとほぼ同様の構成を有するが、図２０に示すように、一主面に２以上の導体成形体１２の一主面が露出し、且つ、他主面に１以上の導体成形体１２の他主面が露出した２つの第５セラミック成形体１６Ｅ（図２１Ａ及び図２１Ｂ参照）を積層して第４セラミック積層体１８Ｄ（図２１Ｃ及び図２１Ｄ参照）を作製し、該第４セラミック積層体１８Ｄを焼成することによって得られる。

第５セラミック成形体１６Ｅは、一主面が露出した導体成形体１２と他主面が露出した導体成形体１２とが互いに対向しない組み合わせが少なくとも１つ存在する。図２１Ａ及び図２１Ｂの例では、前記組み合わせが２つ存在した例を示す。この第５セラミック成形体１６Ｅは、図２２Ａに示すように、表面に導体成形体１２が形成された第１フィルム３０ａと、表面のうち、第１フィルム３０ａに形成された導体成形体１２とは異なる位置に導体成形体１２が形成された第４フィルム３０ｄとを対向させて鋳込み型３４に設置し、スラリー１４を鋳込み型３４内に鋳込んだ後に、図２２Ｂに示すように、スラリー１４を硬化（室温硬化や乾燥硬化等）し、その後、図２２Ｃに示すように、鋳込み型３４から離型することによって得られる。

第５セラミック成形体１６Ｅを積層する場合は、図２１Ａ〜図２１Ｃに示すように、第５セラミック成形体１６Ｅの四隅に形成された位置決め孔４０とが合致するようにして積層される。これにより、図２１Ｄに示すように、上層の第５セラミック成形体１６Ｅの一主面から露出する導体成形体１２と下層の第５セラミック成形体１６Ｅの一主面から露出する一部の導体成形体１２とが対向し、上層の第５セラミック成形体１６Ｅの他主面から露出する導体成形体１２と下層の第５セラミック成形体１６Ｅの他主面から露出する導体成形体１２とが対向することとなる。

従って、この場合も、２つの第５セラミック成形体１６Ｅを積層して焼成して第２セラミックチップ部品７０Ｂとしたとき、図２０に示すように、セラミック成形体の積層方向に互いに対向する一対の導体パターン１９を少なくとも２つ有することとなる。図２１Ｃに示す第４セラミック積層体１８Ｄを焼成した場合は、４つ存在することとなる。具体的には、図２０に示すように、上層の第５セラミック成形体１６Ｅの焼成体２０ｅを間に挟んで対向する一対の導体パターン１９（以下、第３導体パターン対４２ｃと記す）と、下層の第５セラミック成形体１６Ｅの焼成体２０ｅを間に挟んで対向する一対の導体パターン１９（以下、第４導体パターン対４２ｄと記す）とが形成されることになる。

そして、この第２セラミックチップ部品７０Ｂでは、第３導体パターン対４２ｃにおける導体パターン１９間の距離ｄ３と、第４導体パターン対４２ｄにおける導体パターン１９間の距離ｄ４とがほぼ同じになる。特に、セラミック成形体１枚分（第５セラミック成形体１６Ｅ）の焼成体２０ｅの厚みをｔａ、１つの導体パターンの厚みをｔｂとしたとき、第３導体パターン対４２ｃ及び第４導体パターン対４２ｄにおける導体パターン１９間の距離ｄ３及びｄ４は、それぞれほぼ（ｔａ−ｔｂ）となる。つまり、積層方向の各導体パターン１９間の厚み精度が高くなる。これにより、第２セラミックチップ部品７０Ｂは、積層方向で相互作用する電極を有する電子部品（積層コンデンサ、ストリップラインカプラ等)において、特に精度を求められるものを作製する場合に好適に用いることができる。

次に、第３の変形例に係るセラミックチップ部品（以下、第３セラミックチップ部品７０Ｃと記す）について図２３Ａ及び図２３Ｂを参照しながら説明する。

第３セラミックチップ部品７０Ｃは、上述した第１セラミックチップ部品７０Ａとほぼ同様の構成を有するが、図２３Ａ及び図２３Ｂに示すように、第３セラミック積層体１８Ｃ（図１７Ｄ参照）の上部と下部にそれぞれ例えば第２セラミック成形体１６Ｂ（導体成形体１２のないセラミック成形体）が積層され、さらに、各第２セラミック成形体１６Ｂの一主面に必要に応じてそれぞれグランド電極層４４が形成された第５セラミック積層体１８Ｅ（図２３Ａ参照）を作製し、該第５セラミック積層体１８Ｅを焼成することによって得られる。なお、グランド電極層４４は、第３セラミックチップ部品７０Ｃをストリップラインカプラ等の高周波分布定数回路部品として使用する場合において、外界の電磁界の影響を抑制するために形成される。

この第３セラミックチップ部品７０Ｃにおいては、上下のグランド電極層４４にて挟まれ、且つ、セラミック焼成体の内部に積層方向で相互作用する電極を有する電子部品（積層コンデンサ、ストリップラインカプラ等)において、特に精度を求められるものを作製する場合に好適に用いることができる。

次に、第４の変形例に係るセラミックチップ部品（以下、第４セラミックチップ部品７０Ｄと記す）について図２４Ａ及び図２４Ｂを参照しながら説明する。

第４セラミックチップ部品７０Ｄは、上述した第２セラミックチップ部品７０Ｂとほぼ同様の構成を有するが、図２４Ａ及び図２４Ｂに示すように、第４セラミック積層体１８Ｄ（図２１Ｄ参照）の上部と下部にそれぞれ例えば第２セラミック成形体１６Ｂ（導体成形体１２のないセラミック成形体）が積層され、さらに、各第２セラミック成形体１６Ｂの一主面にそれぞれ必要に応じてグランド電極層４４が形成された第６セラミック積層体１８Ｆ（図２４Ａ参照）を作製し、該第６セラミック積層体１８Ｆを焼成することによって得られる。なお、グランド電極層４４は、第４セラミックチップ部品７０Ｄをストリップラインカプラ等の高周波分布定数回路部品として使用する場合において、外界の電磁界の影響を抑制するために形成される。

この第４セラミックチップ部品７０Ｄにおいても、第３セラミックチップ部品７０Ｃと同様に、上下のグランド電極層４４にて挟まれ、且つ、セラミック焼成体の内部に積層方向で相互作用する電極を有する電子部品（積層コンデンサ、ストリップラインカプラ等)において、特に精度を求められるものを作製する場合に好適に用いることができる。

なお、本発明に係るセラミック基板及びセラミックチップ部品は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

１０Ａ…第１セラミック基板 １０Ｂ…第２セラミック基板
１２…導体成形体 １４…スラリー
１６Ａ…第１セラミック成形体 １６Ｂ…第２セラミック成形体
１６Ｃ…第３セラミック成形体 １６Ｄ…第４セラミック成形体
１６Ｅ…第５セラミック成形体 １８Ａ…第１セラミック積層体
１８Ｂ…第２セラミック積層体 １８Ｃ…第３セラミック積層体
１８Ｄ…第４セラミック積層体 １８Ｅ…第５セラミック積層体
１８Ｆ…第６セラミック積層体 ２０…セラミック焼成体
３０…フィルム ３０ａ…第１フィルム
３０ｂ…第２フィルム ３０ｃ…第３フィルム
３０ｄ…第４フィルム ３２…導体ペースト
３４…鋳込み型 ３６…他のフィルム
３８…スペーサ ６４…基体
７０…セラミックチップ部品 ７０Ａ…第１セラミックチップ部品
７０Ｂ…第２セラミックチップ部品 ７０Ｃ…第３セラミックチップ部品
７０Ｄ…第４セラミックチップ部品

Claims (15)

1. 導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を焼成することにより、導体成形体が導体パターンとなり、セラミック成形体がセラミック焼成体とされたセラミック基板であって、
   前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とするセラミック基板。
2. 導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を複数積層してなるセラミック積層体を焼成することにより、導体成形体が導体パターンとなり、セラミック積層体がセラミック焼成体とされたセラミック基板であって、
   前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とするセラミック基板。
3. 請求項１又は２記載のセラミック基板において、
   前記導体パターンの一主面に、電子部品が実装されることを特徴とするセラミック基板。
4. 請求項１〜３のいずれか１項に記載のセラミック基板において、
   前記セラミック成形体は、前記スラリーを、基体上に成形された前記導体成形体を被覆するように塗布した後に硬化して得られることを特徴とするセラミック基板。
5. 請求項１〜４のいずれか１項に記載のセラミック基板において、
   前記スラリーに含まれる前記樹脂は、熱硬化性樹脂前駆体であって、ポリウレタン樹脂前駆体であることを特徴とするセラミック基板。
6. 請求項１〜５のいずれか１項に記載のセラミック基板において、
   前記導体成形体は、熱硬化性樹脂前駆体と銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）系の金属の少なくとも１種類の粉末を含む導体ペーストをパターン形成し、その後、硬化してなることを特徴とするセラミック基板。
7. 請求項６記載のセラミック基板において、
   前記導体ペーストに含まれる前記熱硬化性樹脂前駆体は、フェノール樹脂であることを特徴とするセラミック基板。
8. 導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を焼成することにより、導体成形体が導体パターンとなり、セラミック成形体がセラミック焼成体とされたセラミックチップ部品であって、
   前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とするセラミックチップ部品。
9. 導体成形体を有し、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られるセラミック成形体を複数積層してなるセラミック積層体を焼成することにより、導体成形体が導体パターンとなり、セラミック積層体がセラミック焼成体とされたセラミックチップ部品であって、
   前記セラミック焼成体の一主面に前記導体パターンの一主面が露出し、且つ、前記セラミック焼成体の一主面と前記導体パターンの一主面とが同一平面上に存在することを特徴とするセラミックチップ部品。
10. 請求項９記載のセラミックチップ部品において、
    少なくとも１つの前記セラミック成形体は、一主面に１以上の導体成形体の一主面が露出し、他主面に１以上の導体成形体の他主面が露出していることを特徴とするセラミックチップ部品。
11. 請求項１０記載のセラミックチップ部品において、
    一主面が露出した前記導体成形体と他主面が露出した前記導体成形体とが互いに対向しない組み合わせが少なくとも１つ存在することを特徴とするセラミックチップ部品。
12. 請求項１０記載のセラミックチップ部品において、
    一主面が露出した前記導体成形体と他主面が露出した前記導体成形体とが互いに対向する組み合わせが少なくとも１つ存在することを特徴とするセラミックチップ部品。
13. 請求項９記載のセラミックチップ部品において、
    前記セラミック焼成体は、前記セラミック成形体の積層方向に互いに対向する一対の導体パターンを少なくとも２つ有し、一方の一対の導体パターン間の距離と、他方の一対の導体パターン間の距離とがほぼ同一であることを特徴とするセラミックチップ部品。
14. 請求項９記載のセラミックチップ部品において、
    前記セラミック焼成体は、前記セラミック成形体の積層方向に互いに対向する一対の導体パターンを少なくとも２つ有し、一方の前記一対の導体パターン間の距離と、他方の前記一対の導体パターン間の距離とが異なり、
    前記セラミック焼成体において、前記セラミック成形体１枚分に対応する厚みをｔａ、前記導体成形体１枚分に対応する厚みをｔｂとしたとき、一方の前記一対の導体パターン間の距離はほぼ（ｔａ−ｔｂ）であり、他方の前記一対の導体パターン間の距離はほぼ（ｔａ−２ｔｂ）であることを特徴とするセラミックチップ部品。
15. 導体成形体を有し、且つ、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを、前記導体成形体を被覆するように供給した後に硬化して得られる導体埋設セラミック成形体と、前記導体成形体がなく、且つ、熱硬化性樹脂前駆体とセラミック粉末と溶剤とが混合されたスラリーを供給した後に硬化して得られるセラミック成形体を複数積層してなるセラミック積層体を焼成することにより、導体成形体が導体パターンとなり、セラミック積層体がセラミック焼成体とされたセラミックチップ部品であって、
    前記セラミック焼成体は、前記導体埋設セラミック成形体及び前記セラミック成形体の積層方向に互いに対向する一対の導体パターンを少なくとも２つ有することを特徴とするセラミックチップ部品。

Images