JP3231982B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP3231982B2
JP3231982B2 JP28208195A JP28208195A JP3231982B2 JP 3231982 B2 JP3231982 B2 JP 3231982B2 JP 28208195 A JP28208195 A JP 28208195A JP 28208195 A JP28208195 A JP 28208195A JP 3231982 B2 JP3231982 B2 JP 3231982B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
ceramic green
space
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28208195A
Other languages
English (en)
Other versions
JPH09130018A (ja
Inventor
康博 佐々木
健一 米山
清浩 逆瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28208195A priority Critical patent/JP3231982B2/ja
Publication of JPH09130018A publication Critical patent/JPH09130018A/ja
Application granted granted Critical
Publication of JP3231982B2 publication Critical patent/JP3231982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子が収容
搭載される半導体素子収納用パッケージや、半導体素子
の他にコンデンサや抵抗体等の各種電子部品が搭載され
る混成集積回路装置等に用いられる配線導体の導通抵抗
が低抵抗である配線基板及びその製造方法に関するもの
である。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等
の高融点金属から成る複数の配線導体を配設するととも
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るスルーホール導体で接続した構造を成して
いる。
【０００３】そして、前述のように構成された配線基板
は、例えば半導体素子収納用パッケージでは、その絶縁
基体の凹部底面に半導体素子をガラスあるいは樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに、半導体
素子の各電極を凹部周辺に位置する配線導体にボンディ
ングワイヤを介して電気的に接続し、金属やセラミック
ス等から成る蓋体を前記凹部を塞ぐように前記接着剤と
同様の封止材を介して接合し、絶縁基体の凹部内に半導
体素子を気密に収容することにより最終製品としての半
導体装置となる。
【０００４】尚、前記配線基板は、絶縁基体に設けた配
線導体の一部に鉄−ニッケル−コバルト（Ｆｅ−Ｎｉ−
Ｃｏ）合金や、鉄−ニッケル（Ｆｅ−Ｎｉ）合金等から
成る外部リード端子が銀ロウ等のロウ材を介して取着さ
れており、外部リード端子を外部電気回路に接続させる
ことによって半導体素子の各電極は配線導体、ボンディ
ングワイヤ及び外部リード端子を介して外部電気回路に
電気的に接続されている。
【０００５】しかしながら、前記従来の配線基板は、配
線導体及びスルーホール導体を形成するＷやＭｏの電気
抵抗値が４〜８×１０-6Ω・ｃｍと極めて高いため、配
線間の電気抵抗値が小さいことが要求されるような配線
基板には適用できず、昨今の各種制御機器や情報通信機
器等をはじめとする用途では、配線導体のより低抵抗化
が望まれていた。
【０００６】そこで、前述のような配線基板における配
線導体の抵抗値を低減するために、配線基板を構成する
絶縁基体中に配線用空間部を形成し、該配線用空間部に
配線導体を充填したものが提案されている（特開昭６３
−１９４号公報参照）。
【０００７】
【発明が解決しようとする課題】しかしながら、前記配
線基板では、ＷやＭｏ等の高融点金属粉末に溶媒と有機
系添加物から成るバインダーを添加混合した導電性ペー
ストを配線用空間部に充填しているため、所定の配線パ
ターンを有する他のセラミックグリーンシートを積層し
た場合、前記充填層が柔軟性を有することから変形を生
じ易く、焼成一体化すると得られた絶縁基体表面にうね
りを発生する恐れが大であった。
【０００８】その結果、近年の高周波化および高密度化
が進むＩＣやＬＳＩ等の半導体素子を搭載する多層配線
基板は、高密度の微細配線パターンが形成され、更に半
導体素子をコンパクトに搭載するため、半導体素子を前
記多層配線基板に直接接続するフリップチップ接続法が
採用されており、係る多層配線基板には高い平坦度が要
求されているが、平坦度の良好な高品質の配線基板を歩
留り良く得ることが困難であるという課題があった。
【０００９】また、前記導電性ペーストを配線用空間部
に充填するに際し、スクリーン印刷法や圧入法等では、
配線導体部の厚さが厚いため、充填に長時間を要し、そ
の間に導電性ペースト中の有機溶剤等が気化して粘性が
変化し、充填不良を生じる等、その管理が極めて難し
く、生産性を低下させる要因となっていた。
【００１０】
【発明の目的】本発明は前記課題に鑑み成されたもの
で、その目的は絶縁基体内部に厚さが５０μｍ以上の配
線導体を有する配線基板であっても、絶縁基体表面のう
ねり等の変形が極めて小さく、寸法精度が良好で量産効
果に優れた配線導体の低抵抗化を可能とした配線基板と
その製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の配線基板は、セ
ラミック焼結体から成る絶縁基体の内部に厚さが５０μ
ｍ以上の配線導体を一体的に形成した配線基板であっ
て、前記配線導体が、反応硬化性樹脂を主たるバインダ
ーとして含有する導電材を焼成したものから成り、前記
絶縁基体表面のうねりが、高域カットオフ値２．５ｍ
ｍ、基準長さ２５ｍｍで２０μｍＷCMｍａｘ以下である
ことを特徴とするものである。
【００１２】また、係る厚さが５０μｍ以上の導電材を
有するセラミックグリーンシートに、所定の配線パター
ンを有するセラミックグリーンシートを複数枚積層し、
還元性雰囲気または中性雰囲気中で焼成一体化した配線
基板の製造方法としては、前記導電材を、セラミックグ
リーンシートを打ち抜いて形成した空間部に、前記高融
点金属と反応硬化性樹脂を主成分とするバインダーから
成る導電性ペーストを充填した後、反応硬化させて形成
するか、あるいは前記導電性ペーストをシート状に成形
して反応硬化させた後、該硬化シートを前記空間部寸法
形状に打ち抜き加工し、該空間部に嵌め込んで形成する
か、または前記導電性ペーストを空間部形状の成形型に
充填して反応硬化させた後、該硬化体を前記空間部に嵌
め込んで形成することを特徴とするものである。
【００１３】本発明の配線基板において、導電材を構成
する反応硬化性樹脂は、反応硬化するものであればいず
れでも良いが、エポキシ化合物や多官能アクリレートが
主鎖にエーテル結合を有するもの、あるいは不飽和重合
体を含有することがより望ましく、前記多官能アクリレ
ートでは主鎖にエーテル結合を有し、かつ不飽和重合体
を含有するものが最も望ましい。
【００１４】前記エポキシ化合物としては、グリシジル
エーテル型、グリシジルエステル型、グリシジルアミン
型、脂環型等が挙げられる。
【００１５】また、前記エポキシ化合物の含有量は、高
融点金属粉体と溶媒、有機性添加物の混合物の流動性及
び成形性を維持するため、粘性が高くならないようにす
ることが望ましく、高融点金属粉体１００重量部に対し
て１重量部以上、４０重量部以下が望ましく、ハンドリ
ングの容易さからは１０重量部以上３０重量部以下が最
も好適である。
【００１６】更に前記エポキシ化合物の硬化剤として、
重付加型ではジエチレンジアミン、ヘキサヒドロ無水フ
タル酸等が、触媒型ではベンジルジメチルアミン、芳香
族スルホニウム塩等が、縮合型ではメチロール基含有メ
ラミン樹脂等が挙げられ、その含有量は、高融点金属粉
体１００重量部に対して１重量部以上、４０重量部以下
が望ましく、１０重量部以上３０重量部以下が最も好適
である。
【００１７】また、前記多官能アクリレートとは、１分
子中に２個以上のアクリロイル基を有する化合物であ
り、例えばエチレングリコールジアクリレートやプロピ
レングリコールジアクリレート、ネオペンチルグリコー
ルジアクリレート、アルキルジアクリレート、グリセリ
ントリアクリレート、ジペンタエリスリトールヘキサア
クリレート、トリメチロールプロパントリアクリレー
ト、ＰＯ変性トリメチロールプロパントリアクリレー
ト、ビスフェノールＡジアクリレート等を挙げることが
できる。
【００１８】とりわけ、主鎖にエーテル結合を有し、熱
分解性が良好なポリエチレングリコールジアクリレート
やポリイソプロピレングリコールジアクリレート等を代
表とするポリアルキレングリコールジアクリレート等が
より好適である。
【００１９】また、前記多官能アクリレートの含有量
は、高融点金属粉体と溶媒及び有機性添加物の混合物の
流動性及び成形性を維持するために、粘性が高くならな
いようにすることが望ましく、高融点金属原料粉体１０
０重量部に対して５重量部以上で、かつ硬化、即ち単量
体の縮合反応による成形体の収縮という点からは、４０
重量部以下がより望ましく、なかでも成形体のハンドリ
ングの容易さからは、８〜２０重量部が最も好適であ
る。
【００２０】一方、前記不飽和重合体は、分子中に不飽
和二重結合を有する高分子化合物であり、例えば不飽和
ポリエステルやポリジエン系の高分子化合物が該当す
る。
【００２１】前記不飽和ポリエステルは、多官能酸と多
官能アルコールとの縮合物であって、かつ分子中に不飽
和二重結合を有するものと定義され、かかる樹脂は、一
般には飽和二塩基酸、多価アルコール及び不飽和二塩基
酸から公知の製法により得られるものであるが、これら
の原料は特に制限されるものではない。
【００２２】具体的には、オルソフタル酸、イソフタル
酸、無水フタル酸、こはく酸、アジピン酸、セバシン
酸、無水エンドメチレンテトラヒドロフタル酸、無水メ
チルテトラヒドロフタル酸、無水テトラヒドロフタル
酸、クロレンディック酸またはマレイン酸とピペリレン
との付加物の如き飽和二塩基酸、エチレングリコール、
ジエチレングリコール、プロピレングリコール、ジプロ
ピレングリコール、ネオペンチルグリコール、水添ビス
フェノールＡまたはビスフェノールＡのエチレンオキサ
イドもしくはプロピレンオキサイド付加物、１，３ーブ
タンジオール、１，４ーブタンジオール、１，６−ヘキ
サンジオールまたはグリセリンの如き多価アルコール、
及び無水マレイン酸、フマル酸またはイタコン酸の如き
不飽和二塩基酸等を、１６０〜２４０℃程度の温度で反
応せしめることにより目的とする不飽和ポリエステルが
得られる。
【００２３】また、前記不飽和重合体の含有量は、硬化
時に充分な保形性を有していることが望ましいことか
ら、高融点金属原料粉体１００重量部に対して５重量部
以上で、かつ前記混合物の粘性を低くして成形性を維持
するためには４０重量部以下がより望ましく、なかでも
成形体のハンドリングの容易さからは１５〜３０重量部
が最も好適である。
【００２４】更に、本発明の溶媒は、前記多官能アクリ
レートや不飽和重合体を相溶するものであれば特に限定
するものではなく、例えば、トルエン、キシレン、ベン
ゼン、フタル酸エステル等の芳香族溶剤やヘキサノー
ル、オクタノール、デカノール、オキシアルコール等の
高級アルコール類、あるいは酢酸エステル、グリセライ
ド等のエステル類を用いることができる。
【００２５】とりわけ、前記フタル酸エステル、オキシ
アルコール等は好適に用いることができ、更に、溶媒を
緩やかに揮発させるために、前記溶媒を２種類以上併用
することもできる。
【００２６】また、前記溶媒の含有量は、鋳込み成形の
場合には前記混合物の粘性を低くすることが望ましく、
高融点金属原料粉体１００重量部に対して５重量部以
上、かつ成形体の強度を高くして保形性を維持するため
には５０重量部以下がより望ましく、とりわけ成形体の
ハンドリングの容易さからは、１０〜３０重量部が最も
好適である。
【００２７】また、グリーンシートの成形性という点か
らは、前記溶媒の含有量は、高融点金属原料粉体１００
重量部に対して３０重量部以上、７０重量部以下がより
望ましく、とりわけ成形体のハンドリングの容易さから
は、４０〜６０重量部であることが最も好適である。
【００２８】更に、本発明の前記多官能アクリレートや
不飽和重合体には、硬化反応促進剤または重合開始剤等
と称される硬化触媒や、分散剤等、その他の有機性添加
物を用いることができる。
【００２９】前記硬化触媒としては、有機過酸化物やア
ゾ化合物を使用することができ、例えば、ケトンパーオ
キサイド、ジアシルパーオキサイド、パーオキシケター
ル、アルキルパーエステル、ハイドロパーオキサイド、
パーオキシカーボネート、ｔ−ブチルパーオキシ−２−
エチルヘキサノエート、ビス（４−ｔ−ブチルシクロヘ
キシル）パーオキシジカーボネート、ジクミルパーオキ
サイド等の有機過酸化物や、アゾビス、イソブチロニト
リル等のアゾ化合物が挙げられる。
【００３０】また、前記分散剤としては、一般に無機材
料粉末の混練物の調合に用いられる任意の界面活性剤を
用いることができるが、とりわけ、ポリオキシアルキル
アクリル酸アンモニウム塩、ナフタレンスルホン酸塩ホ
ルマリン縮合体、ソルビタンエステル等が好ましく、そ
の含有量は高融点金属原料粉体１００重量部に対して
０．５〜２重量部が望ましい。
【００３１】尚、前記高融点金属原料粉末はタングステ
ン（Ｗ）、モリブデン（Ｍｏ）、レニウム（Ｒｅ）、ル
テニウム（Ｒｕ）等であればいずれでも良い。
【００３２】一方、前記配線導体の厚さが５０μｍ未満
の場合には、シート抵抗値が２〜３ｍΩ／ｓｑ程度と大
きくなり、配線導体の低抵抗化が実現できないことか
ら、その厚さは５０μｍ以上となり、配線導体のシート
抵抗値と配線基板の設計の点からは最大１ｍｍ程度まで
が適用範囲となる。
【００３３】また、前記絶縁基体表面のうねりが、高域
カットオフ値２．５ｍｍ、基準長さ２５ｍｍで、２０μ
ｍＷCMｍａｘを越えると、前述のフリップチップ接続法
での接続不良を生じる他、配線パターンの印刷形成時に
塗布厚さにばらつきを生じ、その結果、配線導体の抵抗
値が大きく変化するため、前記うねりは２０μｍＷCMｍ
ａｘ以下が必要であり、より望ましくは１０μｍＷCMｍ
ａｘ以下である。
【００３４】前記製造方法における反応硬化の方法とし
ては、加熱硬化の他に、紫外線硬化やＸ線硬化方法等を
用いることもでき、加熱硬化方法は、複雑形状品に適
し、紫外線硬化やＸ線硬化方法は、肉厚が薄い形状品に
好適であり、配線導体の厚さが５０〜１００μｍ程度の
場合に最適である。
【００３５】また、導電性ペーストを鋳込む際の鋳型
は、反応硬化後、離型ができればその材質はいずれでも
良いが、各種ゴム製または表面をシリコンやテフロンコ
ーティングしたものが好適であり、前記鋳型あるいは空
間部に導電性ペーストを充填するには、ディスペンサー
等の射出器で流し込むことができる。
【００３６】一方、導電性ペーストで成形したグリーン
シートは硬化させてもセラミックグリーンシートと同様
に打ち抜くことが可能である。
【００３７】また前記硬化体はいずれも十分な強度を有
するため、重量や形状の管理が容易に行え、真空チャッ
ク等で簡単に移動させること等もでき、極めてハンドリ
ング性に優れており、生産性が著しく向上する。
【００３８】
【作用】本発明の配線基板及びその製造方法によれば、
配線導体はタングステン（Ｗ）やモリブデン（Ｍｏ）等
の高融点金属と反応硬化性樹脂を主成分とするバインダ
ーとの混合物から成る導電材を用いて形成したことか
ら、配線用空間部に充填した導電材が適度の硬さを有す
るため、所定の配線パターンを有する他のセラミックグ
リーンシートを積層しても変形を生じることがなく、焼
成一体化後の絶縁基体表面は平坦となる。
【００３９】また、係る厚さが５０μｍ以上の配線導体
を有する配線基板の製造方法として、前記配線導体を形
成するための導電材を、予め配線用空間部に高融点金属
と反応硬化性樹脂を主成分とするバインダーから成る導
電性ペーストを充填した後、反応硬化させて形成する
か、あるいは前記導電性ペーストをシート上に成形して
反応硬化させた後、該硬化シートを前記空間部寸法形状
に打ち抜き加工し、該空間部に嵌め込んで形成するか、
または前記導電性ペーストを空間部形状の成形型に充填
して反応硬化させた後、該硬化成形体を前記配線用空間
部に嵌め込んで形成することから、前記他のセラミック
グリーンシートを積層する段階では導電材は適度の硬さ
を保持しており、該導電材該当部で変形を生じることは
なく、焼成一体化後に焼成基板表面にうねりが発生する
ことはない。
【００４０】更に、本発明では、多官能アクリレート等
の硬化性樹脂を用いることによって、その混合物の粘度
を低くして配線用空間部または成形型の細部まで容易に
充填でき、射出成形のように成形型中に高圧注入をする
必要がなく、しかもフローマーク等の欠陥のない外観の
良好な成形体を反応硬化させて得ることができる。
【００４１】また、前記混合物は溶媒を含んだ状態で３
次元架橋硬化するために、脱脂時に熱分解温度の低い溶
媒が、架橋した有機物系バインダーが熱分解する前に、
先立って抜けムラを生じさせつつ揮発するため、硬化し
た有機物系バインダーが熱分解する際は、先に溶媒が抜
けることにより形成された無数の気孔を通って、気散さ
れることになり、脱脂が容易に終了することになる。
【００４２】また、脱脂工程の前に脱溶媒の乾燥工程を
設けることにより、前記同様に容易に脱脂が終了する。
【００４３】
【発明の実施の形態】次に、本発明の配線基板を図面に
基づき詳細に説明する。図１は、本発明の配線基板を半
導体素子の他にコンデンサや抵抗体等の各種電子部品が
搭載される混成集積回路装置等に用いられる多層配線基
板に適用した場合の一実施例を示す要部断面図である。
【００４４】図１において、１は絶縁基体２の内部に複
数個の厚さが５０μｍ以上の配線導体３が一体的に形成
され、各配線導体３は絶縁基体２内に設けたスルーホー
ル導体４を介して電気的に接続された配線基板であり、
例えば絶縁基体２の上面に半導体素子やコンデンサ、抵
抗体等の電子部品５を搭載するとともに、各電子部品５
の電極端子は、それぞれがスルーホール導体４等を介し
て電気的に接続されて所定の電気回路を形成することに
なる。
【００４５】本発明の配線基板は、配線導体を形成する
際、導電材のバインダーの主成分である硬化性樹脂を８
０〜１５０℃で熱硬化させる場合には、エポキシ、不飽
和ポリエステル、フェノール、ユリア、メラミン、ポリ
ウレタン等の樹脂が挙げられ、光硬化させる場合には、
エポキシアクリレート、ウレタンアクリレート等が好適
である。
【００４６】また、タングステン（Ｗ）やモリブデン
（Ｍｏ）等の高融点金属粉体１００重量部に対して、例
えば、前記硬化性樹脂を１〜５０重量部と、アクリルや
ブチラール、セルロース系の有機系添加物を０．５〜３
０重量部、フタルエステル等の芳香族やヘキサトル等の
高級アルコール類等の有機溶剤を１〜７０重量部の範囲
で添加して導電性ペーストを調製する。
【００４７】この際、前記有機系添加物と有機溶剤の種
類とその添加量を種々組み合わせることにより、充填工
程やシート成形工程、鋳込み成形工程、更に印刷工程
等、各種工程に最適な導電性ペーストを調製できる。
【００４８】前記導電性ペーストは、公知の硬化手段に
より反応硬化させることができ、これを配線用空間部に
充填した導電材として所定の配線パターンを形成した他
のセラミックグリーンシートを積層し、還元性雰囲気ま
たは中性雰囲気中で焼成一体化することにより作製され
る。
【００４９】
【実施例】
（実施例１）アルミナ質焼結体から成る絶縁基体とし
て、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＭｇＯ、ＣａＯ等の原料粉
末に公知の有機バインダー、可塑剤、溶剤を添加混合し
て泥漿を調製し、該泥漿を周知のドクターブレード法や
カレンダーロール法等のテープ成形技術により厚さ約３
００μｍのセラミックグリーンシートを成形した後、予
め該セラミックグリーンシートの所定位置に打ち抜き加
工を施して層内配線用空間部とスルーホールを形成し
た。
【００５０】次に、粒径が０．５〜１０μｍのモリブデ
ン（Ｍｏ）粉末に、表１及び表２に示すバインダー組成
物を添加混合し、次いで消泡剤を１重量％加えて更に真
空脱泡して導電性ペーストを調製した。
【００５１】
【表１】
【００５２】
【表２】
【００５３】かくして得られた導電性ペーストを用い
て、配線用空間部に直接流し込んだ後、加熱硬化して配
線用空間部に厚さが３００μｍの導電材を有するセラミ
ックグリーンシートを作製した。
【００５４】その後、その上下面に厚さ３００μｍの他
のセラミックグリーンシートをそれぞれ２枚づつ積層
し、水素（Ｈ2 ）や窒素（Ｎ2 ）の混合ガスから成る還
元性雰囲気中、もしくはアルゴン（Ａｒ）ガス等の中性
雰囲気中、約１６００℃の温度で焼成することにより、
厚さ約２５０μｍの配線導体を内在した５層から成る評
価用の配線基板を作製した。
【００５５】尚、硬化性樹脂を用いず、エチルセルロー
スとブチラールを有機性添加物とするバインダーを用い
て焼成一体化した前記同様の５層の積層体から成る配線
基板を比較例とした。
【００５６】かくして得られた評価用の配線基板を用い
て、厚さが５０μｍ以上の配線導体が内蔵されている絶
縁基体の該当部分表面を横切るように、表面粗さ計を用
いて触針法にて、高域カットオフ値２．５ｍｍ、基準長
さ２５ｍｍの条件で表面うねりを測定したところ、比較
例が５６μｍＷCMｍａｘであるのに対して、例１乃至例
３はいずれも１２μｍＷCMｍａｘ以下と極めて小さいも
のであった。
【００５７】また、シート抵抗を測定したところ、その
ばらつきは１ｍΩ／ｓｑに対して比較例が±０．２に対
して、例１乃至例３はいずれも±０．０３以内と望まし
いものであった。
【００５８】更に、前記評価用の配線基板を１５０℃の
温度で２０００時間保持する高温放置試験を行い、配線
基板を浸透探傷液で処理して顕微鏡で目視検査を行い、
配線基板のクラックの有無を確認したがいずれもクラッ
クは認められず、従来品と何ら遜色のないことが確認で
きた。
【００５９】（実施例２）実施例１と同様にして成形し
たセラミックグリーンシートと表３に示す組成の導電性
ペーストを用い、シート状に成形した後、加熱硬化し、
打ち抜き加工した硬化シートを配線用空間部に嵌め込
み、厚さが３００μｍの導電材を有するセラミックグリ
ーンシートを作製した。尚、バインダーの種類は表２に
記載した。
【００６０】
【表３】
【００６１】その後、実施例１と同様にして厚さ約２５
０μｍの配線導体を内在した５層から成る評価用の配線
基板を作製した。また、比較例は実施例１と同一とし
た。
【００６２】かくして得られた評価用の配線基板を用い
て、実施例１の評価方法と同様にして表面うねりを求め
たところ、比較例の５６μｍＷCMｍａｘに対して、例１
及び例２はいずれも１３μｍＷCMｍａｘ以下と極めて小
さいものであった。
【００６３】また、シート抵抗のばらつきは１ｍΩ／ｓ
ｑに対して比較例の±０．２に対して、例１及び例２は
いずれも±０．０５以内であった。
【００６４】更に、高温放置試験ではいずれも配線基板
にクラックは認められなかった。
【００６５】（実施例３）実施例１と同様にして成形し
たセラミックグリーンシートと表４に示す組成の導電性
ペーストを用い、該導電性ペーストを配線用空間部と同
一形状の成形型に鋳込んで加熱硬化し、この硬化体を配
線用空間部に嵌め込み、厚さが３００μｍの導電材を有
するセラミックグリーンシートを作製した。尚、バイン
ダーの種類は表２に記載した。
【００６６】
【表４】
【００６７】その後、実施例１と同様にして厚さ約２５
０μｍの配線導体を内在した５層から成る評価用の配線
基板を作製した。また、比較例は実施例１と同一とし
た。
【００６８】かくして得られた評価用の配線基板を用い
て、実施例１の評価方法と同様にして表面うねりを求め
たところ、比較例の５６μｍＷCMｍａｘに対して、例１
乃至例３はいずれも８μｍＷCMｍａｘ以下と最も小さい
ものであった。
【００６９】また、シート抵抗のばらつきも１ｍΩ／ｓ
ｑに対して比較例の±０．２に対して、例１乃至例３は
いずれも±０．０１以内と極めて良好なものであった。
【００７０】更に、高温放置試験ではいずれも配線基板
にクラックは認められず、従来品と何ら遜色のないこと
も確認できた。
【００７１】尚、本発明は前述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更が可能である。
【００７２】例えば、前述の実施例では本発明の配線基
板を混成集積回路装置に使用される各種電子部品を搭載
する多層配線基板に適用した場合の例で説明したが、図
２は実施例と同様の多層配線基板の他の例を示す要部断
面図であって、絶縁基体２の表面に厚さが５０μｍ以上
の配線導体３が露出した配線基板１であり、電子部品５
は絶縁基体２の表面の配線導体３がスルーホール導体４
を介して絶縁基体２内部の配線導体３と接続されてい
る。
【００７３】更に、図３は半導体素子を収容する半導体
素子収納用パッケージに適用した場合の他の例を示す要
部断面図である。
【００７４】図３において、１は厚さが５０μｍ以上の
配線導体３を絶縁基体２中に一体的に形成した半導体素
子収納用パッケージを成す配線基板であり、絶縁基体２
の上面中央部に半導体素子６を収容するための空所を形
成する凹部７が設けてあり、その凹部７周辺から配線導
体３がスルーホール導体４を介して下面に引き出され、
凹部７周辺部には半導体素子６の各電極がボンディング
ワイヤ８を介して電気的に接続され、絶縁基体２の下面
に導出された部位には、外部電気回路と接続する外部リ
ード端子９が電気的に接続されて、外部リード端子９に
半導体素子６の各電極が電気的に導通するようになって
おり、最終的に前記凹部７の上部には、金属やセラミッ
クス等から成る蓋体１０を凹部７を塞ぐように封止材を
介して接合し、半導体素子６を絶縁基体２の凹部７内に
気密に収容されている。
【００７５】
【発明の効果】本発明の配線基板によれば、絶縁基体中
に設けた厚さが５０μｍ以上の配線導体を、高融点金属
と反応硬化性樹脂を主成分とするバインダーとの混合物
から成る導電材を用いて形成し、前記絶縁基体表面のう
ねりが高域カットオフ値２．５ｍｍ、基準長さ２５ｍｍ
で２０μｍＷCMｍａｘ以下であること、またその製造方
法として、前記導電材を配線用空間部に導電性ペースト
を充填した後、反応硬化させて形成するか、あるいは前
記導電性ペーストをシート状に成形して反応硬化させた
後、前記空間部寸法形状に打ち抜き加工し、該空間部に
嵌め込んで形成するか、または前記導電性ペーストを空
間部形状の成形型に充填して反応硬化させた後、該硬化
成形体を前記空間部に嵌め込んで形成することから、絶
縁基体表面のうねり等の変形が極めて小さく、寸法精度
が良好で同時に抵抗値の安定した低抵抗値の配線導体を
絶縁基体に強固に取着させておくことが可能となり、フ
リップチップ接続法にも好適であり、量産効果にも極め
て優れ、その結果、配線導体を伝わる電気信号の電圧降
下を小さなものと成すことができ、配線導体の低抵抗化
が要求されている各種制御機器や情報通信機器等をはじ
めとする用途に極めて有用である。
【図面の簡単な説明】
【図１】本発明の配線基板を混成集積回路装置に使用さ
れる各種電子部品を搭載する多層配線基板に適用した場
合の一実施例を示す要部断面図である。
【図２】本発明の配線基板を混成集積回路装置に使用さ
れる各種電子部品を搭載する多層配線基板に適用した場
合の他の実施例を示す要部断面図である。
【図３】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の他の実施例を示す要部断面図であ
る。
【符号の説明】
１ 配線基板 ２ 絶縁基体 ３ 配線導体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 23/13 H05K 1/09

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】セラミック焼結体から成る絶縁基体の内部
    に厚さが５０μｍ以上の配線導体を一体的に形成した配
    線基板であって、前記配線導体が、反応硬化性樹脂を主
    たるバインダーとして含有する導電材を焼成したものか
    ら成り、前記絶縁基体表面のうねりが、高域カットオフ
    値２．５ｍｍ、基準長さ２５ｍｍで２０μｍＷCMｍａｘ
    以下であることを特徴とする配線基板。
  2. 【請求項２】厚さが５０μｍ以上の導電材を有するセラ
    ミックグリーンシートに、所定の配線パターンを有する
    セラミックグリーンシートを複数枚積層し、還元性雰囲
    気または中性雰囲気中で焼成一体化する配線基板の製造
    方法であって、前記導電材は、セラミックグリーンシー
    トを打ち抜いて形成した空間部に、反応硬化性樹脂を主
    たるバインダーとする導電性ペーストを充填した後、反
    応硬化させて形成したことを特徴とする配線基板の製造
    方法。
  3. 【請求項３】厚さが５０μｍ以上の導電材を有するセラ
    ミックグリーンシートに、所定の配線パターンを有する
    セラミックグリーンシートを複数枚積層し、還元性雰囲
    気または中性雰囲気中で焼成一体化する配線基板の製造
    方法であって、前記導電材は、セラミックグリーンシー
    トを打ち抜いて形成した空間部に、反応硬化性樹脂を主
    たるバインダーとする導電性ペーストで成形したグリー
    ンシートを反応硬化させた後、前記空間部寸法形状に打
    ち抜き加工した硬化シートを嵌め込んで形成したことを
    特徴とする配線基板の製造方法。
  4. 【請求項４】厚さが５０μｍ以上の導電材を有するセラ
    ミックグリーンシートに、所定の配線パターンを有する
    セラミックグリーンシートを複数枚積層し、還元性雰囲
    気または中性雰囲気中で焼成一体化する配線基板の製造
    方法であって、前記導電材は、セラミックグリーンシー
    トを打ち抜いて形成した空間部に、反応硬化性樹脂を主
    たるバインダーとする導電性ペーストを前記空間部形状
    の成形型に充填して反応硬化させた後、該硬化体を前記
    空間部に嵌め込んで形成したことを特徴とする配線基板
    の製造方法。
JP28208195A 1995-10-30 1995-10-30 配線基板及びその製造方法 Expired - Fee Related JP3231982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28208195A JP3231982B2 (ja) 1995-10-30 1995-10-30 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28208195A JP3231982B2 (ja) 1995-10-30 1995-10-30 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09130018A JPH09130018A (ja) 1997-05-16
JP3231982B2 true JP3231982B2 (ja) 2001-11-26

Family

ID=17647884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28208195A Expired - Fee Related JP3231982B2 (ja) 1995-10-30 1995-10-30 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3231982B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284345A (ja) * 1998-03-31 1999-10-15 Kyocera Corp 多層回路基板
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
KR100874047B1 (ko) * 2004-02-24 2008-12-12 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
TWI309962B (en) * 2004-02-24 2009-05-11 Sanyo Electric Co Circuit device and menufacturing method thereof

Also Published As

Publication number Publication date
JPH09130018A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
US6582541B2 (en) Monolithic ceramic substrate, manufacturing and designing methods therefor, and electronic device
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
WO2000060613A1 (en) Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate
US6452264B2 (en) Insulating thick film composition, ceramic electronic device using the same, and electronic apparatus
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
JP3231982B2 (ja) 配線基板及びその製造方法
JP2002353624A (ja) 多層セラミック基板およびその製造方法、未焼結セラミック積層体、ならびに電子装置
JP4059406B2 (ja) ガラスセラミックス多層基板の製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2004106540A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
EP2325150A1 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JPS6357393B2 (ja)
JP2002050869A (ja) 多層配線基板の製造方法
JP2005101368A (ja) 配線基板
JPH06291435A (ja) 導体ペースト及びそれによって導体を形成したセラミック配線基板並びにそのセラミック配線基板の製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP2513382B2 (ja) 多層ガラスセラミック基板の製造方法
JPS5895643A (ja) シリコンと熱膨張係数が合う焼結体
JP2504351B2 (ja) 多層ガラスセラミック基板とその製造方法
JPH0250494A (ja) 積層セラミック基板の製造方法
JP2002198646A (ja) 多層配線基板の製造方法
JP4530864B2 (ja) コンデンサ内蔵配線基板
JPS6332751B2 (ja)
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees