JP2010066272A

JP2010066272A - アブソリュートエンコーダ

Info

Publication number: JP2010066272A
Application number: JP2009259679A
Authority: JP
Inventors: Makoto Arai; 眞新井
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2009-11-13
Filing date: 2009-11-13
Publication date: 2010-03-25
Anticipated expiration: 2023-10-20
Also published as: JP5212340B2

Abstract

【課題】厚さの薄いアブソリュートエンコーダの提供。
【解決手段】アブソリュートパターン１００およびインクリメンタルパターン１０１が形成されたスケール円板１と対向するようにシリコンセンサ基板４を設ける。シリコンセンサ基板４には、アブソリュートパターン１００およびインクリメンタルパターン１０１に発散光を照射するＬＥＤ４０１と、アブソリュートパターン１００およびインクリメンタルパターン１０１で反射された発散光を検出する受光素子アレイ４０３，４０４とが設けられている。ＬＥＤ４０１は受光素子アレイ４０３，４０４の間に形成された凹部６０２に設けられ、ＬＥＤ４０１の出射面と受光素子アレイ４０３，４０４の受光面とは同一平面に設定されている。
【選択図】図１

Description

本発明は、アブソリュートエンコーダに関する。

従来、この種のアブソリュートエンコーダにおいては、シリアルアブソリュート刻線が形成された刻線円板と、刻線円板を挟むように対向配置された光源および受光素子アレイを備えている（例えば、特許文献１参照）。刻線円板は例えばモータ回転軸等に固定され、光源および受光素子に対して相対的に回転する。光源としては、ＬＥＤ等で発生した光をコリメートレンズで平行光にして出射するものが用いられる。

シリアルアブソリュート刻線は透過パターンと不透過パターンとを所定方式で一列に配列したものであり、光源からの平行光を刻線円板のシリアルアブソリュート刻線に照射すると、シリアルアブソリュート刻線を通過した光が受光素子アレイによって検出される。検出された出力信号は処理回路によって信号処理され、絶対位置（回転角度等）が算出される。

特開２０００−１４６６２３号公報

近年、ロボットの小型化への要求により、アブソリュートエンコーダに対しても薄型化への要求が高まっている。しかしながら、上述した従来のアブソリュートエンコーダでは、ＬＥＤ，コリメートレンズ，刻線円板および受光素子アレイが刻線円板の軸方向に順に配置されているため、薄型化が困難であるという問題があった。

請求項１の発明によるアブソリュートエンコーダは、シリアルアブソリュートパターン列およびインクリメンタルパターン列が並設されたスケール平板と、前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、前記第１の光電変換素子アレイと並列に形成され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間に配置され、前記スケール平板に向けて光を出射する発光素子と、を備え、前記スケール平板は、前記第１及び第２の光電変換素子アレイと前記発光素子とに対して回転されることを特徴とする。
請求項４の発明によるアブソリュートエンコーダは、シリアルアブソリュートパターン列およびインクリメンタルパターン列が並設されたスケール平板と、前記スケール平板と対向して設けられた半導体基板と、前記半導体基板に形成され、前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、前記半導体基板に前記第１の光電変換素子アレイと並列に形成され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間の前記半導体基板上に配設され、前記スケール平板に向けて光を出射する発光素子が形成された半導体チップと、を備え、前記スケール平板は、前記第１及び第２の光電変換素子アレイと前記発光素子とに対して回転されることを特徴とする。
請求項７の発明によるアブソリュートエンコーダは、シリアルアブソリュートパターン列およびインクリメンタルパターン列が並設されたスケール平板と、前記スケール平板と対向するように半導体基板を支持する支持基板と、前記半導体基板に形成され、前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、前記半導体基板に前記第１の光電変換素子アレイと並列に形成され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間の前記半導体基板に形成された貫通孔と、前記貫通孔内において前記支持基板に配設され、前記スケール平板に向けて光を出射する発光素子が形成された半導体チップと、を備え、前記スケール平板は、前記第１及び第２の光電変換素子アレイと前記発光素子とに対して回転されることを特徴とする。

本発明によれば、スケール平板に垂直な方向に関するアブソリュートエンコーダの厚さを、従来よりも薄くすることができる。

本発明によるアブソリュートエンコーダの概略構成を示す断面図である。スケール円板１を中心とする概略斜視図である。受光素子４０５ａ〜４０５ｄの配置を示す図である。シリコンセンサ基板４の形成方法について説明する図であり、（ａ）は断面図、（ｂ）は斜視図である。図４に続く工程を示す図であり、シリコンセンサ基板４の断面図である。シリコンセンサ基板４のプリント配線基板３への装着方法を示す斜視図である。シリコンセンサ基板４の変形例を示す図である。変形例におけるシリコンセンサ基板４の断面を示す図である。変形例におけるシリコンセンサ基板４のプリント配線基板３への装着方法を示す斜視図である。

以下、図を参照して本発明を実施するための最良の形態について説明する。図１は本発明によるアブソリュートエンコーダの概略構成を示す断面図である。図２は、スケール円板１を中心とする概略斜視図である。図１において、スケール円板１はモータ軸２の端部に固定されており、モータ軸２とともに回転する。スケール円板１には、アブソリュートパターン１００、インクリメンタルパターン１０１および参照用パターン１０２，１０３が同心円状に形成されている（図２参照）。

一方、スケール円板１と対向する位置にはプリント配線基板３が配設されている。４はＬＥＤ４０１，受光素子４０２ａ，４０２ｂおよび受光素子アレイ４０３，４０４が設けられたシリコンセンサ基板であり、シリコンセンサ基板４はプリント配線基板３のアブソリュートパターン１００，インクリメンタルパターン１０１および参照用パターン１０２，１０３と対向する位置に固設されている。図２に示すように、各受光素子アレイ４０３，４０４は、光電変換素子をスケール円板１の周方向に一列に配設したものである。

プリント配線基板３には、受光素子４０２ａ，４０２ｂや受光素子アレイ４０３，４０４の出力信号を処理する処理回路５等を構成する電子部品が搭載されている。受光素子４０２ａ，４０２ｂおよび受光素子アレイ４０３，４０４の出力信号は処理回路５に入力される。処理回路５には演算部５０１、記憶部５０２が設けられている。６はＬＥＤ４０１の発光を制御する発光制御回路である。

図２に示すように、アブソリュートパターン１００およびインクリメンタルパターン１０１は、ＬＥＤ４０１からの発散光を反射する複数の反射パターンａ，ｂを円周上に設けることにより形成される。本実施の形態では、スケール円板１の表面にクロム等を蒸着することにより反射パターンａ，ｂを形成している。また、参照用パターン１０２，１０３は円周上の一周にわたって反射膜を形成したものである。

インクリメンタルパターン１０１は、反射パターンｂとパターンニングが施されない領域ｄとを交互に配設したものである。一方、アブソリュートパターン１００の場合には、例えばＭ系列パターンによって反射パターンａとパターンニングが施されない領域ｃとが配列される。Ｎ次のＭ系列は２^Ｎ−１個の０または１の符号により形成され、例えば、符号０を反射パターンａに対応させ、符号１を領域ｃに対応させる。２^Ｎ個の符号列にするため０が（Ｎ−１）個連続するパターンの頭に０を付与する。Ｍ系列では、符号の並びの中から連続したＮ個の符号を取り出した場合、取り出す位置によって符号の並び方が全て異なる。よって、Ｎ個の連続した反射パターンａと領域ｃとを検出することにより、スケール円板１の回転位置の絶対位置を求めることができる。

ＬＥＤ４０１からは発散光が出射されるので、受光素子アレイ４０３，４０４にはそれぞれアブソリュートパターン１００およびインクリメンタルパターン１０１の拡大像が反射投影される。そのため、受光素子アレイ４０３，４０４の大きさおよび位置は、反射投影されるアブソリュートパターン１００およびインクリメンタルパターン１０１の拡大像に対応するように設定されている。

すなわち、受光素子アレイ４０３を構成する各光電変換素子の大きさは反射パターンａおよび領域ｃの像の大きさに応じて形成され、受光素子アレイ４０４を構成する各光電変換素子の大きさは反射パターンｂおよび領域ｄの像の大きさに応じて形成されている。本実施の形態では、図１に示すようにＬＥＤ４０１の出射面と受光素子アレイ４０３，４０４の受光面とは同一平面上に配設されているので、拡大像の倍率は２倍になる。

ＬＥＤ４０１から出射される光は発散光であるため、照射領域の中心部分では光量がほぼ均一であるが周辺部では光量が低下する。そのため、ＬＥＤ４０１を受光素子アレイ４０３と受光素子アレイ４０４との間に配置し、アブソリュートパターン１００とインクリメンタルパターン１０１とがほぼ同一条件で照明されるようにする。好ましくは、円周パターンの径方向に関しては受光素子アレイ４０３および受光素子４０４の中間位置で、円周パターンの周方向に関しても受光素子アレイ４０３，４０４の周方向中間位置に配置するのが良い。

また、アブソリュートパターン１００およびインクリメンタルパターン１０１を挟むように設けられた参照用パターン１０２，１０３は、上述したように全領域に反射膜が形成されており、参照パターン１０２により反射された反射光は受光素子４０２ａにより検出される。一方、参照パターン１０３で反射された反射光は受光素子４０２ｂで検出される。受光素子４０２ａ，４０２ｂはＬＥＤ４０１に関して対称な位置に設けられる。図２に示す例では、円周パターンの同一径方向に沿って配置されている。

インクリメンタルパターン１０１を検出するための受光素子アレイ４０４は、スケール円板１の回転方向が判別できるように０度、９０度、１８０度および２７０度の４位相の信号を出力する。処理回路５では、演算部５０１で０度信号と１８０度信号との差動、および９０度信号と２７０度信号の差動をそれぞれ演算することにより、回転の方向判別をしている。

また、アブソリュートパターン１００を検出するための受光素子アレイ４０３については、上述したようにＮ次のＭ系列の場合には、反射パターンａおよび領域ｃからなる連続するＮ個のパターンを検出するために、Ｎ個の受光素子が一列に設けられている。このＮ個の受光素子の検出信号はラインセンサのように時系列的に処理回路５に順次読み込まれ、処理回路５において順に処理される。

ところで、エンコーダをモータに装着した場合、モータ発熱によりエンコーダが高温環境に曝されることになる。そして、この温度変化によりＬＥＤ４０１の発光量が変化し、センサ出力レベルの変化を招く。そこで、受光素子４０２ａ，４０２ｂの出力を利用して光量の変化を検出し、その結果をＬＥＤ４０１の発光制御回路６にフィードバックしてＬＥＤ４０１の発光量を一定に保つように制御する。

受光素子４０２ａ，４０２ｂはＬＥＤ４０１から出射される発散光の周辺付近の光を検出しているため、参照用パターン１０２，１０３に対するＬＥＤ４０１の径方向位置の微妙な変化によって光量がふらつく。そのため、上述した発光量制御には受光素子４０２ａ，４０２ｂの各出力の和を用いる。演算部５０１で演算されるこの和信号は、ＬＥＤ４０１の径方向位置が変化しても、ＬＥＤ４０１に位置誤差があってもほぼ一定に保たれる。そして、ＬＥＤ４０１の光量の増減に対応して和信号の出力値も増減するので、和信号が増加したならば発光制御回路６はＬＥＤ４０１の出力を下げるように制御し、逆に、和信号が減少したならば発光制御回路６はＬＥＤ４０１の出力を上げるように制御して、光量が一定に保たれるようにする。

なお、上述した例では、参照用パターン１０２，１０３からの反射光を検出する受光素子４０２ａ，４０２ｂの出力信号を利用して光量フィードバックを行ったが、インクリメンタルパターン１０１からの反射光を検出する受光素子アレイ４０４の検出信号を利用して光量フィードバックを行っても良い。その場合、受光素子アレイ４０４の位相が０度、９０度、１８０度、２７０度の信号の和を取るとＤＣ成分が得られ、そのＤＣ成分はＬＥＤ４０１の光量変化によって増減する。そのため、このＤＣ成分を利用して光量を一定に保つような制御を行うことができる。

また、アブソリュートパターン１００で反射された光を検出する受光素子アレイ４０３の出力が、温度変化によって変化する場合がある。その場合、受光素子４０２ａ，４０２ｂの出力の和も同様に変化する。そこで、この和信号と受光素子アレイ４０３の出力との差分を取ると、出力の変化がキャンセルされて一定の出力を得ることができる。その差分信号を補正されたアブリュートパターン信号として利用する。

図２に示した例では、参照用パターン１０２，１０３で反射された光を検出する受光素子４０２ａ，４０２ｂをＬＥＤ４０１を挟んで一つずつ設けたが、図３に示すように受光素子アレイ４０３，４０４を含む領域４０５の４隅に一つずつ受光素子４０５ａ〜４０５ｄを設けるようにしても良い。ＬＥＤ４０１の光量フィードバックを行う場合には、受光素子４０５ａ〜４０５ｄの和を用いてフィードバック制御を行う。また、アブリュートパターン信号の温度変化補正を行う場合にも、受光素子４０５ａ〜４０５ｄの出力の和を用いて補正を行う。

ＬＥＤ４０１の円周方向位置は、上述したように受光素子アレイ４０３，４０４の周方向中間位置に配置される。しかし、ＬＥＤ４０１をシリコンセンサ基板４に配設した際に、位置ずれが発生する場合がある。その時、ＬＥＤ４０１が周方向に位置ずれすると、受光素子アレイ４０３の各光電変換素子の出力レベルが揃わなくなる。

例えば、図３においてＬＥＤ４０１が中心から図示上方に位置ずれしている場合、光電変換素子４０３ｂに入射する光が減少し、光電変換素子４０３ｂの出力は受光素子４０３ａの出力よりも小さくなる。当然、参照用パターン１０２，１０３の反射光を受光する受光素子４０５ａ〜４０５ｄに関しても、受光素子４０５ｂ，４０５ｃの出力は受光素子４０５ａ，４０５ｄの出力よりも小さくなる。

そこで、予め記憶部５０２に発散光の光量の周方向分布を記憶させておく。そして、受光素子４０５ａ，４０５ｄの出力の和、受光素子４０５ｂ，４０５ｃの出力の和および記憶されている光量分布とに基づいて、ＬＥＤ４０１の周方向位置ずれ量を算出する。そして、算出された位置ずれ量と記憶されている光量分布とから、受光素子アレイ４０３の各光電変換素子からの出力信号を補正する。

次に、図４〜図６を参照して、シリコンセンサ基板４の形成方法について説明する。まず、図４（ａ）に示すように、異方性エッチングによりシリコンセンサ基板４上に凹部６０２を形成する。なお、エッチング加工に代えてレーザビーム加工により筒状の凹部を形成してもよい。

次いで、半導体製造プロセスにより、シリコンセンサ基板４上に複数のフォトダイオードから成る受光素子アレイ４０３，４０４および受光素子４０２ａ，４０２ｂを形成する（図４（ｂ）参照）。その際に、ＬＥＤ４０１の電極が接続される配線パターン６０３を形成する。その後、シリコンセンサ基板４の凹部６０２に、ＬＥＤ４０１が形成されたチップ６０４を導電性接着剤により固着し、配線６０５を施す（図５参照）。本実施の形態では。シリコンセンサ基板４に凹部６０２を形成してから受光素子アレイ４０３等を形成したが、逆に、受光素子アレイ４０３等を形成してから凹部６０２を形成しても良い。

なお、凹部６０２の深さは、ＬＥＤ４０１と受光素子アレイ４０３，４０４および受光素子４０２ａ，４０２ｂとが同一平面となるように設定される。導電性接着剤としては、例えば銀ペーストなどが用いられる。最後に、導電性接着剤を用いて、シリコンセンサ基板４をプリント配線基板３に形成されたダイパッド３０１上に固着し、不図示の配線（ワイヤボンディング）を施す（図６参照）。

図１に示す例では、シリコンセンサ基板４に凹部６０２を形成して、その凹部６０２の底面にＬＥＤ４０１を設けたが、図７に示すようにシリコンセンサ基板４に形成された貫通孔７０１内にＬＥＤ４０１を配設しても良い。この場合、ＬＥＤ４０１は金属製の高さ調整用ブロック７０２を介してプリント配線基板３上に固着される。ブロック７０２によりＬＥＤ４０１と受光素子アレイ４０３，４０４および受光素子４０２ａ，４０２ｂとが同一平面となるようにしている。ＬＥＤ４０１が形成されたチップ６０４の厚さとシリコンセンサ基板４の厚さとが等しい場合には、高さ調整用ブロック７０２は必要ない。

まず、図８に示すように、シリコンセンサ基板４に受光素子アレイ４０３等を形成し、その後、異方性エッチングにより貫通孔７０１を形成することによりシリコンセンサ基板４が形成される。受光素子アレイ４０３等は、貫通孔７０１の開口部が小さい方の面に形成される。なお、この変形例の場合も、貫通孔７０１を形成した後に受光素子アレイ等４０３を形成しても良い。

次いで、図９に示すように、プリント配線基板３に設けられたダイパッド３０１の所定位置（中央部）に、ＬＥＤ４０１が形成されたチップ６０４を高さ調整用ブロック７０２を介して固着する。その後、図８に示したシリコンセンサ基板４をダイパッド３０１上に固着する。なお、ＬＥＤ４０１の電極との配線６０５はシリコンセンサ基板４の固着後に行われる（図７参照）。

上述したように、本実施の形態では、受光素子アレイ４０３，４０４が形成された基板４の凹部６０２や貫通孔７０１に発散光を出射するＬＥＤ４０１を配設し、アブソリュートパターン１００およびインクリメンタルパターン１０１で反射された発散光を受光素子アレイ４０３，４０４で検出するようにしたので、アブソリュートエンコーダの厚さ方向（図１の上下方向）寸法を小さくすることができる。

上述した実施の形態では、ＬＥＤ４０１を受光素子アレイ１００等が形成される基板４とは別の基板６０４に形成して、基板６０４を凹部６０２や貫通孔７０１に設けたが、ＬＥＤ４０１を基板４に形成するようにしても良い。また、上述した実施の形態では、受光素子アレイ４０３に関して、各受光素子の出力信号を順次読み出して時系列的に処理したが、各受光素子の出力信号をパラレルに読み出して動じ処理するようにしても良い。その場合、ＬＥＤ４０１の円周方向位置ずれに応じて、各出力信号を補正するようにしても良い。さらに、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。

以上説明した実施の形態と特許請求の範囲の要素との対応において、スケール円板１はスケール平板を、シリコンセンサ基板４は半導体基板およびセンサ素子を、受光素子アレイ４０３は第１の光電変換素子アレイを、受光素子アレイ４０４は第２の光電変換素子アレイを、ＬＥＤ４０１は発光素子を、プリント配線基板３は支持基板を、チップ６０４は半導体チップを、参照用パターン１０２，１０３は反射パターンを、受光素子４０２ａ，４０２ｂ，４０５ａ〜４０５ｂは参照用光電変換素子を、演算部５０１は補正手段をそれぞれ構成する。また、図１のＬＥＤ４０１が設けられたシリコンセンサ基板４、および図７のプリント配線基板３上に設けられたシリコンセンサ基板４とＬＥＤ４０１は、それぞれセンサ素子を構成している。

１スケール円板
２モータ軸
３プリント配線基板
４シリコンセンサ基板
５処理回路
６発光制御回路
１００アブソリュートパターン
１０１インクリメンタルパターン
１０２，１０３参照用パターン
４０１ＬＥＤ
４０２ａ，４０２ｂ，４０５ａ〜４０５ｄ受光素子
４０３，４０４受光素子アレイ
５０１演算部
５０２記憶部
６０２凹部
７０１貫通孔
ａ，ｂ反射パターン

Claims

シリアルアブソリュートパターン列およびインクリメンタルパターン列が並設されたスケール平板と、
前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、
前記第１の光電変換素子アレイと並列に形成され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、
前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間に配置され、前記スケール平板に向けて光を出射する発光素子と、を備え、
前記スケール平板は、前記第１及び第２の光電変換素子アレイと前記発光素子とに対して回転されることを特徴とするアブソリュートエンコーダ。
請求項１に記載のアブソリュートエンコーダにおいて、
前記第１の光電変換素子アレイと前記第２の光電変換素子アレイと前記発光素子とは、前記スケール平板と対向して配置された半導体基板に形成されていることを特徴とするアブソリュートエンコーダ。
請求項１又は請求項２に記載のアブソリュートエンコーダにおいて、
前記第１の光電変換素子アレイの検出信号は、時系列的に処理回路に順次読み込まれることを特徴とするアブソリュートエンコーダ。
シリアルアブソリュートパターン列およびインクリメンタルパターン列が並設されたスケール平板と、
前記スケール平板と対向して設けられた半導体基板と、
前記半導体基板に形成され、前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、
前記半導体基板に前記第１の光電変換素子アレイと並列に形成され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、
前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間の前記半導体基板上に配設され、前記スケール平板に向けて光を出射する発光素子が形成された半導体チップと、を備え、
前記スケール平板は、前記第１及び第２の光電変換素子アレイと前記発光素子とに対して回転されることを特徴とするアブソリュートエンコーダ。
請求項４に記載のアブソリュートエンコーダにおいて、
前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間の前記半導体基板に凹部を形成し、前記凹部に前記半導体チップを配設したことを特徴とするアブソリュートエンコーダ。
請求項４又は請求項５に記載のアブソリュートエンコーダにおいて、
前記第１の光電変換素子アレイの検出信号は、時系列的に処理回路に順次読み込まれることを特徴とするアブソリュートエンコーダ。
シリアルアブソリュートパターン列およびインクリメンタルパターン列が並設されたスケール平板と、
前記スケール平板と対向するように半導体基板を支持する支持基板と、
前記半導体基板に形成され、前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、
前記半導体基板に前記第１の光電変換素子アレイと並列に形成され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、
前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間の前記半導体基板に形成された貫通孔と、
前記貫通孔内において前記支持基板に配設され、前記スケール平板に向けて光を出射する発光素子が形成された半導体チップと、を備え、
前記スケール平板は、前記第１及び第２の光電変換素子アレイと前記発光素子とに対して回転されることを特徴とするアブソリュートエンコーダ。
請求項１〜７のいずれかに記載のアブソリュートエンコーダにおいて、
前記発光素子の出射面と前記第１および第２の光電変換素子アレイの受光面とを同一平面に配設したことを特徴とするアブソリュートエンコーダ。
請求項１〜８のいずれかに記載のアブソリュートエンコーダにおいて、
前記半導体基板上であって、並列に形成された前記第１の光電変換素子アレイおよび前記第２の光電変換素子アレイから等距離のライン上に、前記発光素子を配置したことを特徴とするアブソリュートエンコーダ。
請求項９に記載のアブソリュートエンコーダにおいて、
前記発光素子を、前記第１の光電変換素子アレイの両端に設けられた各光電変換素子から等距離の位置に配置したことを特徴とするアブソリュートエンコーダ。
請求項１〜１０のいずれかに記載のアブソリュートエンコーダにおいて、
前記シリアルアブソリュートパターン列と並設された反射パターンと、
前記反射パターンで反射された前記光を検出する参照用光電変換素子と、
前記第１の光電変換素子アレイからの出力と前記参照用光電変換素子からの出力との差分を用いて、前記第１の光電変換素子アレイの光電変換効率の変化を補正する補正手段とを備えたことを特徴とするアブソリュートエンコーダ。
請求項１〜１１のいずれかに記載のアブソリュートエンコーダに搭載されるセンサ素子であって、
前記シリアルアブソリュートパターン列からの反射光を検出する第１の光電変換素子アレイと、
前記第１の光電変換素子アレイと並設され、前記インクリメンタルパターン列からの反射光を検出する第２の光電変換素子アレイと、
前記第１の光電変換素子アレイと前記第２の光電変換素子アレイとの間に配置され、前記シリアルアブソリュートパターン列および前記インクリメンタルパターン列に向けて光を出射する発光素子とを備えることを特徴とするセンサ素子。