JP2010056213A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
JP2010056213A
JP2010056213A JP2008218097A JP2008218097A JP2010056213A JP 2010056213 A JP2010056213 A JP 2010056213A JP 2008218097 A JP2008218097 A JP 2008218097A JP 2008218097 A JP2008218097 A JP 2008218097A JP 2010056213 A JP2010056213 A JP 2010056213A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
mounting member
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008218097A
Other languages
English (en)
Other versions
JP5187075B2 (ja
Inventor
Kaname Kaseda
要 加世田
Nozomi Akagi
望 赤木
Yasuhiro Kitamura
康宏 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008218097A priority Critical patent/JP5187075B2/ja
Publication of JP2010056213A publication Critical patent/JP2010056213A/ja
Application granted granted Critical
Publication of JP5187075B2 publication Critical patent/JP5187075B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置1を実装部材2に実装する際に、半導体装置1が割れることや半導体装置1が欠けることを防止することができる半導体装置の実装方法を提供する。
【解決手段】半導体装置1を実装部材2に実装する際に、実装部材2に接着材料3を配置し、接着材料3が配置された実装部材2の上方に支持材8に備えられた半導体装置1を配置する。そして、実装部材2の下方から実装部材2のうち接着材料3が配置されている部分を治具9により押し上げて接着材料3を半導体装置1に接触させる。その後、治具9を降下させることにより、半導体装置1を支持材8から分離して実装部材2に実装する。このような半導体装置1の実装方法によれば、支持材8に接着されている半導体装置1を実装部材2に直接実装することができるので、半導体装置1が割れたりすることや半導体装置1の一部が欠けたりすることを防止することができる。
【選択図】図2

Description

本発明は、半導体基板に複数の半導体素子を形成し、チップ単位に分割することにより半導体装置を形成すると共にそれぞれの半導体装置を実装部材に実装する半導体装置の実装方法に関するものである。
従来より、半導体基板に対して所望の半導体製造プロセスを実施することにより複数の半導体素子を形成し、半導体基板をチップ単位に分割して半導体装置を形成すると共にそれぞれの半導体装置を実装部材に実装する半導体装置の実装方法が知られている。
例えば、特許文献1には、以下の半導体装置の実装方法が開示されている。図3は従来の半導体装置の実装工程を示す断面図である。
まず、図3(a)に示されるように、半導体素子が形成されていると共に表面に電極30および表面保護膜31が配置されている半導体基板32を用意し、半導体基板32の表面にバックグラインドテープ33を配置する。
そして、図3(b)に示されるように、半導体基板32を裏面から所定の厚さになるようにバックグラインド等により研削した後、半導体基板32の裏面に粘着シート34を配置してバックグラインドテープを除去する。続いて、半導体基板32をブレードダイシング等によりチップ単位に分割して半導体装置35を形成する。その後、粘着シート34に半導体装置35が備えられた状態で粘着シート34を半導体装置剥離装置36に配置する。この半導体装置剥離装置36は粘着シート34を支持する支持台37と、支持台37の下方に配置され、粘着シート34を擦ることで粘着シートの接着力を弱める摺動ピン38と、粘着シート34に接着されている半導体装置35を粘着シート34を介して上方に突き上げることで粘着シート34から半導体装置35の一部を剥離する押し上げピン39とを有して構成されている。
続いて、図3(c)に示されるように、粘着シート34を摺動ピン38で擦った後、押し上げピン39を上昇させて半導体装置35を粘着シート34を介して突き上げることで粘着シート34から半導体装置35の一部を剥離する。また、支持台37の上方には粘着シート34に備えられている半導体装置35を吸着するコレット40が配置されている。そして、図3(d)に示されるように、半導体装置35をコレット40により吸着し、コレット40を搬送して半導体装置35を実装部材41に接着材料42を介して実装する。
また、例えば、特許文献2には、以下の半導体装置の実装方法が開示されている。まず、上記特許文献1と同様に、半導体基板に複数の半導体素子を形成する。そして、半導体基板の裏面を研削した後に、半導体基板の裏面に紫外線硬化性樹脂を有して構成される粘着シートを配置する。そして、半導体基板をチップ単位に分割して半導体装置を形成し、半導体装置を粘着シートに接着されている状態でチャックに固定する。その後、粘着シートに紫外線を照射して粘着シートの接着力を弱まらせ、治具を用いて半導体装置から粘着シートを引き剥がして半導体装置をチャックに保持する。最後に、チャックに保持されている半導体装置をコレットにより吸着して実装部材に実装する。
特開平6−295930号公報 特開2000−315697号公報
しかしながら、上記特許文献1の半導体装置35の実装方法では、押し上げピン39を上昇させて半導体装置35を突き上げることにより粘着シート34から半導体装置35の一部を剥離しているため、半導体装置35が、例えば、50μm以下の薄厚である場合には、半導体装置35を突き上げることにより、半導体装置35が割れることや半導体装置35の一部が欠けることがあるという問題がある。さらに、コレット40により半導体装置35を吸着するときにも、半導体装置35とコレット40とが接触することにより半導体装置35が割れることや半導体装置35の一部が欠けることがあるという問題がある。
また、上記特許文献2の半導体装置の実装方法では、粘着シートに紫外線硬化性樹脂を有した材料を用いており、半導体装置と粘着シートとを剥離する際に、粘着シートに紫外線を照射して粘着シートの接着力を弱め、治具を用いて半導体装置と粘着シートとを剥離している。このため、粘着シートから半導体装置を剥離する際に、半導体装置を突き上げる必要がなく、半導体装置を突き上げることにより半導体装置が割れることや半導体装置の一部が欠けることを防止することができる。しかしながら、粘着シートから剥離された半導体装置はコレットにより吸着されて実装部材に実装されるため、半導体装置とコレットとが接触することにより半導体装置が割れることや半導体装置の一部が欠けることがあるという問題がある。
本発明は上記点に鑑みて、半導体装置を実装部材に実装する際に、半導体装置が割れることや半導体装置が欠けることを防止することができる半導体装置の実装方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、複数の半導体素子が形成された半導体基板(4)を用意する工程と、半導体基板(4)の表面に複数の半導体素子とそれぞれ電気的に接続される第1導体(5)を形成する工程と、半導体基板(4)の表面に支持材(8)を配置し、支持材(8)に半導体基板(4)を接着する工程と、半導体基板(1)を支持材(8)で支持しながら裏面から研削する工程と、半導体基板(4)を半導体基板(4)の裏面から分割してチップ単位に分割された半導体装置(1)を形成する工程と、半導体装置(1)を支持材(8)から分離して実装部材(2)に接着材料(3)を介して実装する工程と、を有する半導体装置の実装方法であって、次のような点を特徴としている。
すなわち、半導体装置(1)を実装部材(2)に実装する工程は、実装部材(2)に接着材料(3)を配置し、接着材料(3)が配置された実装部材(2)の上方に支持材(8)に備えられた半導体装置(1)を配置して実装部材(2)の下方から実装部材(2)のうち接着材料(3)が配置されている部分を治具(9)により押し上げて接着材料(3)を半導体装置(1)に接触させる工程と、治具(9)を降下させることにより、半導体装置(1)を支持材(8)から分離して実装部材(2)に実装する工程を含むことを特徴としている。
このような半導体装置の実装方法によれば、半導体装置(1)を支持材(8)から実装部材(2)に直接実装することができ、コレット等を用いる必要がないので半導体装置(1)が割れることや半導体装置の一部が欠けたりすることを防止することができる。
例えば、請求項2に記載の発明のように、半導体装置(1)を実装部材(2)に実装する工程では、半導体装置(1)を形成する工程を行った後、支持材(8)の接着力を弱める工程を行い、少なくとも半導体装置(1)と接着材料(3)とが接触している状態において支持材(8)の弱められた接着力が接着材料(3)の接着力より弱くなるようにすることもできる。
また、請求項3に記載の発明のように、半導体装置(1)を実装する工程では、治具(9)のうち実装部材(2)を押し上げる部分の面積が半導体装置(1)の裏面の面積より大きい治具(9)を用いて行うことができる。
さらに、請求項4に記載の発明のように、半導体装置(1)を実装する工程では、接着材料(3)として熱可塑性樹脂を用い、半導体装置(1)と接着材料(3)とが接触している状態で治具(9)を加熱することにより接着材料(3)を熱硬化させて半導体装置(1)を実装部材(2)に実装することもできる。
また、請求項5に記載の発明のように、支持材(8)に半導体基板(4)を接着する工程を行った後、半導体装置(1)を形成する工程の前に、半導体基板(4)の裏面に複数の半導体素子とそれぞれ電気的に接続される第2導体(7)を形成する工程を行い、半導体装置(1)を実装部材(2)に実装する工程では、接着材料(3)を導電性材料を有して構成した材料を用いることができる。
さらに、請求項6に記載の発明のように、支持材(8)を紫外線硬化性樹脂を有する材料で構成し、支持材(8)に紫外線を照射することにより支持材(8)の接着力を弱めることもできる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(第1実施形態)
本発明の第1実施形態について説明する。図1は本実施形態の半導体装置の実装方法を適用して実装部材に実装された半導体装置の断面構成を示す図であり、この図に基づいて説明する。
図1に示されるように、半導体装置1がリードフレーム等の実装部材2に導電性材料3を介して実装されている。なお、本実施形態では導電性材料3が接着材料に相当する。
本実施形態の半導体装置1は、所望の半導体製造プロセスを実施することにより半導体素子が形成されている半導体基板4と、半導体基板4の表面に配置されている第1電極5および表面保護膜6と、半導体基板4の裏面に配置されている第2電極7とを有して構成されている。そして、第1電極5は表面保護膜6から露出した構成とされている。なお、本実施形態では、第1電極5が本発明の第1導体に相当し、第2電極7が本発明の第2導体に相当する。また、表面保護膜6には、例えば、ポリイミド膜、シリコン窒化膜およびシリコン酸化膜等を用いることができる。
次に本実施形態の半導体装置の実装方法について説明する。
図2は、本実施形態における半導体装置の実装工程を示す断面図である。まず、図2(a)に示されるように、複数の半導体素子が形成された半導体基板4を用意する。そして、半導体基板4の表面に、半導体素子と電気的に接続される第1電極5を形成すると共に、第1電極5が覆われるように表面保護膜6を配置する。その後、表面保護膜6のうち第1電極5上に配置されている部分をフォトリソグラフィにより除去して第1電極5を露出させる。
続いて、図2(b)に示されるように、半導体基板4の表面に表面保護膜6および第1電極5が覆われるように支持材8を配置し、半導体基板4を支持材8に接着する。この支持材8は、例えば、接着力が変化する材料で構成されているものを用いることができ、本実施形態では紫外線硬化性樹脂を有する材料で構成されたものを用いている。その後、半導体基板4をバックグラインド等により、半導体基板4の厚さが、例えば、1〜100μmの厚さになるまで研削する。
次に、図2(c)に示されるように、半導体基板4の裏面に、半導体素子と電気的に接続される第2電極7を形成する。続いて、第2電極7をアライメントとして、ブレードダイシング等により、半導体基板4を裏面から分割してチップ単位に分割された半導体装置1を形成する。その後、図2(d)に示されるように、支持材8に紫外線を照射することにより、支持材8の接着力を弱める。
そして、図2(e)に示されるように、実装部材2に導電性材料3を配置し、導電性材料3が配置された実装部材2の上方に支持材8に備えられた半導体装置1を配置する。この導電性材料3は、図2(d)の工程を行った後の支持材8の接着力が導電性材料3の接着力より弱くなるものを用いることができ、例えば、銀ペーストを用いることができる。続いて、実装部材2の下方から実装部材2のうち導電性材料3が配置されている部分を治具9により押し上げて導電性材料3を半導体装置1に接触させる。この治具9は、治具9の実装部材2を押し上げる力が実装部材2および導電性材料3を介して半導体装置1に伝達されることを抑制するために、実装部材2と接触する部分の面積が半導体装置1の裏面の面積より大きくなるようにされている。
その後、図2(f)に示されるように、支持材8の接着力が導電性材料3の接着力より弱くなっている状態で治具9を降下させることにより、半導体装置1を支持材8から分離して実装部材2に実装する。
このような半導体装置の実装方法によれば、支持材8に接着されている半導体装置1を実装部材2に直接実装することができ、コレットにより半導体装置1を吸着する必要がないので、半導体装置1が割れたりすることや半導体装置1の一部が欠けたりすることを防止することができる。さらに、半導体装置1を実装する際にコレットを用いる必要がないため、コレットに付着している異物が半導体装置1や実装部材2に付着することもなく、半導体装置1を実装する際の設備を簡素化することもできる。さらに、半導体装置1の表面に配置される支持材8は、従来の半導体装置の実装工程におけるブレードダイシングをする際に用いられる粘着シートの機能も兼ねているため、半導体装置1の裏面に新たに粘着シートを配置する必要もなく、従来の半導体装置の実装方法と比較して製造工程を減少することもできる。
(他の実施形態)
上記第1実施形態では、導電性材料3として銀ペーストを例に挙げて説明したが、もちろん他の材料を用いることもできる。例えば、導電性材料3として熱硬化性材料を有する熱硬化性はんだを用いてもよい。導電性材料3として熱硬化性はんだを用いた場合には、治具9に治具9を加熱することのできる部材を備え、半導体装置1と導電性材料3とを接触させた状態で導電性材料3を加熱することができるようにし、治具9を加熱することにより導電性材料3を硬化させて、支持材8の接着力が導電性材料3の接着力より弱くなるようにしてもよい。
さらに、紫外線を照射しなくても支持材8の接着力が導電性材料3の接着力より弱くなる場合には上記図2(d)の支持材8に紫外線を照射する工程を行わなくてもよい。また、上記図2(d)の工程を行わない場合には、支持材8を接着力が変化する材料で構成しなくてもよい。
また、半導体基板4の裏面に第2電極7が備えられていない構成としてもよい。この場合は、上記図2(c)の工程において、半導体素子の表面に配置されている第1電極5をアライメントとして認識し、両面アライナー等を用いて半導体基板4の裏面からブレードダイシング等により半導体基板4を分割してチップ単位に分割された半導体装置1を形成することもできる。このような半導体装置1を形成した場合には、導電性材料3の代わりに、例えば、シリコーン系樹脂等の接着材料を介して半導体装置1を実装部材2に実装してもよい。
また、支持材8として紫外線硬化性樹脂を用いた例を説明したが、例えば、支持材8をガラス基板と紫外線樹脂硬化性樹脂とを用いて構成してもよい。支持材8をガラス基板と紫外線硬化性樹脂とを用いて構成した場合には、上記図2(b)の工程において、半導体基板4の厚さを50μm以下にまで研削する場合においても半導体基板4に余分な応力が印加されることを抑制することができる。また、支持材8をガラス基板と紫外線硬化性樹脂とを用いて構成した場合には、支持材8を紫外線硬化性樹脂のみで構成した場合よりも支持材8が撓むことを抑制することができるため、半導体装置1を実装部材2に実装し易くなる。さらに、支持材8として、例えば、赤外線硬化性樹脂等を用いることもできる。
さらに、半導体装置1を裏面に二つ以上の第2電極7を有する構成とすることもできる。この場合は、導電性材料3として、例えば、異方導電性フィルムや異方導電性ペースト等を用いることができる。
また、図2(c)の工程において、半導体基板4の裏面に第2電極7を配置する代わりに、半導体基板4に半導体基板4の表裏を貫通する貫通孔を形成し、貫通孔の壁面に絶縁膜を配置すると共に貫通孔の内部に導体を埋め込むことで第1電極5と電気的に接続される貫通電極を形成することもできる。
本発明の第1実施形態における半導体装置の実装方法を適用して実装部材に実装された半導体装置の断面構成を示す図である。 図1に示す半導体装置の実装工程を示す断面図である。 従来の半導体装置の実装工程を示す断面図である。
符号の説明
1 半導体装置
2 実装部材
3 導電性材料
4 半導体基板
5 第1電極
6 表面保護膜
7 第2電極
8 支持材

Claims (6)

  1. 複数の半導体素子が形成された半導体基板(4)を用意する工程と、
    前記半導体基板(4)の表面に複数の前記半導体素子とそれぞれ電気的に接続される第1導体(5)を形成する工程と、
    前記半導体基板(4)の表面に支持材(8)を配置し、前記支持材(8)に前記半導体基板(4)を接着する工程と、
    前記半導体基板(4)を前記支持材(8)で支持しながら裏面から研削する工程と、
    前記半導体基板(4)を前記半導体基板(4)の裏面から分割してチップ単位に分割された半導体装置(1)を形成する工程と、
    前記半導体装置(1)を前記支持材(8)から分離して実装部材(2)に接着材料(3)を介して実装する工程と、を有する半導体装置の実装方法であって、
    前記半導体装置(1)を前記実装部材(2)に実装する工程は、前記実装部材(2)に前記接着材料(3)を配置し、前記接着材料(3)が配置された前記実装部材(2)の上方に前記支持材(8)に備えられた前記半導体装置(1)を配置した後、前記実装部材(2)の下方から前記実装部材(2)のうち前記接着材料(3)が配置されている部分を治具(9)により押し上げて前記接着材料(3)を前記半導体装置(1)に接触させる工程と、前記治具(9)を降下させることにより、前記半導体装置(1)を前記支持材(8)から分離して前記実装部材(2)に実装する工程と、を含むことを特徴とする半導体装置の実装方法。
  2. 前記半導体装置(1)を前記実装部材(2)に実装する工程では、前記半導体装置(1)を形成する工程を行った後、前記支持材(8)の接着力を弱める工程を行い、少なくとも前記半導体装置(1)と前記接着材料(3)とが接触している状態において前記支持材(8)の弱められた接着力が前記接着材料(3)の接着力より弱くなるようにすることを特徴とする請求項1に記載の半導体装置の実装方法。
  3. 前記半導体装置(1)を実装する工程では、前記治具(9)のうち前記実装部材(2)を押し上げる部分の面積が前記半導体装置(1)の裏面の面積より大きい治具(9)を用いて行うことを特徴とする請求項1または2に記載の半導体装置の実装方法。
  4. 前記半導体装置(1)を実装する工程では、前記接着材料(3)として熱可塑性樹脂を用い、前記半導体装置(1)と前記接着材料(3)とが接触している状態で前記治具(9)を加熱することにより前記接着材料(3)を熱硬化させて前記半導体装置(1)を前記実装部材(2)に実装することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の実装方法。
  5. 前記支持材(8)に前記半導体基板(4)を接着する工程を行った後、前記半導体装置(1)を形成する工程の前に、前記半導体基板(4)の裏面に複数の前記半導体素子とそれぞれ電気的に接続される第2導体(7)を形成する工程を行い、
    前記半導体装置(1)を前記実装部材(2)に実装する工程では、前記接着材料(3)として導電性材料を有して構成した材料を用いることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の実装方法。
  6. 前記支持材(8)を紫外線硬化性樹脂を有する材料で構成し、前記支持材(8)に紫外線を照射することにより前記支持材(8)の接着力を弱めることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の実装方法。
JP2008218097A 2008-08-27 2008-08-27 半導体装置の実装方法 Expired - Fee Related JP5187075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008218097A JP5187075B2 (ja) 2008-08-27 2008-08-27 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008218097A JP5187075B2 (ja) 2008-08-27 2008-08-27 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2010056213A true JP2010056213A (ja) 2010-03-11
JP5187075B2 JP5187075B2 (ja) 2013-04-24

Family

ID=42071832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218097A Expired - Fee Related JP5187075B2 (ja) 2008-08-27 2008-08-27 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP5187075B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04367250A (ja) * 1991-06-14 1992-12-18 Sharp Corp 半導体チップの製造方法
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH11330143A (ja) * 1998-05-13 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003324112A (ja) * 2002-04-30 2003-11-14 Lintec Corp 半導体装置の製造方法
JP2004014913A (ja) * 2002-06-10 2004-01-15 Seiko Epson Corp 半導体集積回路、信号伝送装置、電気光学装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04367250A (ja) * 1991-06-14 1992-12-18 Sharp Corp 半導体チップの製造方法
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH11330143A (ja) * 1998-05-13 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003324112A (ja) * 2002-04-30 2003-11-14 Lintec Corp 半導体装置の製造方法
JP2004014913A (ja) * 2002-06-10 2004-01-15 Seiko Epson Corp 半導体集積回路、信号伝送装置、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP5187075B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
TW483138B (en) Semiconductor device and method for fabricating same
KR100609806B1 (ko) 반도체 장치의 제조 방법
JP3831287B2 (ja) 半導体装置の製造方法
US20070077728A1 (en) Adhesive system for supporting thin silicon wafer
JP2011181822A (ja) 半導体装置の製造方法
WO2009060686A1 (ja) 検査用粘着シート
JPH11204551A (ja) 半導体装置の製造方法
KR20180123721A (ko) 적층체, 및 그 적층체의 분리 방법
JP2011060807A (ja) 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
KR20140088680A (ko) 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
US20070057410A1 (en) Method of fabricating wafer chips
JP2005050914A (ja) 半導体装置の製造方法
JP2016075896A (ja) 表示パネルおよびその製造方法
JP4908597B2 (ja) 電子素子の個片化方法
US9224630B2 (en) Method for producing a wafer provided with chips
KR20140104295A (ko) 기판 연마 방법 및 이를 이용한 반도체 발광소자 제조방법
JP5187075B2 (ja) 半導体装置の実装方法
JP5272397B2 (ja) 接着フィルムの貼付装置及び接着フィルムの貼付方法
JP2013171916A (ja) 半導体装置の製造方法
JP2016127273A (ja) ウェハをダイに分割する方法
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
JP2008016606A (ja) 半導体装置及びその製造方法
US9245814B2 (en) Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package
JP5720748B2 (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5187075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees